JP2002049914A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、広い読取幅や高速処理を可能にする
イメージスキャナを実現できるようにする画像処理装置
の提供を目的とする。 【解決手段】誤差拡散などの画像処理を行う構成を採る
ときにあって、その画像処理を行う画像処理部を複数設
けるとともに、画像処理部が得た画素データを使って、
それの隣に位置する画像処理部が画像処理を行う上で必
要となるデータを生成して、そのデータをそれを必要と
する画像処理部に渡すように構成する。これにより、画
像処理部を複数設けるときに発生する処理の連続性を実
現できるようになることで、画像処理部を複数設けるこ
とが可能になるので、広い読取幅や高速処理を可能にす
るイメージスキャナを実現できるようになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フィルタリング処
理などの画像処理を行う画像処理装置に関し、特に、広
い読取幅や高速処理を可能にするイメージスキャナを実
現できるようにする画像処理装置に関する。

【０００２】

【従来の技術】イメージスキャナで読み取る画像データ
に対して、フィルタリング処理などのような画像処理を
施すことが行われている。

【０００３】このような場合、従来では、イメージスキ
ャナに対応付けて、要求される画像処理を行う画像処理
装置を１つ用意して、イメージスキャナの読み取る画像
データをその画像処理装置に入力していくことで、その
画像処理を行うようにするという方法を用いている。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな従来技術に従っていると、広い読取幅や高速処理を
実現するイメージスキャナを提供できないという問題点
がある。

【０００５】すなわち、画像処理装置には、自ずと、処
理できるデータ量や処理できる速度に限界がある。

【０００６】これに対して、イメージスキャナを構成す
るラインイメージセンサは、画像処理装置よりも高速に
画像データを出力できるし、ラインイメージセンサを複
数並べることなどによりいくらでも画素数を増やすこと
が可能である。

【０００７】しかるに、従来技術では、ラインイメージ
センサの読み取る画像データを処理する画像処理装置を
１つしか用意していないことから、画像処理装置の方が
イメージスキャナの取り扱えるデータ量や処理速度につ
いていけないことで、広い読取幅や高速処理を可能にす
るイメージスキャナを実現できないのである。

【０００８】これを解決するためには、画像処理装置を
複数用意して、画像処理を並列構成で実行するという方
法を用いることが考えられる。しかし、この方法をその
まま実現すると、注目画素の画素データをそれに隣接す
る画素の画素データを使って変更するというようなフィ
ルタリング処理などを施す場合に、そのフィルタリング
処理などの連続性が維持できないことで、画像処理結果
の画像データにスジが発生するという新たな問題点がで
てくることになる。

【０００９】本発明はかかる事情に鑑みてなされたもの
であって、フィルタリング処理などの画像処理を行う構
成を採るときにあって、広い読取幅や高速処理を可能に
するイメージスキャナを実現できるようにする新たな画
像処理装置の提供を目的とする。

【００１０】

【課題を解決するための手段】この目的を達成するため
に、本発明の画像処理装置は、注目画素の画素データに
対して、同一ラインに位置する隣接画素の画素データを
使って規定の画像処理を施す構成を採るときにあって、
同一ラインを区画する形で複数用意され、対となる区画
に属する画素データを処理対象として、上記画像処理を
行う複数の画像処理部と、上記画像処理部に対して、そ
れが処理対象とする画素データに加えて、それの隣に位
置する上記画像処理部が処理する上記隣接画素に対応付
けられる画素データを供給する供給部とを備えるように
構成する。

【００１１】このように構成される本発明の画像処理装
置では、例えば、１ラインの画素数が２ｎ個の画像デー
タを扱うときに、前半のｎ個の画素の画素データを処理
対象とする画像処理部と、後半のｎ個の画素の画素デ
ータを処理対象とする画像処理部とを用意する。

【００１２】この２つの画像処理部，は、例えば図
１（ａ）に示すように、注目画素の画素データＸ2 が与
えられると、それに同一ライン上で隣接する４つの画素
の画素データＸ0,Ｘ1,Ｘ3,Ｘ4 と、規定のフィルタ係数
Ｋ0,Ｋ1,Ｋ2,Ｋ3,Ｋ4 とを使って、その画素データＸ2
を、 Ｘout ＝Ｘ0 ×Ｋ0 ＋Ｘ1 ×Ｋ1 ＋Ｘ2 ×Ｋ2 ＋Ｘ3 ×
Ｋ3 ＋Ｘ4 ×Ｋ4 という画素データＸout に変換する画像処理を行う。

【００１３】このとき、供給部は、図１（ｂ）に示すよ
うに、画像処理部に対して、それが処理対象とする画
素データ（前半ｎ個の画素の画素データ）に加えて、そ
れの隣に位置する画像処理部が処理する隣接画素に対
応付けられる画素データ（この例の場合には２個の画素
データ）を供給し、そして、画像処理部に対して、そ
れが処理対象とする画素データ（後半ｎ個の画素の画素
データ）に加えて、それの隣に位置する画像処理部が
処理する隣接画素に対応付けられる画素データ（この例
の場合には２個の画素データ）を供給する。

【００１４】この画素データの供給を受けて、画像処理
部は、画像処理部の処理する画素に隣接される画素
（前半の最後の画素）の画素データを正確に変換できる
ようになるとともに、画像処理部は、画像処理部の
処理する画素に隣接される画素（後半の先頭の画素）の
画素データを正確に変換できるようになる。

【００１５】一方、この目的を達成するために、本発明
の画像処理装置は、注目画素の画素データに対して、同
一ライン及び隣接ラインに位置する隣接画素の画素デー
タを使って規定の画像処理を施す構成を採るときにあっ
て、同一ラインを区画する形で複数用意され、対となる
区画に属する画素データを処理対象として、上記画像処
理を行う複数の画像処理部と、上記画像処理部に設けら
れて、それが得た画素データを使って、それの隣に位置
する上記画像処理部が上記画像処理を行う上で必要とな
るデータを生成する生成部と、上記生成部の生成するデ
ータを受け取って保持し、そのデータをそれを必要とす
る上記隣に位置する上記画像処理部に渡す保持部とを備
えるように構成する。

【００１６】このように構成される本発明の画像処理装
置では、例えば、１ラインの画素数が２ｎ個の画像デー
タを扱うときに、前半のｎ個の画素の画素データを処理
対象とする画像処理部と、後半のｎ個の画素の画素デ
ータを処理対象とする画像処理部とを用意する。

【００１７】この２つの画像処理部，は、例えば図
２（ａ）に示すように、注目画素の画素データＸ11が与
えられると、それに同一ライン及び隣接ライン上で隣接
する４つの画素の画素データから求められた誤差値Ｍe0
0,Ｍe01,Ｍe02,Ｍe10 と、規定の誤差フィルタ係数Ｋe0
0,Ｋe01,Ｋe02,Ｋe10とを使って、その画素データＸ11
を、Ｍe11 ＝Ｘ11＋Ｍe00 ×Ｋe00 ＋Ｍe01 ×Ｋe01＋
Ｍe02 ×Ｋe02 ＋Ｍe10 ×Ｋe10という誤差値Ｍe11 に
変換する画像処理（誤差拡散の画像処理）を行う。

【００１８】このとき、画像処理部に設けられる生成
部は、図２（ｂ）に示すように、画像処理部が得た誤
差値Ｍe00,Ｍe10 を使って、それの隣に位置する画像処
理部が誤差拡散の画像処理を行う上で必要となるデー
タ“Ｍe00 ×Ｋe00 ＋Ｍe10×Ｋe10 ”を生成し、保持
部は、このデータをそれを必要とする画像処理部に受
け渡す。

【００１９】このデータの供給を受けて、画像処理部
は、画像処理部の処理する画素に隣接される画素（後
半の先頭の画素）の画素データを正確に変換できるよう
になる。

【００２０】また、この２つの画像処理部，は、例
えば図３（ａ）に示すように、注目画素の画素データＸ
11が与えられると、注目画素を含む９つの周囲画素の持
つ最大画素データと最小画素データの平均値を仮スライ
ス値Ｓxxと設定して、その仮スライス値Ｓxxと、注目画
素に同一ライン及び隣接ライン上で隣接する３つの画素
の画素データから求められた浮動スライス値Ｍe00,Ｍe0
1,Ｍe10 と、規定のスライス係数Ｋe00,Ｋe01,Ｋe10,Ｋ
e11 とを使って、その画素データＸ11を、 Ｍe11 ＝Ｍe00 ×Ｋe00 ＋Ｍe01 ×Ｋe01＋Ｍe10 ×Ｋe
10 ＋Ｓxx×Ｋe11 という浮動スライス値Ｍe11 に変換する。

【００２１】そして、画素データの値が大きいほど黒
く、その値が小さいほど白いと定義する場合、その浮動
スライス値Ｍe11 が変換前の画素データＸ11よりも大き
いときには黒画素に２値化し、画素データＸ11よりも小
さいときには白画素に２値化する画像処理（浮動スライ
スの画像処理）を行う。

【００２２】このとき、画像処理部に設けられる生成
部は、図３（ｂ）に示すように、画像処理部が得た浮
動スライス値Ｍe00,Ｍe10 を使って、それの隣に位置す
る画像処理部が浮動スライスの画像処理を行う上で必
要となるデータ“Ｍe00 ×Ｋe00 ＋Ｍe10 ×Ｋe10 ”を
生成し、保持部は、このデータをそれを必要とする画像
処理部に受け渡す。

【００２３】このデータの供給を受けて、画像処理部
は、画像処理部の処理する画素に隣接される画素（後
半の先頭の画素）の画素データを正確に変換できるよう
になる。

【００２４】一方、この目的を達成するために、本発明
の画像処理装置は、注目画素の画素データに対して、規
定のマトリックスデータの持つ対応するデータを使って
規定の画像処理を施す構成を採るときにあって、同一ラ
インを区画する形で複数用意され、対となる区画に属す
る画素データを処理対象として、上記画像処理を行う複
数の画像処理部と、上記画像処理部に設けられて、それ
が処理を終えた上記マトリックスデータ上の位置を示す
データを生成する生成部と、上記生成部の生成するデー
タを受け取って保持し、そのデータをそれを必要とする
上記隣に位置する上記画像処理部に渡す保持部とを備え
るように構成する。

【００２５】このように構成される本発明の画像処理装
置では、例えば、１ラインの画素数が２ｎ個の画像デー
タを扱うときに、前半のｎ個の画素の画素データを処理
対象とする画像処理部と、後半のｎ個の画素の画素デ
ータを処理対象とする画像処理部とを用意する。

【００２６】この２つの画像処理部，は、例えば、
図４（ａ）に示すように、注目画素の画素データと規定
のマトリックスデータ（ディザマトリックスデータ）の
持つ対応するデータとを比較して、画素データの値が大
きいほど白く、その値が小さいほど黒いと定義する場
合、注目画素の画素データの方が大きいときには白画素
に２値化し、注目画素の画素データの方が小さいときに
は黒画素に２値化する画像処理（ディザ画像処理）を行
う。

【００２７】このとき、画像処理部に設けられる生成
部は、図４（ｂ）に示すように、画像処理部が処理を
終えたマトリックスデータ上の位置を示すデータを生成
し、保持部は、このデータをそれを必要とする画像処理
部に受け渡す。

【００２８】このデータの供給を受けて、画像処理部
は、画像処理部の処理する画素に隣接される画素（後
半の先頭の画素）の画素データを正確に変換できるよう
になる。

【００２９】このようにして、本発明の画像処理装置よ
れば、フィルタリング処理などの画像処理を行う構成を
採るときにあって、その画像処理を行う機構を複数設け
るとともに、その機構を複数設けるときに発生する処理
の連続性を解決する手段を提供できるようになること
で、その機構を複数設けることを可能にすることから、
広い読取幅や高速処理を実現するイメージスキャナを提
供できるようになる。

【００３０】

【発明の実施の形態】以下、実施の形態に従って本発明
を詳細に説明する。

【００３１】図５に、本発明を具備する画像処理装置の
一実施形態例を図示する。

【００３２】図中、１は副走査方向に移動する光学ユニ
ットに実装されて、用紙に記載される画像を読み取るＣ
ＣＤイメージセンサ、２は画像処理を制御するＣＣＤ制
御部、３-i（ｉ＝１〜４）はＣＣＤイメージセンサ１の
読み取る１ライン分の画素データをサイクリックに格納
するラインメモリ、４-i（ｉ＝１，２）は図１で説明し
たフィルタリングの画像処理を実行する画像処理部、５
は画像処理部４-iの処理した画像を合成する画像合成部
である。

【００３３】以下、説明の便宜上、ラインメモリ３-1を
ラインメモリ、ラインメモリ３-2をラインメモリ、
ラインメモリ３-3をラインメモリ、ラインメモリ３-4
をラインメモリ、画像処理部４-1を画像処理部、画
像処理部４-2を画像処理部と記載することがある。

【００３４】図６に、ＣＣＤ制御部２とＣＣＤイメージ
センサ１との間のデータの流れを図示するとともに、Ｃ
ＣＤ制御部２と画像処理部４-iとの間のデータの流れを
図示する。

【００３５】この図に示すように、ＣＣＤ制御部２は、
ＣＣＤイメージセンサ１に水平同期信号を与えることで
ＣＣＤイメージセンサ１から１ライン分の画素データを
読み出して、それを４つのラインメモリ３-iにサイクリ
ックに格納していくとともに、これから説明する順番に
従って、ラインメモリ３-iから画素データを読み出して
画像処理部４-iに出力していくことで、Ｘout ＝Ｘ0 ×
Ｋ0 ＋Ｘ1 ×Ｋ1 ＋Ｘ2 ×Ｋ2 ＋Ｘ3 ×Ｋ3 ＋Ｘ4 ×Ｋ
4という図１で説明したフィルタリング処理を実行す
る。

【００３６】図７に、画像処理部４-iの一実施形態例を
図示する。

【００３７】この図に示すように、画像処理部４-iは、
４つのフリップフロップ回路で構成されて、ＣＣＤ制御
部２から入力される画素データを遅延させるシフトレジ
スタ４０と、係数Ｋｉ（ｉ＝０〜３）とシフトレジスタ
４０により遅延される画素データとを乗算する４つの乗
算器４１-i（ｉ＝０〜３）と、係数Ｋ４とＣＣＤ制御部
２から入力される画素データとを乗算する乗算器４２
と、５つの乗算器４１-i，４２の乗算結果を加算して出
力する加算器４３とを備えることで、 Ｘout ＝Ｘ0 ×Ｋ0 ＋Ｘ1 ×Ｋ1 ＋Ｘ2 ×Ｋ2 ＋Ｘ3 ×
Ｋ3 ＋Ｘ4 ×Ｋ4 というフィルタリング処理を実行する。

【００３８】この実施形態例に従う場合、ＣＣＤ制御部
２は、ＣＣＤイメージセンサ１の画素数を２ｎとするな
らば、ＣＣＤイメージセンサ１の読み取った１ライン分
の画素データをラインメモリ３-iにサイクリックに書き
込んでいく。そして、この書込処理と同期させて、書込
中のラインよりも１つ前に書き込んだラインの前半部分
に相当する１〜（ｎ＋２）番目の画素の画素データを、
ラインメモリ３-iから読み出して画像処理部に入力さ
せていくとともに、書込中のラインよりも２つ前に書き
込んだラインの後半部分に相当する（ｎ−１）〜２ｎ番
目の画素の画素データを、ラインメモリ３-iから読み出
して画像処理部に入力させていくように制御する。

【００３９】すなわち、ＣＣＤ制御部２は、図８ないし
図１０に示すように、ＣＣＤラインイメージセンサ１の
読み取った第１ライン目の画素データをラインメモリ
に格納した後、第２ライン目の画素データをラインメモ
リに格納し、それに続けて、第３ライン目の画素デー
タをラインメモリに格納し、それに続けて、第４ライ
ン目の画素データをラインメモリに格納し、それに続
けて、第５ライン目の画素データをラインメモリに格
納し、それに続けて、第６ライン目の画素データをライ
ンメモリに格納し、それに続けて、第７ライン目の画
素データをラインメモリに格納していくというよう
に、ＣＣＤイメージセンサ１の読み取った１ライン分の
画素データをラインメモリ３-iにサイクリックに格納し
ていくように制御する。

【００４０】そして、これと同期させて、図８ないし図
１０に示すように、例えば、第３ライン目の画素データ
をラインメモリに書き込んでいるときには、ラインメ
モリに書き込んだ第２ライン目の前半部分に相当する
１〜（ｎ＋２）番目の画素の画素データを画像処理部
に入力させるとともに、ラインメモリに書き込んだ第
１ライン目の後半部分に相当する（ｎ−１）〜２ｎ番目
の画素の画素データを画像処理部に入力させるという
ように、書込中のラインよりも１つ前に書き込んだライ
ンの前半部分に相当する１〜（ｎ＋２）番目の画素の画
素データをラインメモリ３-iから読み出して画像処理部
に入力させていくとともに、書込中のラインよりも２
つ前に書き込んだラインの後半部分に相当する（ｎ−
１）〜２ｎ番目の画素の画素データをラインメモリ３-i
から読み出して画像処理部に入力させていくように制
御するのである。

【００４１】図１１に、第３ライン目の画素データをラ
インメモリに書き込んでいるときのタイムチャートを
図示する。ここで、図中に示す処理部データは画像処
理部に入力させるデータ、処理部データは画像処理
部に入力させるデータを示している。また、Ｘ（ｉ，
ｊ）のｉはライン番号を示し、ｊはそのライン中の画素
番号を示している。

【００４２】このようにして、ＣＣＤ制御部２は、図１
（ｂ）に示したように、画像処理部に対して、それが
処理対象とする画素データに加えて、それの隣に位置す
る画像処理部が処理する先頭に位置する２個分の画素
の画素データを入力させていくとともに、画像処理部
に対して、それが処理対象とする画素データに加えて、
それの隣に位置する画像処理部が処理する最後尾に位
置する２個分の画素の画素データを入力させていくよう
に処理するのである。

【００４３】この画素データの入力を受けて、図１
（ｂ）に示したように、画像処理部は、画像処理部
の処理する画素に隣接される画素（ｎ番目の画素）の画
素データを正確に変換できるようになるとともに、画像
処理部は、画像処理部の処理する画素に隣接される
画素（ｎ＋１番目の画素）の画素データを正確に変換で
きるようになる。

【００４４】図１２に、本発明を具備する画像処理装置
の他の実施形態例を図示する。

【００４５】図中、１は副走査方向に移動する光学ユニ
ットに実装されて、用紙に記載される画像を読み取るＣ
ＣＤイメージセンサ、２は画像処理を制御するＣＣＤ制
御部、３-i（ｉ＝１〜４）はＣＣＤイメージセンサ１の
読み取る１ライン分の画素データをサイクリックに格納
するラインメモリ、１０-i（ｉ＝１，２）は図２で説明
した誤差拡散の画像処理を実行する画像処理部、１１は
画像処理部１０-iの処理した画像を合成する画像合成
部、１２-i（ｉ＝１，２）は画像処理部１０-iの使用す
るＦＩＦＯメモリ、１３は画像処理部１０-1から画像処
理部１０-2へのデータの受け渡しのために用意される待
避レジスタである。

【００４６】ここで、ＦＩＦＯメモリ１２-1には、 Ｍe11 ＝Ｘ11＋Ｍe00 ×Ｋe00 ＋Ｍe01 ×Ｋe01＋Ｍe02
×Ｋe02 ＋Ｍe10 ×Ｋe10 の式に従って算出される、１ラインの前半部分の各画素
の持つ誤差値Ｍeij(ｉはライン番号、ｊは画素番号）が
格納されるとともに、ＦＩＦＯメモリ１２-2には、この
式に従って算出される、１ラインの後半部分の各画素の
持つ誤差値Ｍeij(ｉはライン番号、ｊは画素番号）が格
納されることになる。なお、更に正確に説明するなら
ば、ＦＩＦＯメモリ１２-1には、後述する誤差値演算の
中間データを格納するための領域が確保されている。

【００４７】以下、説明の便宜上、画像処理部１０-1を
画像処理部、画像処理部１０-2を画像処理部、ＦＩ
ＦＯメモリ１２-1をＦＩＦＯメモリ、ＦＩＦＯメモリ
１２-2をＦＩＦＯメモリと記載することがある。

【００４８】図１３に、ＣＣＤ制御部２と画像処理部１
０-iとの間のデータの流れと、画像処理部１０-iとＦＩ
ＦＯメモリ１２-iとの間のデータの流れと、ＦＩＦＯメ
モリ１２-iと待避レジスタ１３との間のデータの流れを
図示する。

【００４９】この図に示すように、画像処理部は、Ｃ
ＣＤ制御部２から入力される１ラインの前半部分に相当
する１〜（ｎ＋２）番目の各画素を順番に注目画素とし
て選択して、注目画素の画素データ（図中の処理部デ
ータ）と、ＦＩＦＯメモリから読み出す注目画素の近
傍の誤差値（図中のリードデータ）とを使って、 Ｍe11 ＝Ｘ11＋Ｍe00 ×Ｋe00 ＋Ｍe01 ×Ｋe01＋Ｍe02
×Ｋe02 ＋Ｍe10 ×Ｋe10 の式に従って注目画素の誤差値を求めて、それをライト
データのバスを使ってＦＩＦＯメモリに書き込む処
理を行う。

【００５０】一方、画像処理部は、ＣＣＤ制御部２か
ら入力される１ラインの後半部分に相当する（ｎ−１）
〜２ｎ番目の各画素を順番に注目画素として選択して、
注目画素の画素データ（図中の処理部データ）と、Ｆ
ＩＦＯメモリから読み出す注目画素の近傍の誤差値
（図中のリードデータ）とを使って、 Ｍe11 ＝Ｘ11＋Ｍe00 ×Ｋe00 ＋Ｍe01 ×Ｋe01＋Ｍe02
×Ｋe02 ＋Ｍe10 ×Ｋe10 の式に従って注目画素の誤差値を求めて、それをライト
データのバスを使ってＦＩＦＯメモリに書き込む処
理を行う。

【００５１】ここで、ＦＩＦＯメモリ，ではリード
がライトよりも先行するようになっているので、ＦＩＦ
Ｏメモリ，に保持される誤差値が誤って書き換えら
れるようなことは起こらない。

【００５２】また、画像処理部が処理すべき画素は本
来１〜ｎ番目の画素であるのに、２画素分余計な１〜
（ｎ＋２）番目の画素を処理対象とし、画像処理部が
処理すべき画素は本来（ｎ＋１）〜２ｎ番目の画素であ
るのに、２画素分余計な（ｎ−１）〜２ｎ番目の画素を
処理対象としているのは、注目画素の近傍の誤差値が更
にその近傍の誤差値の影響を受けていることを考慮して
いることにある。したがって、３画素以上オーバーラッ
プさせる方が好ましいが、本発明者が実験的に確認した
所では２画素オーバーラップさせれば画質的に十分であ
ったので、この実施形態例では２画素のオーバーラップ
に止めている。

【００５３】なお、 Ｍe11 ＝Ｘ11＋Ｍe00 ×Ｋe00 ＋Ｍe01 ×Ｋe01＋Ｍe02
×Ｋe02 ＋Ｍe10 ×Ｋe10 という算出式から分かるように、画像処理部に対して
は、最低、１〜（ｎ＋１）番目の画素の画素データを供
給する必要がある。これに対して、画像処理部に対し
ては、最低、ｎ〜２ｎ番目の画素の画素データを供給す
る必要があるが、後述する中間データの受け渡しがある
ので、実際には、最低、（ｎ＋１）〜２ｎ番目の画素の
画素データを供給すれば足りる。

【００５４】この実施形態例に従う場合、画像処理部
は、（ｎ＋２）画素分の誤差値をＦＩＦＯメモリに書
き込むことで１ライン分の誤差値の算出処理を終了する
と、ｎ番目の画素の所の“Ｍe00 ×Ｋe00 ＋Ｍe10 ×Ｋ
e10 （Ｍe10 は今回算出した誤差値で、Ｍe00 はＦＩＦ
Ｏメモリから読み出した誤差値）”に相当する誤差値
演算の中間データを算出して、それをライトデータの
バスを使って待避レジスタ１３に書き込む処理を行う。

【００５５】なお、ライトデータのバスを使っている
ことから、待避レジスタ１３には随時ライトデータが
書き込まれることでデータが更新されていくことになる
が、各ラインの終了時には、ｎ番目の画素の所の中間デ
ータとなる“Ｍe00 ×Ｋe00＋Ｍe10 ×Ｋe10 ”が正確
に書き込まれることになる。

【００５６】一方、この実施形態例に従う場合、画像処
理部は、（ｎ＋１）番目の画素の誤差値演算のときに
限って、待避レジスタ１３に格納されている中間データ
を読み込んで誤差値を算出する。

【００５７】すなわち、 Ｍe11 ＝Ｘ11＋Ｍe00 ×Ｋe00 ＋Ｍe01 ×Ｋe01＋Ｍe02
×Ｋe02 ＋Ｍe10 ×Ｋe10 の式に従って、（ｎ＋１）番目の画素の誤差値を算出す
るときに、“Ｍe00 ×Ｋe00 ＋Ｍe10 ×Ｋe10 ”につい
ては画像処理部が正確に求めているので、それを使っ
て誤差値を算出するのである。

【００５８】図１４及び図１５に、以上に説明した図１
３の実施形態例のタイムチャートを図示する。

【００５９】このようにして、図２で説明したように、
誤差拡散の画像処理を実行するときに、画像処理部
は、画像処理部の処理する画素に隣接される画素（ｎ
＋１番目の画素）の誤差値を正確に算出できるようにな
る。

【００６０】図１６に、本発明を具備する画像処理装置
の他の実施形態例を図示する。

【００６１】図中、１は副走査方向に移動する光学ユニ
ットに実装されて、用紙に記載される画像を読み取るＣ
ＣＤイメージセンサ、２は画像処理を制御するＣＣＤ制
御部、３-i（ｉ＝１〜４）はＣＣＤイメージセンサ１の
読み取る１ライン分の画素データをサイクリックに格納
するラインメモリ、２０-i（ｉ＝１，２）は図３で説明
した浮動スライスの画像処理を実行する画像処理部、２
１は画像処理部２０-iの処理した画像を合成する画像合
成部、２２-i（ｉ＝１，２）は画像処理部２０-iの使用
するＦＩＦＯメモリ、２３-i（ｉ＝１，２）は画像処理
部２０-iが使用する２つで構成されるラインメモリ、２
４は画像処理部２０-1から画像処理部２０-2へのデータ
の受け渡しのために用意される待避レジスタである。

【００６２】ここで、ＦＩＦＯメモリ２２-1には、 Ｍe11 ＝Ｍe00 ×Ｋe00 ＋Ｍe01 ×Ｋe01＋Ｍe10 ×Ｋe
10 ＋Ｓxx×Ｋe11 の式に従って算出される、１ラインの前半部分の各画素
の持つ浮動スライス値Ｍeij(ｉはライン番号、ｊは画素
番号）が格納されるとともに、ＦＩＦＯメモリ２２-2に
は、この式に従って算出される、１ラインの後半部分の
各画素の持つ浮動スライス値Ｍeij(ｉはライン番号、ｊ
は画素番号）が格納されることになる。なお、更に正確
に説明するならば、ＦＩＦＯメモリ２０-1には、後述す
る浮動スライス演算の中間データを格納するための領域
が確保されている。

【００６３】以下、説明の便宜上、画像処理部２０-1を
画像処理部、画像処理部２０-2を画像処理部、ＦＩ
ＦＯメモリ２２-1をＦＩＦＯメモリ、ＦＩＦＯメモリ
２２-2をＦＩＦＯメモリと記載することがある。

【００６４】図１７に、ＣＣＤ制御部２と画像処理部２
０-iとの間のデータの流れと、ＣＣＤ制御部２とライン
メモリ２３-iと画像処理部２０-iとの間のデータの流れ
と、画像処理部２０-iとＦＩＦＯメモリ２２-iとの間の
データの流れと、ＦＩＦＯメモリ２２-iと待避レジスタ
２４との間のデータの流れを図示する。

【００６５】この図に示すように、画像処理部は、ラ
インメモリ２３-1に保持される１ラインの前半部分に相
当する１〜（ｎ＋１）番目の各画素の画素データ（処理
部''データの方が処理部’データよりも１つ前のラ
インとなる）と、ＣＣＤ制御部２から入力される１ライ
ンの前半部分に相当する１〜（ｎ＋１）番目の各画素の
画素データとを使って、図３で説明したように、注目画
素を含む９つの周囲画素の持つ最大画素データと最小画
素データの平均値を算出して、それを仮スライス値Ｓxx
として設定する。

【００６６】そして、その注目画素の画素データ（図中
の処理部’データ）と、ＦＩＦＯメモリから読み出
す注目画素の近傍の浮動スライス値（図中のリードデー
タ）とを使って、 Ｍe11 ＝Ｍe00 ×Ｋe00 ＋Ｍe01 ×Ｋe01＋Ｍe10 ×Ｋe
10 ＋Ｓxx×Ｋe11 の式に従って注目画素の浮動スライス値を求めて、それ
をライトデータのバスを使ってＦＩＦＯメモリに書
き込む処理を行う。

【００６７】一方、画像処理部は、ラインメモリ２３
-2に保持される１ラインの後半部分に相当するｎ〜２ｎ
番目の各画素の画素データ（処理部''データの方が処
理部’データよりも１つ前のラインとなる）と、ＣＣ
Ｄ制御部２から入力される１ラインの後半部分に相当す
るｎ〜２ｎ番目の各画素の画素データとを使って、図３
で説明したように、注目画素を含む９つの周囲画素の持
つ最大画素データと最小画素データの平均値を算出し
て、それを仮スライス値Ｓxxとして設定する。

【００６８】そして、その注目画素の画素データ（図中
の処理部’データ）と、ＦＩＦＯメモリから読み出
す注目画素の近傍の浮動スライス値（図中のリードデー
タ）とを使って、 Ｍe11 ＝Ｍe00 ×Ｋe00 ＋Ｍe01 ×Ｋe01＋Ｍe10 ×Ｋe
10 ＋Ｓxx×Ｋe11 の式に従って注目画素の浮動スライス値を求めて、それ
をライトデータのバスを使ってＦＩＦＯメモリに書
き込む処理を行う。

【００６９】ここで、ＦＩＦＯメモリ，ではリード
がライトよりも先行するようになっているので、ＦＩＦ
Ｏメモリ，に保持される浮動スライス値が誤って書
き換えられるようなことは起こらない。

【００７０】また、画像処理部が処理すべき画素は本
来１〜ｎ番目の画素であるのに、１画素分余計な１〜
（ｎ＋１）番目の画素を処理対象とし、画像処理部が
処理すべき画素は本来（ｎ＋１）〜２ｎ番目の画素であ
るのに、１画素分余計なｎ〜２ｎ番目の画素を処理対象
としているのは、浮動スライス処理（最大画素データ／
最小画素データ）が前後の画素データの影響を受けるた
めである。

【００７１】この実施形態例に従う場合、画像処理部
は、（ｎ＋１）画素分の浮動スライス値をＦＩＦＯメモ
リに書き込むことで１ライン分の浮動スライス値の算
出処理を終了すると、ｎ番目の画素の所の“Ｍe00 ×Ｋ
e00 ＋Ｍe10 ×Ｋe10 （Ｍe10 は今回算出した浮動スラ
イス値で、Ｍe00 はＦＩＦＯメモリから読み出した浮
動スライス値）”に相当する浮動スライス値演算の中間
データを算出して、それをライトデータのバスを使っ
て待避レジスタ２４に書き込む。

【００７２】なお、ライトデータのバスを使っている
ことから、待避レジスタ２４には随時ライトデータが
書き込まれることでデータが更新されていくことになる
が、各ラインの終了時には、ｎ番目の画素の所の中間デ
ータとなる“Ｍe00 ×Ｋe00＋Ｍe10 ×Ｋe10 ”が正確
に書き込まれることになる。

【００７３】一方、この実施形態例に従う場合、画像処
理部は、（ｎ＋１）番目の画素の浮動スライス値演算
のときに限って、待避レジスタ２４に格納されている中
間データを読み込んで浮動スライス値を算出する。

【００７４】すなわち、 Ｍe11 ＝Ｍe00 ×Ｋe00 ＋Ｍe01 ×Ｋe01＋Ｍe10 ×Ｋe
10 ＋Ｓxx×Ｋe11 の式に従って、（ｎ＋１）番目の画素の浮動スライス値
を算出するときに、“Ｍe00 ×Ｋe00 ＋Ｍe10 ×Ｋe10
”については画像処理部が正確に求めているので、
それを使って浮動スライス値を算出するのである。

【００７５】図１８及び図１９に、以上に説明した図１
６の実施形態例のタイムチャートを図示する。

【００７６】このようにして、図３で説明したように、
浮動スライスの画像処理を実行するときに、画像処理部
は、画像処理部の処理する画素に隣接される画素
（ｎ＋１番目の画素）の浮動スライス値を正確に算出で
きるようになる。これにより、正確な２値化処理が実行
できるようになる。

【００７７】図１２及び図１６に示した実施形態例で
は、リード・ライトが同時に実行可能なＦＩＦＯメモリ
，を使用するという構成を採ったが、リード・ライ
トが同時に実行不可能な通常のシングルポートのメモリ
（ＲＡＭ）を用いることも可能である。

【００７８】このメモリを用いる場合には、図２０に示
すように、１ライン分の画素データ（２ｎ画素の画素デ
ータ）と演算の中間データとを格納するメモリ１００を
２つ備える構成を採って、画像処理部が一方のメモリ
１００に用意される自処理用の領域からデータを読み込
んで、もう一方のメモリ１００に用意される自処理用の
領域にデータを書き込み、また、画像処理部が一方の
メモリ１００に用意される自処理用の領域からデータを
読み込んで、もう一方のメモリ１００に用意される自処
理用の領域にデータを書き込むという処理を行うことに
なる。そして、このメモリ１００を使って演算の中間デ
ータを引き継いでいくように処理することになる。

【００７９】図２１に、本発明を具備する画像処理装置
の他の実施形態例を図示する。

【００８０】図中、１は副走査方向に移動する光学ユニ
ットに実装されて、用紙に記載される画像を読み取るＣ
ＣＤイメージセンサ、２は画像処理を制御するＣＣＤ制
御部、３-i（ｉ＝１〜４）はＣＣＤイメージセンサ１の
読み取る１ライン分の画素データをサイクリックに格納
するラインメモリ、３０-i（ｉ＝１，２）は図４で説明
したディザ画像処理を実行する画像処理部、３１は画像
処理部３０-iの処理した画像を合成する画像合成部、３
２は画像処理部３０-1から画像処理部３０-2へのデータ
の受け渡しのために用意される待避レジスタである。

【００８１】以下、説明の便宜上、画像処理部３０-1を
画像処理部、画像処理部３０-2を画像処理部と記載
することがある。

【００８２】図２２に、ＣＣＤ制御部２と画像処理部３
０-iとの間のデータの流れと、画像処理部３０-iと待避
レジスタ３２との間のデータの流れを図示する。

【００８３】この実施形態例に従う場合、画像処理部
は、ＣＣＤ制御部２から入力される１ラインの前半部分
に相当する１〜ｎ番目の各画素を順番に注目画素として
選択してディザ画像処理を行い、画像処理部は、ＣＣ
Ｄ制御部２から入力される１ラインの後半部分に相当す
る（ｎ＋１）〜２ｎ番目の各画素を順番に注目画素とし
て選択してディザ画像処理を行う。

【００８４】このとき、ディザマトリックスデータの大
きさが８×８画素である場合で説明するならば、画像処
理部は、ディザアドレスの主走査アドレスを主走査０
番地を先頭にして０〜７の範囲で繰り返しアドレスアッ
プするとともに、ディザアドレスの副走査アドレスを副
走査０番地を先頭にして０〜７の範囲で繰り返しアドレ
スアップして、注目画素に対応付けられるディザマトリ
ックスデータを特定してディザ処理を実行する。そし
て、画像処理部は、各ラインの終了後に、次のディザ
アドレスをライトデータのバスを使って待避レジスタ
３２に書き込む処理を行う。

【００８５】これを受けて、画像処理部は、待避レジ
スタ３２に格納される値をディザアドレスの先頭とし
て、主走査アドレスを０〜７の範囲で繰り返しアドレス
アップして、注目画素に対応付けられるディザマトリッ
クスデータを特定してディザ処理を実行する。

【００８６】図２３及び図２４に、以上に説明した図２
２の実施形態例のタイムチャートを図示する。

【００８７】このようにして、図４で説明したように、
ディザ画像処理を実行するときに、画像処理部は、画
像処理部の処理する画素に隣接される画素のディザア
ドレスを正確に特定できるようになる。これにより、正
確な２値化処理が実行できるようになる。

【００８８】図示実施例に従って本発明を説明したが、
本発明はこれに限定されるものではない。例えば、実施
形態例では、誤差拡散や浮動スライスの画像処理を具体
例にして説明したが、本発明はこれ以外の画像処理につ
いてもそのまま適用できるものである。

【００８９】例えば、図２５（ａ）に示すように、画素
Ｘの画素データを、左隣に位置する画素Ｃの画素データ
と、上隣に位置する画素Ｂの画素データと、左上隣に位
置する画素Ａの画素データとを使って変換するというよ
うな画像処理に対してもそのまま適用できる。

【００９０】この場合には、画像処理部に対しては１
〜ｎ番目の画素の画素データを供給し、画像処理部に
対しては（ｎ＋１）〜２ｎ番目の画素の画素データを供
給することになるが、図２５（ｂ）に示すように、画素
Ｘが画像処理部の先頭に位置するときには、本発明の
処理に従って、画像処理部が処理する画素Ａ，Ｃの画
素データから算出される中間データを引き継いでいくこ
とで、画素Ｘの画素データを正確な値に変換していくよ
うに処理することになる。

【００９１】

【発明の効果】以上説明したように、本発明の画像処理
装置によれば、フィルタリング処理などの画像処理を行
う構成を採るときにあって、その画像処理を行う機構を
複数設けるとともに、その機構を複数設けるときに発生
する処理の連続性を解決する手段を提供できるようにな
ることで、その機構を複数設けることを可能にすること
から、広い読取幅や高速処理を実現するイメージスキャ
ナを提供できるようになる。

【図面の簡単な説明】

【図１】本発明によるフィルタリング処理の説明図であ
る。

【図２】本発明による誤差拡散処理の説明図である。

【図３】本発明による浮動スライス処理の説明図であ
る。

【図４】本発明によるディザ処理の説明図である。

【図５】本発明の一実施形態例である。

【図６】実施形態例のデータの流れの説明図である。

【図７】画像処理部の一実施形態例である。

【図８】ＣＣＤ制御部の処理の説明図である。

【図９】ＣＣＤ制御部の処理の説明図である。

【図１０】ＣＣＤ制御部の処理の説明図である。

【図１１】実施形態例のタイムチャートである。

【図１２】本発明の他の実施形態例である。

【図１３】実施形態例のデータの流れの説明図である。

【図１４】実施形態例のタイムチャートである。

【図１５】実施形態例のタイムチャートである。

【図１６】本発明の他の実施形態例である。

【図１７】実施形態例のデータの流れの説明図である。

【図１８】実施形態例のタイムチャートである。

【図１９】実施形態例のタイムチャートである。

【図２０】作業用に用意するメモリの説明図である。

【図２１】本発明の他の実施形態例である。

【図２２】実施形態例のデータの流れの説明図である。

【図２３】実施形態例のタイムチャートである。

【図２４】実施形態例のタイムチャートである。

【図２５】本発明の適用可能な画像処理の説明図であ
る。

【符号の説明】

１ ＣＣＤイメージセンサ ２ ＣＣＤ制御部 ３ ラインメモリ ４ 画像処理部 ５ 画像合成部 １０ 画像処理部 １１ 画像合成部 １２ ＦＩＦＯメモリ １３ 待避レジスタ ２０ 画像処理部 ２１ 画像合成部 ２２ ＦＩＦＯメモリ ２３ ラインメモリ ２４ 待避レジスタ ３０ 画像処理部 ３１ 画像合成部 ３２ 待避レジスタ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B047 AA01 BB03 CA21 CB17 CB25 EA06 EA09 EB02 5B057 AA11 BA02 BA11 BA28 CA08 CA12 CA16 CB12 CB16 CE06 CE13 CH04 CH09 CH11 CH18

Claims (3)

【特許請求の範囲】
1. 【請求項１】 注目画素の画素データに対して、同一ラ
   インに位置する隣接画素の画素データを使って規定の画
   像処理を施す画像処理装置において、 同一ラインを区画する形で複数用意され、対となる区画
   に属する画素データを処理対象として、上記画像処理を
   行う複数の画像処理部と、 上記画像処理部に対して、それが処理対象とする画素デ
   ータに加えて、それの隣に位置する上記画像処理部が処
   理する上記隣接画素に対応付けられる画素データを供給
   する供給部とを備えることを、 特徴とする画像処理装置。
2. 【請求項２】 注目画素の画素データに対して、同一ラ
   イン及び隣接ラインに位置する隣接画素の画素データを
   使って規定の画像処理を施す画像処理装置において、 同一ラインを区画する形で複数用意され、対となる区画
   に属する画素データを処理対象として、上記画像処理を
   行う複数の画像処理部と、 上記画像処理部に設けられて、それが得た画素データを
   使って、それの隣に位置する上記画像処理部が上記画像
   処理を行う上で必要となるデータを生成する生成部と、 上記生成部の生成するデータを受け取って保持し、その
   データをそれを必要とする上記隣に位置する上記画像処
   理部に渡す保持部とを備えることを、 特徴とする画像処理装置。
3. 【請求項３】 注目画素の画素データに対して、規定の
   マトリックスデータの持つ対応するデータを使って規定
   の画像処理を施す画像処理装置において、 同一ラインを区画する形で複数用意され、対となる区画
   に属する画素データを処理対象として、上記画像処理を
   行う複数の画像処理部と、 上記画像処理部に設けられて、それが処理を終えた上記
   マトリックスデータ上の位置を示すデータを生成する生
   成部と、 上記生成部の生成するデータを受け取って保持し、その
   データをそれを必要とする上記隣に位置する上記画像処
   理部に渡す保持部とを備えることを、 特徴とする画像処理装置。