JP2002043914A - ゲートドライバ - Google Patents
ゲートドライバInfo
- Publication number
- JP2002043914A JP2002043914A JP2000229158A JP2000229158A JP2002043914A JP 2002043914 A JP2002043914 A JP 2002043914A JP 2000229158 A JP2000229158 A JP 2000229158A JP 2000229158 A JP2000229158 A JP 2000229158A JP 2002043914 A JP2002043914 A JP 2002043914A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- gate driver
- low
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】ハイサイドスイッチング素子を制御するハイサ
イドゲートドライバＩＣにおいて、誤動作による強制停
止やスイッチング素子の破壊を防止する。 【解決手段】ローサイド系の回路からハイサイド系の回
路にハイサイド入力信号ＳＨを伝達する時に、ハイサイ
ド入力信号のエッジを検出してＯＮパルスＰｏｎ及びＯ
ＦＦパルスＰｏｆｆを発生させ、ローサイド系の回路か
らハイサイド系の回路へ信号を伝達し、これらのパルス
によってハイサイドスイッチング素子６のＯＮ／ＯＦＦ
情報をラッチし、ドライブ回路５によりハイサイドスイ
ッチング素子６を駆動するゲートドライバであって、ロ
ーサイド入力信号ＬＳのエッジを検出するエッジ検出回
路９を設け、このエッジ検出回路の検出出力をＯＦＦパ
ルス発生回路３に供給し、ローサイドスイッチング素子
８がＯＮするときに、ハイサイドスイッチング素子６を
強制的にＯＦＦさせることを特徴としている。
イドゲートドライバＩＣにおいて、誤動作による強制停
止やスイッチング素子の破壊を防止する。 【解決手段】ローサイド系の回路からハイサイド系の回
路にハイサイド入力信号ＳＨを伝達する時に、ハイサイ
ド入力信号のエッジを検出してＯＮパルスＰｏｎ及びＯ
ＦＦパルスＰｏｆｆを発生させ、ローサイド系の回路か
らハイサイド系の回路へ信号を伝達し、これらのパルス
によってハイサイドスイッチング素子６のＯＮ／ＯＦＦ
情報をラッチし、ドライブ回路５によりハイサイドスイ
ッチング素子６を駆動するゲートドライバであって、ロ
ーサイド入力信号ＬＳのエッジを検出するエッジ検出回
路９を設け、このエッジ検出回路の検出出力をＯＦＦパ
ルス発生回路３に供給し、ローサイドスイッチング素子
８がＯＮするときに、ハイサイドスイッチング素子６を
強制的にＯＦＦさせることを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は、パワーＭＯＳやＩ
ＧＢＴ等のスイッチング素子を駆動するゲートドライバ
に関し、特に、プッシュプル構成のスイッチング素子の
うちハイサイドを制御するハイサイドゲートドライバ回
路に係るものである。
ＧＢＴ等のスイッチング素子を駆動するゲートドライバ
に関し、特に、プッシュプル構成のスイッチング素子の
うちハイサイドを制御するハイサイドゲートドライバ回
路に係るものである。
【０００２】
【従来の技術】図９は、従来のゲートドライバの構成例
を示す回路図である。このゲートドライバ１００は、プ
ッシュプル構成のスイッチング素子（ＩＧＢＴ）６，８
を制御するもので、ハイサイドスイッチング素子６をＯ
Ｎ／ＯＦＦ制御するためのハイサイドゲートドライバ回
路１０１と、ローサイドスイッチング素子８をＯＮ／Ｏ
ＦＦ制御するためのローサイドゲートドライバ回路１０
２とを備えている。上記ハイサイドゲートドライバ回路
１０１は、エッジ検出回路１、ＯＮパルス発生回路２、
ＯＦＦパルス発生回路３、ラッチ回路４、及びドライブ
回路５等から構成されている。また、上記ローサイドゲ
ートドライバ回路１０２は、ドライブ回路７を含んで構
成されている。
を示す回路図である。このゲートドライバ１００は、プ
ッシュプル構成のスイッチング素子（ＩＧＢＴ）６，８
を制御するもので、ハイサイドスイッチング素子６をＯ
Ｎ／ＯＦＦ制御するためのハイサイドゲートドライバ回
路１０１と、ローサイドスイッチング素子８をＯＮ／Ｏ
ＦＦ制御するためのローサイドゲートドライバ回路１０
２とを備えている。上記ハイサイドゲートドライバ回路
１０１は、エッジ検出回路１、ＯＮパルス発生回路２、
ＯＦＦパルス発生回路３、ラッチ回路４、及びドライブ
回路５等から構成されている。また、上記ローサイドゲ
ートドライバ回路１０２は、ドライブ回路７を含んで構
成されている。
【０００３】上記ゲートドライバ１００は、ハイサイ
ド、ローサイドのスイッチング素子６，８をそれぞれの
動作電圧で駆動するため、ハイサイド系の回路とローサ
イド系の回路は異なる基準電位で動作するようになって
いる。上記ハイサイドゲートドライバ回路１０１におけ
るエッジ検出回路１、ＯＮパルス発生回路２及びＯＦＦ
パルス発生回路は、ローサイド系の回路で形成され、上
記ラッチ回路４及びドライブ回路５はハイサイド系の回
路で形成される。また、ドライブ回路７はローサイド系
の回路で形成される。そして、ハイサイド入力信号ＨＳ
とローサイド入力信号ＬＳは、共にローサイドの基準電
位で入力される。
ド、ローサイドのスイッチング素子６，８をそれぞれの
動作電圧で駆動するため、ハイサイド系の回路とローサ
イド系の回路は異なる基準電位で動作するようになって
いる。上記ハイサイドゲートドライバ回路１０１におけ
るエッジ検出回路１、ＯＮパルス発生回路２及びＯＦＦ
パルス発生回路は、ローサイド系の回路で形成され、上
記ラッチ回路４及びドライブ回路５はハイサイド系の回
路で形成される。また、ドライブ回路７はローサイド系
の回路で形成される。そして、ハイサイド入力信号ＨＳ
とローサイド入力信号ＬＳは、共にローサイドの基準電
位で入力される。
【０００４】ハイサイドスイッチング素子６をＯＮ／Ｏ
ＦＦ制御するためのハイサイド入力信号ＨＳは、エッジ
検出回路１へ入力され、このエッジ検出回路１の検出出
力がＯＮパルス発生回路２とＯＦＦパルス発生回路３に
供給される。上記ＯＮパルス発生回路２は、上記エッジ
検出回路１で検出されたハイサイド入力信号ＨＳの立ち
上がりエッジに応答してＯＮパルスＰｏｎを発生する。
また、上記ＯＦＦパルス発生回路３は、上記エッジ検出
回路１で検出されたハイサイド入力信号ＨＳの立ち下が
りエッジに応答してＯＦＦパルスＰｏｆｆを発生する。
上記ＯＮパルス発生回路２から出力されるＯＮパルスＰ
ｏｎと上記ＯＦＦパルス発生回路３から出力されるＯＦ
ＦパルスＰｏｆｆは、上記ラッチ回路４に供給されてＯ
Ｎ／ＯＦＦ情報が保持される。そして、このラッチ回路
４に保持されたＯＮ／ＯＦＦ情報に基づいて、ドライブ
回路５からハイサイドゲート信号ＨＧが出力され、上記
ハイサイドスイッチング素子６のゲートに供給されて駆
動される。
ＦＦ制御するためのハイサイド入力信号ＨＳは、エッジ
検出回路１へ入力され、このエッジ検出回路１の検出出
力がＯＮパルス発生回路２とＯＦＦパルス発生回路３に
供給される。上記ＯＮパルス発生回路２は、上記エッジ
検出回路１で検出されたハイサイド入力信号ＨＳの立ち
上がりエッジに応答してＯＮパルスＰｏｎを発生する。
また、上記ＯＦＦパルス発生回路３は、上記エッジ検出
回路１で検出されたハイサイド入力信号ＨＳの立ち下が
りエッジに応答してＯＦＦパルスＰｏｆｆを発生する。
上記ＯＮパルス発生回路２から出力されるＯＮパルスＰ
ｏｎと上記ＯＦＦパルス発生回路３から出力されるＯＦ
ＦパルスＰｏｆｆは、上記ラッチ回路４に供給されてＯ
Ｎ／ＯＦＦ情報が保持される。そして、このラッチ回路
４に保持されたＯＮ／ＯＦＦ情報に基づいて、ドライブ
回路５からハイサイドゲート信号ＨＧが出力され、上記
ハイサイドスイッチング素子６のゲートに供給されて駆
動される。
【０００５】一方、ローサイドスイッチング素子８をＯ
Ｎ／ＯＦＦ制御するためのローサイド入力信号ＬＳは、
ドライブ回路７に供給され、このドライブ回路７から出
力されるローサイドゲート信号ＬＧがローサイドスイッ
チング素子８のゲートに供給されて駆動されるようにな
っている。
Ｎ／ＯＦＦ制御するためのローサイド入力信号ＬＳは、
ドライブ回路７に供給され、このドライブ回路７から出
力されるローサイドゲート信号ＬＧがローサイドスイッ
チング素子８のゲートに供給されて駆動されるようにな
っている。
【０００６】上記ハイサイドスイッチング素子６と上記
ローサイドスイッチング素子８は、プッシュプル構成に
なっており、ハイサイドスイッチング素子６のコレクタ
は電源ＶＣに、エミッタは出力端子１１にそれぞれ接続
され、ローサイドスイッチング素子８のコレクタは上記
出力端子１１に、エミッタは接地点ＧＮＤにそれぞれ接
続される。
ローサイドスイッチング素子８は、プッシュプル構成に
なっており、ハイサイドスイッチング素子６のコレクタ
は電源ＶＣに、エミッタは出力端子１１にそれぞれ接続
され、ローサイドスイッチング素子８のコレクタは上記
出力端子１１に、エミッタは接地点ＧＮＤにそれぞれ接
続される。
【０００７】次に、上記のような構成において、図１０
のタイミングチャートにより動作を説明する。ハイサイ
ドスイッチング素子６の駆動は、次のように行われる。
エッジ検出回路１によりハイサイド入力信号ＨＳの立ち
上がりエッジ（ｔ１）が検出されると、ＯＮパルス発生
回路２からＯＮパルスＰｏｎが発生し、ハイサイド入力
信号ＨＳの立ち下がりエッジ（ｔ２）が検出されると、
ＯＦＦパルス発生回路３からＯＦＦパルスＰｏｆｆが発
生する。パルスにすることで、ハイサイド系の回路とロ
ーサイド系の回路間の動作電圧あるいは基準電位の差に
よって生ずる電流を最小限に抑えつつ信号を伝達でき
る。
のタイミングチャートにより動作を説明する。ハイサイ
ドスイッチング素子６の駆動は、次のように行われる。
エッジ検出回路１によりハイサイド入力信号ＨＳの立ち
上がりエッジ（ｔ１）が検出されると、ＯＮパルス発生
回路２からＯＮパルスＰｏｎが発生し、ハイサイド入力
信号ＨＳの立ち下がりエッジ（ｔ２）が検出されると、
ＯＦＦパルス発生回路３からＯＦＦパルスＰｏｆｆが発
生する。パルスにすることで、ハイサイド系の回路とロ
ーサイド系の回路間の動作電圧あるいは基準電位の差に
よって生ずる電流を最小限に抑えつつ信号を伝達でき
る。
【０００８】パルスで伝達されたハイサイド入力信号Ｈ
Ｓによるハイサイドスイッチング素子６のＯＮ／ＯＦＦ
情報は、ラッチ回路４に入力されて保持される。そし
て、このラッチ回路４に保持したＯＮ／ＯＦＦ情報に基
づいて、ドライブ回路５からハイサイドゲート信号ＨＧ
が出力され、ハイサイドスイッチング素子６が駆動され
る。すなわち、上記ＯＮパルス発生回路２から出力され
るＯＮパルスＰｏｎに応答して、ドライブ回路５から出
力されるハイサイドゲート信号ＨＧが高レベル（“Ｈ”
レベル）となってハイサイドスイッチング素子６が駆動
（ＯＮ）され、ラッチ回路４によりこの駆動状態が保持
される。そして、ＯＦＦパルス発生回路３からＯＦＦパ
ルスＰｏｆｆが出力されると、ドライブ回路５から出力
されるハイサイドゲート信号ＨＧが低レベル（“Ｌ”レ
ベル）となってハイサイドスイッチング素子６の駆動が
停止（ＯＦＦ）される。
Ｓによるハイサイドスイッチング素子６のＯＮ／ＯＦＦ
情報は、ラッチ回路４に入力されて保持される。そし
て、このラッチ回路４に保持したＯＮ／ＯＦＦ情報に基
づいて、ドライブ回路５からハイサイドゲート信号ＨＧ
が出力され、ハイサイドスイッチング素子６が駆動され
る。すなわち、上記ＯＮパルス発生回路２から出力され
るＯＮパルスＰｏｎに応答して、ドライブ回路５から出
力されるハイサイドゲート信号ＨＧが高レベル（“Ｈ”
レベル）となってハイサイドスイッチング素子６が駆動
（ＯＮ）され、ラッチ回路４によりこの駆動状態が保持
される。そして、ＯＦＦパルス発生回路３からＯＦＦパ
ルスＰｏｆｆが出力されると、ドライブ回路５から出力
されるハイサイドゲート信号ＨＧが低レベル（“Ｌ”レ
ベル）となってハイサイドスイッチング素子６の駆動が
停止（ＯＦＦ）される。
【０００９】これに対し、ローサイドスイッチング素子
８の駆動は、ローサイド入力信号ＬＳがドライブ回路７
に供給され、ローサイドゲート信号ＬＧがローサイドス
イッチング素子８のゲートに供給されることにより行わ
れる。すなわち、ローサイド入力信号ＬＳが“Ｈ”レベ
ルに立ち上がると（ｔ３）、ドライブ回路７から出力さ
れるローサイドゲート信号ＬＧが“Ｈ”レベルとなり、
ローサイドスイッチング素子８が駆動される（ＯＮす
る）。そして、ローサイド入力信号ＬＳが“Ｌ”レベル
に立ち下がると（ｔ４）、ドライブ回路７から出力され
るローサイドゲート信号ＬＧが“Ｌ”レベルとなり、ロ
ーサイドスイッチング素子８の駆動が停止される（ＯＦ
Ｆする）。
８の駆動は、ローサイド入力信号ＬＳがドライブ回路７
に供給され、ローサイドゲート信号ＬＧがローサイドス
イッチング素子８のゲートに供給されることにより行わ
れる。すなわち、ローサイド入力信号ＬＳが“Ｈ”レベ
ルに立ち上がると（ｔ３）、ドライブ回路７から出力さ
れるローサイドゲート信号ＬＧが“Ｈ”レベルとなり、
ローサイドスイッチング素子８が駆動される（ＯＮす
る）。そして、ローサイド入力信号ＬＳが“Ｌ”レベル
に立ち下がると（ｔ４）、ドライブ回路７から出力され
るローサイドゲート信号ＬＧが“Ｌ”レベルとなり、ロ
ーサイドスイッチング素子８の駆動が停止される（ＯＦ
Ｆする）。
【００１０】しかしながら、上述したような構成の従来
のゲートドライバでは、基準電位の異なるローサイド系
の回路からハイサイド系の回路へ信号伝達を行う都合
上、ハイサイド入力信号ＨＳを一度、ＯＮパルスＰｏｎ
及びＯＦＦパルスＰｏｆｆに変換し、再びハイサイドス
イッチング素子６のＯＮ／ＯＦＦ信号に変換する必要が
あった。そのため、ノイズや出力の変位（主として基準
電位間に生じた電圧変化）による影響を受けて誤ＯＮパ
ルスが発生してしまい、ハイサイド入力信号ＨＳでハイ
サイドスイッチング素子６のＯＦＦ状態が指示されてい
るにも拘わらず、誤ＯＮする可能性があった（ｔ５の動
作に相当）。もし、ハイサイドスイッチング素子６が不
意に誤ＯＮした状態で、ローサイドスイッチング素子８
がＯＮした場合（ｔ６の動作）、電源ＶＣと接地点ＧＮ
Ｄ間に貫通電流が流れ、過電流保護回路（図示せず）の
作動による強制停止や、最悪の場合にはスイッチング素
子６，８の破壊を招く恐れがある。
のゲートドライバでは、基準電位の異なるローサイド系
の回路からハイサイド系の回路へ信号伝達を行う都合
上、ハイサイド入力信号ＨＳを一度、ＯＮパルスＰｏｎ
及びＯＦＦパルスＰｏｆｆに変換し、再びハイサイドス
イッチング素子６のＯＮ／ＯＦＦ信号に変換する必要が
あった。そのため、ノイズや出力の変位（主として基準
電位間に生じた電圧変化）による影響を受けて誤ＯＮパ
ルスが発生してしまい、ハイサイド入力信号ＨＳでハイ
サイドスイッチング素子６のＯＦＦ状態が指示されてい
るにも拘わらず、誤ＯＮする可能性があった（ｔ５の動
作に相当）。もし、ハイサイドスイッチング素子６が不
意に誤ＯＮした状態で、ローサイドスイッチング素子８
がＯＮした場合（ｔ６の動作）、電源ＶＣと接地点ＧＮ
Ｄ間に貫通電流が流れ、過電流保護回路（図示せず）の
作動による強制停止や、最悪の場合にはスイッチング素
子６，８の破壊を招く恐れがある。
【００１１】
【発明が解決しようとする課題】上記のように従来のゲ
ートドライバは、ノイズや出力の変位による影響を受け
て誤ＯＮパルスが発生してしまい、ハイサイド入力信号
でハイサイドスイッチング素子のＯＦＦが指示されてい
るにも拘わらず、ハイサイドスイッチング素子が誤ＯＮ
する可能性があった。この際、ローサイドスイッチング
素子がＯＮすると、電源と接地点間に貫通電流が流れ、
過電流保護回路の作動による強制停止や、最悪の場合に
はスイッチング素子の破壊を招くという問題があった。
ートドライバは、ノイズや出力の変位による影響を受け
て誤ＯＮパルスが発生してしまい、ハイサイド入力信号
でハイサイドスイッチング素子のＯＦＦが指示されてい
るにも拘わらず、ハイサイドスイッチング素子が誤ＯＮ
する可能性があった。この際、ローサイドスイッチング
素子がＯＮすると、電源と接地点間に貫通電流が流れ、
過電流保護回路の作動による強制停止や、最悪の場合に
はスイッチング素子の破壊を招くという問題があった。
【００１２】本発明は上記のような事情に鑑みてなされ
たもので、その目的とするところは、ハイサイド入力信
号でハイサイドスイッチング素子のＯＦＦが指示されて
いるときに、ハイサイドスイッチング素子が誤ＯＮ状態
になっても、ハイサイドとローサイドスイッチング素子
の同時ＯＮ状態を防止できるゲートドライバを提供する
ことにある。
たもので、その目的とするところは、ハイサイド入力信
号でハイサイドスイッチング素子のＯＦＦが指示されて
いるときに、ハイサイドスイッチング素子が誤ＯＮ状態
になっても、ハイサイドとローサイドスイッチング素子
の同時ＯＮ状態を防止できるゲートドライバを提供する
ことにある。
【００１３】また、本発明の他の目的は、電源と接地点
間に流れる貫通電流による、過電流保護回路の作動によ
る強制停止や、スイッチング素子の破壊を防止できるゲ
ートドライバを提供することにある。
間に流れる貫通電流による、過電流保護回路の作動によ
る強制停止や、スイッチング素子の破壊を防止できるゲ
ートドライバを提供することにある。
【００１４】本発明の更に他の目的は、スペースの節約
とコストの低減ができるゲートドライバを提供すること
にある。
とコストの低減ができるゲートドライバを提供すること
にある。
【００１５】
【課題を解決するための手段】本発明の請求項１に記載
したゲートドライバは、プッシュプル構成のハイサイド
スイッチング素子とローサイドスイッチング素子を制御
するゲートドライバであって、前記ハイサイドスイッチ
ング素子を駆動するハイサイドゲートドライバ回路は、
ハイサイドスイッチング素子を駆動するためのハイサイ
ド入力信号の立ち上がりエッジと立ち下がりエッジを検
出する第１のエッジ検出回路と、ローサイドスイッチン
グ素子を駆動するためのローサイド入力信号の立ち上が
りエッジと立ち下がりエッジを検出する第２のエッジ検
出回路と、前記第１のエッジ検出回路の検出出力に基づ
いて、ＯＮパルスを発生するＯＮパルス発生回路と、前
記第１，第２のエッジ検出回路の検出出力に基づいて、
ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記
ＯＮパルス発生回路から出力されるＯＮパルス、及び前
記ＯＦＦパルス発生回路から出力されるＯＦＦパルスが
それぞれ供給され、前記ハイサイド入力信号で指示され
た前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報
を保持するラッチ回路と、前記ラッチ回路に保持された
ＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子
を制御するハイサイドゲート信号を出力するドライブ回
路とを具備し、前記ローサイド入力信号により前記ロー
サイドスイッチング素子の駆動が指示されたときに、前
記ＯＦＦパルス発生回路からＯＦＦパルスを発生させて
前記ハイサイドスイッチング素子を強制的にＯＦＦさせ
ることを特徴としている。
したゲートドライバは、プッシュプル構成のハイサイド
スイッチング素子とローサイドスイッチング素子を制御
するゲートドライバであって、前記ハイサイドスイッチ
ング素子を駆動するハイサイドゲートドライバ回路は、
ハイサイドスイッチング素子を駆動するためのハイサイ
ド入力信号の立ち上がりエッジと立ち下がりエッジを検
出する第１のエッジ検出回路と、ローサイドスイッチン
グ素子を駆動するためのローサイド入力信号の立ち上が
りエッジと立ち下がりエッジを検出する第２のエッジ検
出回路と、前記第１のエッジ検出回路の検出出力に基づ
いて、ＯＮパルスを発生するＯＮパルス発生回路と、前
記第１，第２のエッジ検出回路の検出出力に基づいて、
ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記
ＯＮパルス発生回路から出力されるＯＮパルス、及び前
記ＯＦＦパルス発生回路から出力されるＯＦＦパルスが
それぞれ供給され、前記ハイサイド入力信号で指示され
た前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報
を保持するラッチ回路と、前記ラッチ回路に保持された
ＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子
を制御するハイサイドゲート信号を出力するドライブ回
路とを具備し、前記ローサイド入力信号により前記ロー
サイドスイッチング素子の駆動が指示されたときに、前
記ＯＦＦパルス発生回路からＯＦＦパルスを発生させて
前記ハイサイドスイッチング素子を強制的にＯＦＦさせ
ることを特徴としている。
【００１６】また、請求項２に記載したように、請求項
１のゲートドライバにおいて、前記第２のエッジ検出回
路の検出出力が供給されるフィルター回路を更に具備
し、前記フィルター回路によりＰＷＭ制御開始時と制御
期間を判別し、ＰＷＭ制御開始時のみ前記第２のエッジ
検出回路の検出出力を前記ＯＦＦパルス発生回路に供給
することを特徴とする。
１のゲートドライバにおいて、前記第２のエッジ検出回
路の検出出力が供給されるフィルター回路を更に具備
し、前記フィルター回路によりＰＷＭ制御開始時と制御
期間を判別し、ＰＷＭ制御開始時のみ前記第２のエッジ
検出回路の検出出力を前記ＯＦＦパルス発生回路に供給
することを特徴とする。
【００１７】更に、本発明の請求項３に記載したゲート
ドライバは、プッシュプル構成のハイサイドスイッチン
グ素子とローサイドスイッチング素子を制御するゲート
ドライバであって、前記ハイサイドスイッチング素子を
駆動するハイサイドゲートドライバ回路は、ハイサイド
スイッチング素子を駆動するためのハイサイド入力信号
の立ち上がりエッジと立ち下がりエッジを検出するエッ
ジ検出回路と、前記ハイサイドスイッチング素子を強制
的にＯＦＦするためのハイサイド強制ＯＦＦ信号が外部
から入力されるハイサイド強制ＯＦＦ信号入力端子と、
前記エッジ検出回路の検出出力に基づいて、ＯＮパルス
を発生するＯＮパルス発生回路と、前記エッジ検出回路
の検出出力と前記ハイサイド強制ＯＦＦ信号入力端子か
ら入力されたハイサイド強制ＯＦＦ信号とに基づいて、
ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記
ＯＮパルス発生回路から出力されるＯＮパルス、及び前
記ＯＦＦパルス発生回路から出力されるＯＦＦパルスが
それぞれ供給され、前記ハイサイド入力信号で指示され
た前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報
を保持するラッチ回路と、前記ラッチ回路に保持された
ＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子
を制御するハイサイドゲート信号を出力するドライブ回
路とを具備し、前記ハイサイド強制ＯＦＦ信号入力端子
に、前記ハイサイド強制ＯＦＦ信号が入力されたとき
に、前記ハイサイドスイッチング素子を強制的にＯＦＦ
させることを特徴としている。
ドライバは、プッシュプル構成のハイサイドスイッチン
グ素子とローサイドスイッチング素子を制御するゲート
ドライバであって、前記ハイサイドスイッチング素子を
駆動するハイサイドゲートドライバ回路は、ハイサイド
スイッチング素子を駆動するためのハイサイド入力信号
の立ち上がりエッジと立ち下がりエッジを検出するエッ
ジ検出回路と、前記ハイサイドスイッチング素子を強制
的にＯＦＦするためのハイサイド強制ＯＦＦ信号が外部
から入力されるハイサイド強制ＯＦＦ信号入力端子と、
前記エッジ検出回路の検出出力に基づいて、ＯＮパルス
を発生するＯＮパルス発生回路と、前記エッジ検出回路
の検出出力と前記ハイサイド強制ＯＦＦ信号入力端子か
ら入力されたハイサイド強制ＯＦＦ信号とに基づいて、
ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記
ＯＮパルス発生回路から出力されるＯＮパルス、及び前
記ＯＦＦパルス発生回路から出力されるＯＦＦパルスが
それぞれ供給され、前記ハイサイド入力信号で指示され
た前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報
を保持するラッチ回路と、前記ラッチ回路に保持された
ＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子
を制御するハイサイドゲート信号を出力するドライブ回
路とを具備し、前記ハイサイド強制ＯＦＦ信号入力端子
に、前記ハイサイド強制ＯＦＦ信号が入力されたとき
に、前記ハイサイドスイッチング素子を強制的にＯＦＦ
させることを特徴としている。
【００１８】請求項４に示すように、請求項１乃至請求
項３いずれか１つの項に記載のゲートドライバにおい
て、ローサイド入力信号に応答して前記ローサイドスイ
ッチング素子を駆動するローサイドゲートドライバ回路
を更に具備し、前記ハイサイドゲートドライバ回路と前
記ローサイドゲートドライバ回路を単一のチップ中に集
積化したことを特徴とする。
項３いずれか１つの項に記載のゲートドライバにおい
て、ローサイド入力信号に応答して前記ローサイドスイ
ッチング素子を駆動するローサイドゲートドライバ回路
を更に具備し、前記ハイサイドゲートドライバ回路と前
記ローサイドゲートドライバ回路を単一のチップ中に集
積化したことを特徴とする。
【００１９】請求項５に示すように、請求項４に記載の
ゲートドライバにおいて、前記チップ中に、前記ハイサ
イドスイッチング素子と前記ローサイドスイッチング素
子を更に集積化したことを特徴とする。
ゲートドライバにおいて、前記チップ中に、前記ハイサ
イドスイッチング素子と前記ローサイドスイッチング素
子を更に集積化したことを特徴とする。
【００２０】請求項１のような構成によれば、ハイサイ
ド入力信号でハイサイドスイッチング素子のＯＦＦが指
示されている状態で、ノイズや出力電位の変動の影響に
より不意にハイサイドスイッチング素子が誤ＯＮ状態に
なっても、ローサイド入力信号によってローサイドスイ
ッチング素子がＯＮされるときに、ＯＦＦパルス発生回
路からＯＦＦパルスが発生し、ハイサイドスイッチング
素子が強制的にＯＦＦされるため、ハイサイドとローサ
イドスイッチング素子の同時ＯＮ状態を防止することが
できる。よって、電源と接地点間に流れる貫通電流によ
る、過電流保護回路の作動による強制停止や、スイッチ
ング素子の破壊を防止できる。
ド入力信号でハイサイドスイッチング素子のＯＦＦが指
示されている状態で、ノイズや出力電位の変動の影響に
より不意にハイサイドスイッチング素子が誤ＯＮ状態に
なっても、ローサイド入力信号によってローサイドスイ
ッチング素子がＯＮされるときに、ＯＦＦパルス発生回
路からＯＦＦパルスが発生し、ハイサイドスイッチング
素子が強制的にＯＦＦされるため、ハイサイドとローサ
イドスイッチング素子の同時ＯＮ状態を防止することが
できる。よって、電源と接地点間に流れる貫通電流によ
る、過電流保護回路の作動による強制停止や、スイッチ
ング素子の破壊を防止できる。
【００２１】請求項２のような構成によれば、ローサイ
ドスイッチング素子がＰＷＭ制御により短い周期でＯＮ
／ＯＦＦを繰り返す場合でも、消費電流を最小限に抑え
つつ、ハイサイドとローサイドスイッチング素子の同時
ＯＮ状態を防止することができる。
ドスイッチング素子がＰＷＭ制御により短い周期でＯＮ
／ＯＦＦを繰り返す場合でも、消費電流を最小限に抑え
つつ、ハイサイドとローサイドスイッチング素子の同時
ＯＮ状態を防止することができる。
【００２２】請求項３のような構成によれば、外部から
入力されるハイサイド強制ＯＦＦ信号、例えば外部のコ
ントロール回路（マイコン等）により生成されたタイミ
ング信号により、ハイサイドスイッチング素子が強制的
にＯＦＦされるため、誤ＯＮが発生しやすい任意のタイ
ミングでハイサイドスイッチング素子の強制ＯＦＦを行
い、消費電流を最小限に抑えつつ、ハイサイドとローサ
イドスイッチング素子の同時ＯＮ状態を防止することが
できる。この結果、電源と接地点間に流れる貫通電流に
よる、過電流保護回路の作動による強制停止や、スイッ
チング素子の破壊を防止できる。
入力されるハイサイド強制ＯＦＦ信号、例えば外部のコ
ントロール回路（マイコン等）により生成されたタイミ
ング信号により、ハイサイドスイッチング素子が強制的
にＯＦＦされるため、誤ＯＮが発生しやすい任意のタイ
ミングでハイサイドスイッチング素子の強制ＯＦＦを行
い、消費電流を最小限に抑えつつ、ハイサイドとローサ
イドスイッチング素子の同時ＯＮ状態を防止することが
できる。この結果、電源と接地点間に流れる貫通電流に
よる、過電流保護回路の作動による強制停止や、スイッ
チング素子の破壊を防止できる。
【００２３】請求項４のような構成によれば、ハイサイ
ドゲートドライバ回路とローサイドゲートドライバ回路
が単一のチップ中に設けられているので、スペースの節
約とコストの低減が図れる。
ドゲートドライバ回路とローサイドゲートドライバ回路
が単一のチップ中に設けられているので、スペースの節
約とコストの低減が図れる。
【００２４】請求項５のような構成によれば、ゲートド
ライバとスイッチング素子が単一のチップ中に設けられ
ているので、スペースの節約とコストの低減が図れる。
ライバとスイッチング素子が単一のチップ中に設けられ
ているので、スペースの節約とコストの低減が図れる。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。 ［第１の実施の形態］図１は、本発明の第１の実施の形
態に係るゲートドライバの構成例を示す回路図である。
このゲートドライバ２００は、プッシュプル構成のスイ
ッチング素子（パワーＭＯＳやＩＧＢＴ等、この例では
ＩＧＢＴ）６，８のゲートに駆動信号を供給して制御す
るもので、ハイサイドスイッチング素子６をＯＮ／ＯＦ
Ｆ制御するためのハイサイドゲートドライバ回路２０１
とローサイドスイッチング素子８をＯＮ／ＯＦＦ制御す
るためのローサイドゲートドライバ回路２０２とを備え
ている。上記ハイサイドゲートドライバ回路２０１は、
ハイサイド用とローサイド用の第１，第２のエッジ検出
回路１，９、ＯＮパルス発生回路２、ＯＦＦパルス発生
回路３、ラッチ回路４、及びドライブ回路５等から構成
されている。また、上記ローサイドゲートドライバ回路
２０２は、ドライブ回路７を含んで構成されている。
て図面を参照して説明する。 ［第１の実施の形態］図１は、本発明の第１の実施の形
態に係るゲートドライバの構成例を示す回路図である。
このゲートドライバ２００は、プッシュプル構成のスイ
ッチング素子（パワーＭＯＳやＩＧＢＴ等、この例では
ＩＧＢＴ）６，８のゲートに駆動信号を供給して制御す
るもので、ハイサイドスイッチング素子６をＯＮ／ＯＦ
Ｆ制御するためのハイサイドゲートドライバ回路２０１
とローサイドスイッチング素子８をＯＮ／ＯＦＦ制御す
るためのローサイドゲートドライバ回路２０２とを備え
ている。上記ハイサイドゲートドライバ回路２０１は、
ハイサイド用とローサイド用の第１，第２のエッジ検出
回路１，９、ＯＮパルス発生回路２、ＯＦＦパルス発生
回路３、ラッチ回路４、及びドライブ回路５等から構成
されている。また、上記ローサイドゲートドライバ回路
２０２は、ドライブ回路７を含んで構成されている。
【００２６】上記ゲートドライバ２００は、ハイサイ
ド、ローサイドのスイッチング素子６，８をそれぞれの
動作電圧で駆動するため、ハイサイド系の回路とローサ
イド系の回路で異なる基準電位で動作するようになって
いる。上記ハイサイドゲートドライバ回路２０１におけ
るエッジ検出回路１，９、ＯＮパルス発生回路２及びＯ
ＦＦパルス発生回路はそれぞれ、ローサイド系の回路で
形成されている。上記ラッチ回路４及びドライブ回路５
は、ハイサイド系の回路で形成される。また、ドライブ
回路７はローサイド系の回路で形成される。そして、ハ
イサイド入力信号ＨＳとローサイド入力信号ＬＳは、共
にローサイドの基準電位で入力される。
ド、ローサイドのスイッチング素子６，８をそれぞれの
動作電圧で駆動するため、ハイサイド系の回路とローサ
イド系の回路で異なる基準電位で動作するようになって
いる。上記ハイサイドゲートドライバ回路２０１におけ
るエッジ検出回路１，９、ＯＮパルス発生回路２及びＯ
ＦＦパルス発生回路はそれぞれ、ローサイド系の回路で
形成されている。上記ラッチ回路４及びドライブ回路５
は、ハイサイド系の回路で形成される。また、ドライブ
回路７はローサイド系の回路で形成される。そして、ハ
イサイド入力信号ＨＳとローサイド入力信号ＬＳは、共
にローサイドの基準電位で入力される。
【００２７】すなわち、本第１の実施の形態に係るゲー
トドライバは、図９に示したゲートドライバ１００にロ
ーサイド信号用のエッジ検出回路９を付加し、ローサイ
ド入力信号ＬＳの立ち上がりエッジと立ち下がりエッジ
を検出し、検出出力をＯＦＦパルス発生回路３に供給す
るようにしたものである。
トドライバは、図９に示したゲートドライバ１００にロ
ーサイド信号用のエッジ検出回路９を付加し、ローサイ
ド入力信号ＬＳの立ち上がりエッジと立ち下がりエッジ
を検出し、検出出力をＯＦＦパルス発生回路３に供給す
るようにしたものである。
【００２８】ハイサイド入力信号ＨＳは、ハイサイド信
号用のエッジ検出回路１へ供給され、このエッジ検出回
路１による検出出力がＯＮパルス発生回路２とＯＦＦパ
ルス発生回路３に供給される。また、ローサイド入力信
号ＬＳは、ローサイド信号用のエッジ検出回路９へ供給
され、このエッジ検出回路９による検出出力がＯＦＦパ
ルス発生回路３に供給される。上記ＯＮパルス発生回路
２は、上記エッジ検出回路１で検出されたハイサイド入
力信号ＨＳの立ち上がりエッジに応答してＯＮパルスＰ
ｏｎを発生する。また、上記ＯＦＦパルス発生回路３
は、上記エッジ検出回路１で検出されたハイサイド入力
信号ＨＳの立ち下がりエッジ、及びローサイド入力信号
ＬＳの立ち上がりエッジに応答してＯＦＦパルスＰｏｆ
ｆを発生する。上記ＯＮパルス発生回路２から出力され
るＯＮパルスＰｏｎと上記ＯＦＦパルス発生回路３から
出力されるＯＦＦパルスＰｏｆｆはそれぞれ、上記ラッ
チ回路４に供給されてＯＮ／ＯＦＦ情報が保持される。
そして、このラッチ回路４に保持されたＯＮ／ＯＦＦ情
報に基づいて、ドライブ回路５から出力されるハイサイ
ドゲート信号ＨＧが上記ハイサイドスイッチング素子６
のゲートに供給されて駆動される。
号用のエッジ検出回路１へ供給され、このエッジ検出回
路１による検出出力がＯＮパルス発生回路２とＯＦＦパ
ルス発生回路３に供給される。また、ローサイド入力信
号ＬＳは、ローサイド信号用のエッジ検出回路９へ供給
され、このエッジ検出回路９による検出出力がＯＦＦパ
ルス発生回路３に供給される。上記ＯＮパルス発生回路
２は、上記エッジ検出回路１で検出されたハイサイド入
力信号ＨＳの立ち上がりエッジに応答してＯＮパルスＰ
ｏｎを発生する。また、上記ＯＦＦパルス発生回路３
は、上記エッジ検出回路１で検出されたハイサイド入力
信号ＨＳの立ち下がりエッジ、及びローサイド入力信号
ＬＳの立ち上がりエッジに応答してＯＦＦパルスＰｏｆ
ｆを発生する。上記ＯＮパルス発生回路２から出力され
るＯＮパルスＰｏｎと上記ＯＦＦパルス発生回路３から
出力されるＯＦＦパルスＰｏｆｆはそれぞれ、上記ラッ
チ回路４に供給されてＯＮ／ＯＦＦ情報が保持される。
そして、このラッチ回路４に保持されたＯＮ／ＯＦＦ情
報に基づいて、ドライブ回路５から出力されるハイサイ
ドゲート信号ＨＧが上記ハイサイドスイッチング素子６
のゲートに供給されて駆動される。
【００２９】一方、上記ローサイド入力信号ＬＳは、上
記エッジ検出回路９だけでなく、ドライブ回路７に供給
され、このドライブ回路７から出力されるローサイドゲ
ート信号ＬＧがローサイドスイッチング素子８のゲート
に供給されて駆動される。これによって、ローサイドス
イッチング素子８がローサイド入力信号ＬＳに応答して
駆動される。
記エッジ検出回路９だけでなく、ドライブ回路７に供給
され、このドライブ回路７から出力されるローサイドゲ
ート信号ＬＧがローサイドスイッチング素子８のゲート
に供給されて駆動される。これによって、ローサイドス
イッチング素子８がローサイド入力信号ＬＳに応答して
駆動される。
【００３０】上記ハイサイドスイッチング素子６と上記
ローサイドスイッチング素子８は、プッシュプル構成に
なっており、ハイサイドスイッチング素子６のコレクタ
は電源ＶＣに、エミッタは出力端子１１にそれぞれ接続
され、ローサイドスイッチング素子８のコレクタは上記
出力端子１１に、エミッタは接地点ＧＮＤにそれぞれ接
続されている。
ローサイドスイッチング素子８は、プッシュプル構成に
なっており、ハイサイドスイッチング素子６のコレクタ
は電源ＶＣに、エミッタは出力端子１１にそれぞれ接続
され、ローサイドスイッチング素子８のコレクタは上記
出力端子１１に、エミッタは接地点ＧＮＤにそれぞれ接
続されている。
【００３１】なお、図示しないが、上記ゲートドライバ
中には、スイッチング素子６，８にに過電流が流れるの
を防止するための過電流保護回路、電源電圧の変動を検
知する回路、スイッチング素子６，８の加熱などの温度
の異常を検知する回路等が設けられている。そして、こ
れらの回路で異常が検出されると保護動作を行うように
なっている。
中には、スイッチング素子６，８にに過電流が流れるの
を防止するための過電流保護回路、電源電圧の変動を検
知する回路、スイッチング素子６，８の加熱などの温度
の異常を検知する回路等が設けられている。そして、こ
れらの回路で異常が検出されると保護動作を行うように
なっている。
【００３２】次に、上記のような構成において、図２の
タイミングチャートにより動作を説明する。まず、ハイ
サイド入力信号ＨＳの処理は次のように行われる。ハイ
サイド入力信号ＨＳがエッジ検出回路（ハイサイド信号
用）１に入力されると、立ち上がりエッジと立ち下がり
エッジが検出され、このハイサイド入力信号ＨＳの立ち
上がりエッジに応答してＯＮパルス発生回路２からＯＮ
パルスＰｏｎが発生され（ｔ１）、立ち下がりエッジに
応答してＯＦＦパルス発生回路３からＯＦＦパルスＰｏ
ｆｆが発生される（ｔ２）。
タイミングチャートにより動作を説明する。まず、ハイ
サイド入力信号ＨＳの処理は次のように行われる。ハイ
サイド入力信号ＨＳがエッジ検出回路（ハイサイド信号
用）１に入力されると、立ち上がりエッジと立ち下がり
エッジが検出され、このハイサイド入力信号ＨＳの立ち
上がりエッジに応答してＯＮパルス発生回路２からＯＮ
パルスＰｏｎが発生され（ｔ１）、立ち下がりエッジに
応答してＯＦＦパルス発生回路３からＯＦＦパルスＰｏ
ｆｆが発生される（ｔ２）。
【００３３】パルスで伝達された信号は、ラッチ回路４
に入力されてＯＮ／ＯＦＦ情報として保持される。ラッ
チ回路４に保持されているＯＮ／ＯＦＦ情報に応じて、
ドライブ回路５からハイサイドゲート信号ＨＧが出力さ
れ、ハイサイドスイッチング素子６が駆動される。すな
わち、ＯＮパルスＰｏｎに応答してドライブ回路５から
出力されるハイサイドゲート信号ＨＧが“Ｈ”レベルと
なると、ハイサイドスイッチング素子６が駆動されてＯ
Ｎし、ラッチ回路４によりこの状態が保持される。そし
て、ＯＦＦパルスＰｏｆｆが入力されると、ドライブ回
路５から出力されるハイサイドゲート信号ＨＧが“Ｌ”
レベルとなってハイサイドスイッチング素子６の駆動が
停止されてＯＦＦする。
に入力されてＯＮ／ＯＦＦ情報として保持される。ラッ
チ回路４に保持されているＯＮ／ＯＦＦ情報に応じて、
ドライブ回路５からハイサイドゲート信号ＨＧが出力さ
れ、ハイサイドスイッチング素子６が駆動される。すな
わち、ＯＮパルスＰｏｎに応答してドライブ回路５から
出力されるハイサイドゲート信号ＨＧが“Ｈ”レベルと
なると、ハイサイドスイッチング素子６が駆動されてＯ
Ｎし、ラッチ回路４によりこの状態が保持される。そし
て、ＯＦＦパルスＰｏｆｆが入力されると、ドライブ回
路５から出力されるハイサイドゲート信号ＨＧが“Ｌ”
レベルとなってハイサイドスイッチング素子６の駆動が
停止されてＯＦＦする。
【００３４】これに対し、ローサイド入力信号ＬＳの処
理は次のように行われる。ローサイドスイッチング素子
８の駆動は、ローサイド入力信号ＬＳがドライブ回路７
に供給され、このドライブ回路７から出力されるローサ
イドゲート信号ＬＧによりローサイドスイッチング素子
８のゲートが駆動される。すなわち、ローサイド入力信
号ＬＳが“Ｈ”レベルに立ち上がると（ｔ３）、ドライ
ブ回路７から出力されるローサイドゲート信号ＬＧが
“Ｈ”レベルとなり、ローサイドスイッチング素子８が
ＯＮする。この時、エッジ検出回路（ローサイド信号
用）９によりローサイド入力信号ＬＳの立ち上がりエッ
ジが検出され、ＯＦＦパルス発生回路３からＯＦＦパル
スＰｏｆｆが出力される。このＯＦＦパルスＰｏｆｆ
は、ラッチ回路４に供給され、ドライブ回路５から出力
されるハイサイドゲート信号ＨＧが強制的に“Ｌ”レベ
ルに設定される。但し、図２のタイミングｔ３，ｔ４で
は、正常動作を行っているので、ハイサイドゲート信号
ＨＧは“Ｌ”レベルを維持している。
理は次のように行われる。ローサイドスイッチング素子
８の駆動は、ローサイド入力信号ＬＳがドライブ回路７
に供給され、このドライブ回路７から出力されるローサ
イドゲート信号ＬＧによりローサイドスイッチング素子
８のゲートが駆動される。すなわち、ローサイド入力信
号ＬＳが“Ｈ”レベルに立ち上がると（ｔ３）、ドライ
ブ回路７から出力されるローサイドゲート信号ＬＧが
“Ｈ”レベルとなり、ローサイドスイッチング素子８が
ＯＮする。この時、エッジ検出回路（ローサイド信号
用）９によりローサイド入力信号ＬＳの立ち上がりエッ
ジが検出され、ＯＦＦパルス発生回路３からＯＦＦパル
スＰｏｆｆが出力される。このＯＦＦパルスＰｏｆｆ
は、ラッチ回路４に供給され、ドライブ回路５から出力
されるハイサイドゲート信号ＨＧが強制的に“Ｌ”レベ
ルに設定される。但し、図２のタイミングｔ３，ｔ４で
は、正常動作を行っているので、ハイサイドゲート信号
ＨＧは“Ｌ”レベルを維持している。
【００３５】そして、ローサイド入力信号ＬＳが“Ｌ”
レベルに立ち下がると（ｔ４）、ドライブ回路７から出
力されるローサイドゲート信号ＬＧが“Ｌ”レベルとな
り、ローサイドスイッチング素子８がＯＦＦする。この
時には、エッジ検出回路９によりローサイド入力信号Ｌ
Ｓの立ち下がりエッジが検出されるので、ＯＦＦパルス
発生回路３は、エッジ検出回路１の検出出力に基づいて
ＯＦＦパルスＰｏｆｆを発生する。
レベルに立ち下がると（ｔ４）、ドライブ回路７から出
力されるローサイドゲート信号ＬＧが“Ｌ”レベルとな
り、ローサイドスイッチング素子８がＯＦＦする。この
時には、エッジ検出回路９によりローサイド入力信号Ｌ
Ｓの立ち下がりエッジが検出されるので、ＯＦＦパルス
発生回路３は、エッジ検出回路１の検出出力に基づいて
ＯＦＦパルスＰｏｆｆを発生する。
【００３６】このように、ローサイド入力信号ＬＳによ
るローサイドスイッチング素子８の駆動（ＯＮ）を検知
し、ローサイド入力信号ＬＳの立ち上がりに応答してＯ
ＦＦパルス発生回路からＯＦＦパルスＰｏｆｆを発生す
る。そして、ローサイド入力信号ＬＳによりローサイド
スイッチング素子８のＯＮが検知されると、ハイサイド
入力信号ＨＳに拘わらず、ハイサイドゲート信号ＨＧを
強制的に“Ｌ”レベルにしてハイサイドスイッチング素
子をＯＦＦさせる動作を行う。
るローサイドスイッチング素子８の駆動（ＯＮ）を検知
し、ローサイド入力信号ＬＳの立ち上がりに応答してＯ
ＦＦパルス発生回路からＯＦＦパルスＰｏｆｆを発生す
る。そして、ローサイド入力信号ＬＳによりローサイド
スイッチング素子８のＯＮが検知されると、ハイサイド
入力信号ＨＳに拘わらず、ハイサイドゲート信号ＨＧを
強制的に“Ｌ”レベルにしてハイサイドスイッチング素
子をＯＦＦさせる動作を行う。
【００３７】従って、上記のような構成によれば、図２
のタイミングチャートにおけるタイミングｔ５に示すよ
うに、ノイズや出力の変位によって誤動作のＯＦＦパル
スＰｏｆｆが発生し、ハイサイドゲートドライバ回路２
０１が誤動作して、不意にハイサイドスイッチング素子
６が誤ＯＮした状態で、ローサイドスイッチング素子が
ＯＮした場合には、タイミングｔ６に示すように、ロー
サイド入力信号ＬＳの立ち上がりに応答して、ハイサイ
ドスイッチング素子を強制的にＯＦＦさせる動作が行わ
れる。これによって、ハイサイドとローサイドのスイッ
チング素子６，８が同時にＯＮして貫通電流が流れてし
まう事態を回避できる。そのため、保護機能動作の頻発
やスイッチング素子６，８の破壊を抑えることができ
る。
のタイミングチャートにおけるタイミングｔ５に示すよ
うに、ノイズや出力の変位によって誤動作のＯＦＦパル
スＰｏｆｆが発生し、ハイサイドゲートドライバ回路２
０１が誤動作して、不意にハイサイドスイッチング素子
６が誤ＯＮした状態で、ローサイドスイッチング素子が
ＯＮした場合には、タイミングｔ６に示すように、ロー
サイド入力信号ＬＳの立ち上がりに応答して、ハイサイ
ドスイッチング素子を強制的にＯＦＦさせる動作が行わ
れる。これによって、ハイサイドとローサイドのスイッ
チング素子６，８が同時にＯＮして貫通電流が流れてし
まう事態を回避できる。そのため、保護機能動作の頻発
やスイッチング素子６，８の破壊を抑えることができ
る。
【００３８】［第２の実施の形態］図３及び図４はそれ
ぞれ、本発明の第２の実施の形態に係るハイサイドゲー
トドライバについて説明するためのもので、図３は回路
構成を示すブロック図、図４は上記図３に示した回路の
動作を示すタイミングチャートである。図３において、
図１と同一部分には同じ符号を付してその詳細な説明は
省略する。
ぞれ、本発明の第２の実施の形態に係るハイサイドゲー
トドライバについて説明するためのもので、図３は回路
構成を示すブロック図、図４は上記図３に示した回路の
動作を示すタイミングチャートである。図３において、
図１と同一部分には同じ符号を付してその詳細な説明は
省略する。
【００３９】この回路は、上記図１に示したハイサイド
ゲートドライバ回路２０１において、エッジ検出回路
（ローサイド信号用）９とＯＦＦパルス発生回路３との
間にフィルター回路１０を付加したものである。
ゲートドライバ回路２０１において、エッジ検出回路
（ローサイド信号用）９とＯＦＦパルス発生回路３との
間にフィルター回路１０を付加したものである。
【００４０】基本的な動作は、上述した第１の実施の形
態と同様である。
態と同様である。
【００４１】この第２の実施の形態に係るゲートドライ
バは、フィルター回路１０の作用によってローサイド入
力信号ＬＳの周期によって異なった動作を行い、信号Ｌ
Ｓが長い周期で入力された場合にはＯＦＦパルスＰｏｆ
ｆを発生させて（タイミングｔ６のような動作）、ハイ
サイドスイッチング素子６をＯＦＦする。
バは、フィルター回路１０の作用によってローサイド入
力信号ＬＳの周期によって異なった動作を行い、信号Ｌ
Ｓが長い周期で入力された場合にはＯＦＦパルスＰｏｆ
ｆを発生させて（タイミングｔ６のような動作）、ハイ
サイドスイッチング素子６をＯＦＦする。
【００４２】一方、信号ＬＳの周期が短い場合には、１
発目に入ってきた信号に対してはＯＦＦパルスＰｏｆｆ
を発生させて（タイミングｔ８のような動作）、ハイサ
イドスイッチング素子６をＯＦＦするが、２発目以降に
入ってきた信号に対してはＯＦＦパルスＰｏｆｆを発生
させないようにする。
発目に入ってきた信号に対してはＯＦＦパルスＰｏｆｆ
を発生させて（タイミングｔ８のような動作）、ハイサ
イドスイッチング素子６をＯＦＦするが、２発目以降に
入ってきた信号に対してはＯＦＦパルスＰｏｆｆを発生
させないようにする。
【００４３】上記のような構成では、ゲートドライバで
三相モータをＰＷＭ（Pulse WidthModulation）制御す
るような用途を想定した場合に、ローサイド入力信号Ｌ
ＳによるＯＦＦパルスＰｏｆｆの発生を最小限に留めて
消費電流を抑えることができる。ローサイドスイッチン
グ素子８がＰＷＭ制御でＯＮ／ＯＦＦを繰り返す最中
は、誤ＯＮが発生する可能性は低いと考えられるため、
フィルター回路１０を使用してＰＷＭ制御開始時と制御
期間を判別し、ＰＷＭ制御開始時だけＯＦＦパルスＰｏ
ｆｆを発生するように限定することで、ＯＦＦパルスＰ
ｏｆｆを発生させる際の消費電流を最小限にしてハイサ
イドスイッチング素子６の誤ＯＮによる貫通電流を防止
することができる。
三相モータをＰＷＭ（Pulse WidthModulation）制御す
るような用途を想定した場合に、ローサイド入力信号Ｌ
ＳによるＯＦＦパルスＰｏｆｆの発生を最小限に留めて
消費電流を抑えることができる。ローサイドスイッチン
グ素子８がＰＷＭ制御でＯＮ／ＯＦＦを繰り返す最中
は、誤ＯＮが発生する可能性は低いと考えられるため、
フィルター回路１０を使用してＰＷＭ制御開始時と制御
期間を判別し、ＰＷＭ制御開始時だけＯＦＦパルスＰｏ
ｆｆを発生するように限定することで、ＯＦＦパルスＰ
ｏｆｆを発生させる際の消費電流を最小限にしてハイサ
イドスイッチング素子６の誤ＯＮによる貫通電流を防止
することができる。
【００４４】［第３の実施の形態］図５は、本発明の第
３の実施の形態に係るゲートドライバを示すもので、第
２の実施の形態に示したゲートドライバにおいて、エッ
ジ検出回路（ローサイド信号用）９及びフィルター回路
１０の代わりに、ハイサイド強制ＯＦＦ入力端子１２を
設けたものである。この入力端子１２には、外部からハ
イサイドスイッチング素子６を強制的にＯＦＦするため
のハイサイド強制ＯＦＦ信号Ｃｏｆｆが入力される。
３の実施の形態に係るゲートドライバを示すもので、第
２の実施の形態に示したゲートドライバにおいて、エッ
ジ検出回路（ローサイド信号用）９及びフィルター回路
１０の代わりに、ハイサイド強制ＯＦＦ入力端子１２を
設けたものである。この入力端子１２には、外部からハ
イサイドスイッチング素子６を強制的にＯＦＦするため
のハイサイド強制ＯＦＦ信号Ｃｏｆｆが入力される。
【００４５】次に、本実施の形態による動作について図
６のタイミングチャートにより説明する。基本的な動作
は第２の実施の形態と同様である。上記ハイサイド強制
ＯＦＦ信号Ｃｏｆｆは、ローサイド入力信号ＬＳからタ
イミングを生成するのではなく、図６のタイミングｔ
６，ｔ８のように、外部から必要なタイミングで与えら
れ、このタイミングでハイサイドスイッチング素子６が
ＯＦＦされる。
６のタイミングチャートにより説明する。基本的な動作
は第２の実施の形態と同様である。上記ハイサイド強制
ＯＦＦ信号Ｃｏｆｆは、ローサイド入力信号ＬＳからタ
イミングを生成するのではなく、図６のタイミングｔ
６，ｔ８のように、外部から必要なタイミングで与えら
れ、このタイミングでハイサイドスイッチング素子６が
ＯＦＦされる。
【００４６】上記のような構成によれば、第２の実施の
形態と同様、ゲートドライバで三相モータをＰＷＭ制御
するような用途を想定した場合に、ＯＦＦパルスＰｏｆ
ｆの発生を最小限に留めて消費電流を抑えることができ
る。また、当該ゲートドライバに接続されるコントロー
ル回路（主にマイコン等）により、誤ＯＮが発生しやす
い動作タイミングだけＯＮパルスＰｏｎを発生させるこ
とで、ＯＦＦパルスＰｏｆｆを発生させる際の消費電流
を最小限にして、ハイサイドスイッチング素子６の誤Ｏ
Ｎによる貫通電流を防止することができる。
形態と同様、ゲートドライバで三相モータをＰＷＭ制御
するような用途を想定した場合に、ＯＦＦパルスＰｏｆ
ｆの発生を最小限に留めて消費電流を抑えることができ
る。また、当該ゲートドライバに接続されるコントロー
ル回路（主にマイコン等）により、誤ＯＮが発生しやす
い動作タイミングだけＯＮパルスＰｏｎを発生させるこ
とで、ＯＦＦパルスＰｏｆｆを発生させる際の消費電流
を最小限にして、ハイサイドスイッチング素子６の誤Ｏ
Ｎによる貫通電流を防止することができる。
【００４７】［第４の実施の形態］図７は、本発明の第
４の実施の形態に係るゲートドライバを示すもので、前
述した第１の実施の形態に係るゲートドライバ構成にお
いて、ローサイド入力信号ＬＳに応答してローサイドゲ
ート信号ＬＧを生成するドライブ回路７（ローサイドゲ
ートドライバ回路２０２）も上記ハイサイドゲートドラ
イバ回路２０１と同一チップ３００上に集積化したであ
る。
４の実施の形態に係るゲートドライバを示すもので、前
述した第１の実施の形態に係るゲートドライバ構成にお
いて、ローサイド入力信号ＬＳに応答してローサイドゲ
ート信号ＬＧを生成するドライブ回路７（ローサイドゲ
ートドライバ回路２０２）も上記ハイサイドゲートドラ
イバ回路２０１と同一チップ３００上に集積化したであ
る。
【００４８】本第５の実施の形態におけるゲートドライ
バの基本的な動作並びに作用効果は、前述した第１の実
施の形態と同様である。
バの基本的な動作並びに作用効果は、前述した第１の実
施の形態と同様である。
【００４９】上記構成によれば、ハイサイドゲートドラ
イバ回路２０１とローサイドゲートドライバ回路２０２
を単一のチップ３００中に集積化することで、スペース
の節約とコスト低減を図りつつ、ハイサイドゲートドラ
イバ回路２０１の誤動作による貫通電流を防止すること
ができる。
イバ回路２０１とローサイドゲートドライバ回路２０２
を単一のチップ３００中に集積化することで、スペース
の節約とコスト低減を図りつつ、ハイサイドゲートドラ
イバ回路２０１の誤動作による貫通電流を防止すること
ができる。
【００５０】［第５の実施の形態］図８は、本発明の第
５の実施の形態に係るゲートドライバを示すもので、上
記第４の実施の形態に係るゲートドライバ構成におい
て、ハイサイドとローサイドのスイッチング素子６，８
も同一チップ４００上に集積化したものである。
５の実施の形態に係るゲートドライバを示すもので、上
記第４の実施の形態に係るゲートドライバ構成におい
て、ハイサイドとローサイドのスイッチング素子６，８
も同一チップ４００上に集積化したものである。
【００５１】本第５の実施の形態におけるゲートドライ
バの基本的な動作並びに作用は、上記第４の実施の形態
と同様である。
バの基本的な動作並びに作用は、上記第４の実施の形態
と同様である。
【００５２】このような構成によれば、ゲートドライバ
とスイッチング素子を単一のチップ４００中に集積化す
ることで、スペースの節約とコストの低減を図りつつ、
ハイサイドゲートドライバ回路２０１の誤動作による貫
通電流を防止することができる。
とスイッチング素子を単一のチップ４００中に集積化す
ることで、スペースの節約とコストの低減を図りつつ、
ハイサイドゲートドライバ回路２０１の誤動作による貫
通電流を防止することができる。
【００５３】以上第１乃至第５の実施の形態を用いて本
発明の説明を行ったが、本発明は上記各実施の形態に限
定されるものではなく、実施段階ではその要旨を逸脱し
ない範囲で種々に変形することが可能である。更に、上
記実施の形態には種々の段階の発明が含まれており、開
示される複数の構成要件の適宜な組み合わせにより種々
の発明が抽出され得る。例えば実施の形態に示される全
構成要件からいくつかの構成要件が削除されても、発明
が解決しようとする課題の欄で述べた課題の少なくとも
１つが解決でき、発明の効果の欄で述べられている効果
の少なくとも１つが得られる場合には、この構成要件が
削除された構成が発明として抽出され得る。
発明の説明を行ったが、本発明は上記各実施の形態に限
定されるものではなく、実施段階ではその要旨を逸脱し
ない範囲で種々に変形することが可能である。更に、上
記実施の形態には種々の段階の発明が含まれており、開
示される複数の構成要件の適宜な組み合わせにより種々
の発明が抽出され得る。例えば実施の形態に示される全
構成要件からいくつかの構成要件が削除されても、発明
が解決しようとする課題の欄で述べた課題の少なくとも
１つが解決でき、発明の効果の欄で述べられている効果
の少なくとも１つが得られる場合には、この構成要件が
削除された構成が発明として抽出され得る。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
ハイサイド入力信号でハイサイドスイッチング素子のＯ
ＦＦが指示されているときに、ハイサイドスイッチング
素子が誤ＯＮ状態になっても、ハイサイドとローサイド
スイッチング素子の同時ＯＮ状態を防止できるゲートド
ライバが得られる。
ハイサイド入力信号でハイサイドスイッチング素子のＯ
ＦＦが指示されているときに、ハイサイドスイッチング
素子が誤ＯＮ状態になっても、ハイサイドとローサイド
スイッチング素子の同時ＯＮ状態を防止できるゲートド
ライバが得られる。
【００５５】また、電源と接地点間に流れる貫通電流に
よる、過電流保護回路の作動による強制停止や、スイッ
チング素子の破壊を防止できるゲートドライバが得られ
る。
よる、過電流保護回路の作動による強制停止や、スイッ
チング素子の破壊を防止できるゲートドライバが得られ
る。
【００５６】更に、スペースの節約とコストの低減が図
れるゲートドライバが得られる。
れるゲートドライバが得られる。
【図１】本発明の第１の実施の形態に係るゲートドライ
バを示すブロック図。
バを示すブロック図。
【図２】図２に示したゲートドライバの動作を説明する
ためのタイミングチャート。
ためのタイミングチャート。
【図３】本発明の第２の実施の形態に係るゲートドライ
バを示すブロック図。
バを示すブロック図。
【図４】図３に示したゲートドライバの動作を説明する
ためのタイミングチャート。
ためのタイミングチャート。
【図５】本発明の第３の実施の形態に係るゲートドライ
バを示すブロック図。
バを示すブロック図。
【図６】図５に示したゲートドライバの動作を説明する
ためのタイミングチャート。
ためのタイミングチャート。
【図７】本発明の第４の実施の形態に係るゲートドライ
バを示すブロック図。
バを示すブロック図。
【図８】本発明の第５の実施の形態に係るゲートドライ
バを示すブロック図。
バを示すブロック図。
【図９】従来のゲートドライバの構成例を示すブロック
図。
図。
【図１０】図９に示したゲートドライバの動作を説明す
るためのタイミングチャート。
るためのタイミングチャート。
１…エッジ検出回路、 ２…ＯＮパルス発生回路、 ３…ＯＦＦパルス発生回路、 ４…ラッチ回路、 ５…ドライブ回路、 ６…ハイサイドスイッチング素子、 ７…ドライブ回路、 ８…ローサイドスイッチング素子、 ９…エッジ検出回路、 １０…フィルター回路、 １１…出力端子、 １２…ハイサイド強制ＯＦＦ信号入力端子、 １００，２００…ゲートドライバ、 １０１，２０１…ハイサイドゲートドライバ回路、 １０２，２０２…ローサイドゲートドライバ回路、 ３００，４００…チップ、 ＨＳ…ハイサイド入力信号、 ＬＳ…ローサイド入力信号、 Ｐｏｎ…ＯＮパルス、 Ｐｏｆｆ…ＯＦＦパルス、 ＨＧ…ハイサイドゲート信号、 ＬＧ…ローサイドゲート信号、 Ｃｏｆｆ…ハイサイド強制ＯＦＦ信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 晃 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 Ｆターム(参考） 5H007 AA03 AA06 CA01 CB06 DB03 EA02 FA06 FA13 5J055 AX12 AX27 AX32 AX44 AX55 AX56 BX16 CX08 CX20 DX09 DX22 DX56 EZ00 EZ14 EZ23 EZ31 FX31 GX02 GX04
Claims (5)
- 【請求項１】 プッシュプル構成のハイサイドスイッチ
ング素子とローサイドスイッチング素子を制御するゲー
トドライバであって、 前記ハイサイドスイッチング素子を駆動するハイサイド
ゲートドライバ回路は、 ハイサイドスイッチング素子を駆動するためのハイサイ
ド入力信号の立ち上がりエッジと立ち下がりエッジを検
出する第１のエッジ検出回路と、 ローサイドスイッチング素子を駆動するためのローサイ
ド入力信号の立ち上がりエッジと立ち下がりエッジを検
出する第２のエッジ検出回路と、 前記第１のエッジ検出回路の検出出力に基づいて、ＯＮ
パルスを発生するＯＮパルス発生回路と、 前記第１，第２のエッジ検出回路の検出出力に基づい
て、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、 前記ＯＮパルス発生回路から出力されるＯＮパルス、及
び前記ＯＦＦパルス発生回路から出力されるＯＦＦパル
スがそれぞれ供給され、前記ハイサイド入力信号で指示
された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ
情報を保持するラッチ回路と、 前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じて
ハイサイドスイッチング素子を制御するハイサイドゲー
ト信号を出力するドライブ回路とを具備し、 前記ローサイド入力信号により前記ローサイドスイッチ
ング素子の駆動が指示されたときに、前記ＯＦＦパルス
発生回路からＯＦＦパルスを発生させて前記ハイサイド
スイッチング素子を強制的にＯＦＦさせることを特徴と
するゲートドライバ。 - 【請求項２】 請求項１のゲートドライバにおいて、前
記第２のエッジ検出回路の検出出力が供給されるフィル
ター回路を更に具備し、 前記フィルター回路によりＰＷＭ制御開始時と制御期間
を判別し、ＰＷＭ制御開始時のみ前記第２のエッジ検出
回路の検出出力を前記ＯＦＦパルス発生回路に供給する
ことを特徴とするゲートドライバ。 - 【請求項３】 プッシュプル構成のハイサイドスイッチ
ング素子とローサイドスイッチング素子を制御するゲー
トドライバであって、 前記ハイサイドスイッチング素子を駆動するハイサイド
ゲートドライバ回路は、 ハイサイドスイッチング素子を駆動するためのハイサイ
ド入力信号の立ち上がりエッジと立ち下がりエッジを検
出するエッジ検出回路と、 前記ハイサイドスイッチング素子を強制的にＯＦＦする
ためのハイサイド強制ＯＦＦ信号が外部から入力される
ハイサイド強制ＯＦＦ信号入力端子と、 前記エッジ検出回路の検出出力に基づいて、ＯＮパルス
を発生するＯＮパルス発生回路と、 前記エッジ検出回路の検出出力と前記ハイサイド強制Ｏ
ＦＦ信号入力端子から入力されたハイサイド強制ＯＦＦ
信号とに基づいて、ＯＦＦパルスを発生するＯＦＦパル
ス発生回路と、 前記ＯＮパルス発生回路から出力されるＯＮパルス、及
び前記ＯＦＦパルス発生回路から出力されるＯＦＦパル
スがそれぞれ供給され、前記ハイサイド入力信号で指示
された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ
情報を保持するラッチ回路と、 前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じて
ハイサイドスイッチング素子を制御するハイサイドゲー
ト信号を出力するドライブ回路とを具備し、 前記ハイサイド強制ＯＦＦ信号入力端子に、前記ハイサ
イド強制ＯＦＦ信号が入力されたときに、前記ハイサイ
ドスイッチング素子を強制的にＯＦＦさせることを特徴
とするゲートドライバ。 - 【請求項４】 請求項１乃至請求項３いずれか１つの項
に記載のゲートドライバにおいて、ローサイド入力信号
に応答して前記ローサイドスイッチング素子を駆動する
ローサイドゲートドライバ回路を更に具備し、前記ハイ
サイドゲートドライバ回路と前記ローサイドゲートドラ
イバ回路を単一のチップ中に集積化したことを特徴とす
るゲートドライバ。 - 【請求項５】 請求項４に記載のゲートドライバにおい
て、前記チップ中に、前記ハイサイドスイッチング素子
と前記ローサイドスイッチング素子を更に集積化したこ
とを特徴とするゲートドライバ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000229158A JP3721059B2 (ja) | 2000-07-28 | 2000-07-28 | ゲートドライバ |
| US09/811,448 US6518791B2 (en) | 2000-03-21 | 2001-03-20 | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip |
| EP01106417A EP1137183B1 (en) | 2000-03-21 | 2001-03-21 | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip |
| DE60139654T DE60139654D1 (de) | 2000-03-21 | 2001-03-21 | Gatetreiber zur Steuerung eines Schaltelements und Leistungskonverter in welchem der Gatetreiber und ein Ausgangselement in einem Chip integriert sind |
| EP08161063A EP2001131A3 (en) | 2000-03-21 | 2001-03-21 | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000229158A JP3721059B2 (ja) | 2000-07-28 | 2000-07-28 | ゲートドライバ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002043914A true JP2002043914A (ja) | 2002-02-08 |
| JP2002043914A5 JP2002043914A5 (ja) | 2005-07-21 |
| JP3721059B2 JP3721059B2 (ja) | 2005-11-30 |
Family
ID=18722327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000229158A Expired - Fee Related JP3721059B2 (ja) | 2000-03-21 | 2000-07-28 | ゲートドライバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721059B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006325084A (ja) * | 2005-05-20 | 2006-11-30 | Hitachi Ltd | 負荷駆動回路、集積回路、及びプラズマディスプレイ |
| JP2012191408A (ja) * | 2011-03-10 | 2012-10-04 | Toshiba Corp | ゲート駆動回路、およびパワー半導体モジュール |
| CN110166032A (zh) * | 2018-02-15 | 2019-08-23 | 英飞凌科技股份有限公司 | 使用脉冲操作对栅极驱动器进行短路保护 |
-
2000
- 2000-07-28 JP JP2000229158A patent/JP3721059B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006325084A (ja) * | 2005-05-20 | 2006-11-30 | Hitachi Ltd | 負荷駆動回路、集積回路、及びプラズマディスプレイ |
| JP4641215B2 (ja) * | 2005-05-20 | 2011-03-02 | 株式会社日立製作所 | 負荷駆動回路、集積回路、及びプラズマディスプレイ |
| JP2012191408A (ja) * | 2011-03-10 | 2012-10-04 | Toshiba Corp | ゲート駆動回路、およびパワー半導体モジュール |
| US8638134B2 (en) | 2011-03-10 | 2014-01-28 | Kabushiki Kaisha Toshiba | Gate drive circuit and power semiconductor module |
| CN110166032A (zh) * | 2018-02-15 | 2019-08-23 | 英飞凌科技股份有限公司 | 使用脉冲操作对栅极驱动器进行短路保护 |
| CN110166032B (zh) * | 2018-02-15 | 2023-05-12 | 英飞凌科技股份有限公司 | 使用脉冲操作对栅极驱动器进行短路保护 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3721059B2 (ja) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| US7710167B2 (en) | Circuits and methods for controlling an on/off state of a switch | |
| JP2007243254A (ja) | スイッチ素子駆動回路 | |
| US6963498B2 (en) | Bootstrap capacitor refresh circuit | |
| JP2002272162A (ja) | ブラシレスモータの駆動装置およびそれを使用するモータ | |
| CN110474627A (zh) | 图腾柱电路用驱动装置 | |
| JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
| JP2004260730A (ja) | パルス発生回路及びそれを用いたハイサイドドライバ回路 | |
| EP1137183B1 (en) | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip | |
| JP4089445B2 (ja) | 半導体集積回路装置 | |
| JP2002043914A (ja) | ゲートドライバ | |
| JP2001275366A (ja) | ブートストラップキャパシタの充電方法 | |
| US6611111B2 (en) | Load drive circuit | |
| JP6852778B2 (ja) | 負荷駆動回路 | |
| CN110995070B (zh) | 电动机控制装置和电动机装置 | |
| JP2003338743A (ja) | パワーデバイスの駆動回路 | |
| JP3863337B2 (ja) | ゲートドライバ及び電力変換装置 | |
| JP2002528938A (ja) | 少なくとも１つのハイサイド半導体スイッチを有する電力出力段のための誤極性保護回路 | |
| JP2006271158A (ja) | アクチュエータ駆動システム | |
| JP4477448B2 (ja) | レベルシフト回路を具えたホールセンサ | |
| JP3657486B2 (ja) | スイッチ素子駆動回路 | |
| JP4007698B2 (ja) | 表示パネルの駆動回路 | |
| KR100238231B1 (ko) | 반도체장치 및 방법 | |
| JP2017022684A (ja) | 負荷駆動回路 | |
| KR100560922B1 (ko) | 아이씨 구동회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |