JP3721059B2 - ゲートドライバ - Google Patents
ゲートドライバ Download PDFInfo
- Publication number
- JP3721059B2 JP3721059B2 JP2000229158A JP2000229158A JP3721059B2 JP 3721059 B2 JP3721059 B2 JP 3721059B2 JP 2000229158 A JP2000229158 A JP 2000229158A JP 2000229158 A JP2000229158 A JP 2000229158A JP 3721059 B2 JP3721059 B2 JP 3721059B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- low
- side switching
- gate driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パワーＭＯＳやＩＧＢＴ等のスイッチング素子を駆動するゲートドライバに関し、特に、プッシュプル構成のスイッチング素子のうちハイサイドを制御するハイサイドゲートドライバ回路に係るものである。
【０００２】
【従来の技術】
図９は、従来のゲートドライバの構成例を示す回路図である。このゲートドライバ１００は、プッシュプル構成のスイッチング素子（ＩＧＢＴ）６，８を制御するもので、ハイサイドスイッチング素子６をＯＮ／ＯＦＦ制御するためのハイサイドゲートドライバ回路１０１と、ローサイドスイッチング素子８をＯＮ／ＯＦＦ制御するためのローサイドゲートドライバ回路１０２とを備えている。上記ハイサイドゲートドライバ回路１０１は、エッジ検出回路１、ＯＮパルス発生回路２、ＯＦＦパルス発生回路３、ラッチ回路４、及びドライブ回路５等から構成されている。また、上記ローサイドゲートドライバ回路１０２は、ドライブ回路７を含んで構成されている。
【０００３】
上記ゲートドライバ１００は、ハイサイド、ローサイドのスイッチング素子６，８をそれぞれの動作電圧で駆動するため、ハイサイド系の回路とローサイド系の回路は異なる基準電位で動作するようになっている。上記ハイサイドゲートドライバ回路１０１におけるエッジ検出回路１、ＯＮパルス発生回路２及びＯＦＦパルス発生回路は、ローサイド系の回路で形成され、上記ラッチ回路４及びドライブ回路５はハイサイド系の回路で形成される。また、ドライブ回路７はローサイド系の回路で形成される。そして、ハイサイド入力信号ＨＳとローサイド入力信号ＬＳは、共にローサイドの基準電位で入力される。
【０００４】
ハイサイドスイッチング素子６をＯＮ／ＯＦＦ制御するためのハイサイド入力信号ＨＳは、エッジ検出回路１へ入力され、このエッジ検出回路１の検出出力がＯＮパルス発生回路２とＯＦＦパルス発生回路３に供給される。上記ＯＮパルス発生回路２は、上記エッジ検出回路１で検出されたハイサイド入力信号ＨＳの立ち上がりエッジに応答してＯＮパルスＰｏｎを発生する。また、上記ＯＦＦパルス発生回路３は、上記エッジ検出回路１で検出されたハイサイド入力信号ＨＳの立ち下がりエッジに応答してＯＦＦパルスＰｏｆｆを発生する。上記ＯＮパルス発生回路２から出力されるＯＮパルスＰｏｎと上記ＯＦＦパルス発生回路３から出力されるＯＦＦパルスＰｏｆｆは、上記ラッチ回路４に供給されてＯＮ／ＯＦＦ情報が保持される。そして、このラッチ回路４に保持されたＯＮ／ＯＦＦ情報に基づいて、ドライブ回路５からハイサイドゲート信号ＨＧが出力され、上記ハイサイドスイッチング素子６のゲートに供給されて駆動される。
【０００５】
一方、ローサイドスイッチング素子８をＯＮ／ＯＦＦ制御するためのローサイド入力信号ＬＳは、ドライブ回路７に供給され、このドライブ回路７から出力されるローサイドゲート信号ＬＧがローサイドスイッチング素子８のゲートに供給されて駆動されるようになっている。
【０００６】
上記ハイサイドスイッチング素子６と上記ローサイドスイッチング素子８は、プッシュプル構成になっており、ハイサイドスイッチング素子６のコレクタは電源ＶＣに、エミッタは出力端子１１にそれぞれ接続され、ローサイドスイッチング素子８のコレクタは上記出力端子１１に、エミッタは接地点ＧＮＤにそれぞれ接続される。
【０００７】
次に、上記のような構成において、図１０のタイミングチャートにより動作を説明する。ハイサイドスイッチング素子６の駆動は、次のように行われる。エッジ検出回路１によりハイサイド入力信号ＨＳの立ち上がりエッジ（ｔ１）が検出されると、ＯＮパルス発生回路２からＯＮパルスＰｏｎが発生し、ハイサイド入力信号ＨＳの立ち下がりエッジ（ｔ２）が検出されると、ＯＦＦパルス発生回路３からＯＦＦパルスＰｏｆｆが発生する。パルスにすることで、ハイサイド系の回路とローサイド系の回路間の動作電圧あるいは基準電位の差によって生ずる電流を最小限に抑えつつ信号を伝達できる。
【０００８】
パルスで伝達されたハイサイド入力信号ＨＳによるハイサイドスイッチング素子６のＯＮ／ＯＦＦ情報は、ラッチ回路４に入力されて保持される。そして、このラッチ回路４に保持したＯＮ／ＯＦＦ情報に基づいて、ドライブ回路５からハイサイドゲート信号ＨＧが出力され、ハイサイドスイッチング素子６が駆動される。すなわち、上記ＯＮパルス発生回路２から出力されるＯＮパルスＰｏｎに応答して、ドライブ回路５から出力されるハイサイドゲート信号ＨＧが高レベル（“Ｈ”レベル）となってハイサイドスイッチング素子６が駆動（ＯＮ）され、ラッチ回路４によりこの駆動状態が保持される。そして、ＯＦＦパルス発生回路３からＯＦＦパルスＰｏｆｆが出力されると、ドライブ回路５から出力されるハイサイドゲート信号ＨＧが低レベル（“Ｌ”レベル）となってハイサイドスイッチング素子６の駆動が停止（ＯＦＦ）される。
【０００９】
これに対し、ローサイドスイッチング素子８の駆動は、ローサイド入力信号ＬＳがドライブ回路７に供給され、ローサイドゲート信号ＬＧがローサイドスイッチング素子８のゲートに供給されることにより行われる。すなわち、ローサイド入力信号ＬＳが“Ｈ”レベルに立ち上がると（ｔ３）、ドライブ回路７から出力されるローサイドゲート信号ＬＧが“Ｈ”レベルとなり、ローサイドスイッチング素子８が駆動される（ＯＮする）。そして、ローサイド入力信号ＬＳが“Ｌ”レベルに立ち下がると（ｔ４）、ドライブ回路７から出力されるローサイドゲート信号ＬＧが“Ｌ”レベルとなり、ローサイドスイッチング素子８の駆動が停止される（ＯＦＦする）。
【００１０】
しかしながら、上述したような構成の従来のゲートドライバでは、基準電位の異なるローサイド系の回路からハイサイド系の回路へ信号伝達を行う都合上、ハイサイド入力信号ＨＳを一度、ＯＮパルスＰｏｎ及びＯＦＦパルスＰｏｆｆに変換し、再びハイサイドスイッチング素子６のＯＮ／ＯＦＦ信号に変換する必要があった。そのため、ノイズや出力の変位（主として基準電位間に生じた電圧変化）による影響を受けて誤ＯＮパルスが発生してしまい、ハイサイド入力信号ＨＳでハイサイドスイッチング素子６のＯＦＦ状態が指示されているにも拘わらず、誤ＯＮする可能性があった（ｔ５の動作に相当）。もし、ハイサイドスイッチング素子６が不意に誤ＯＮした状態で、ローサイドスイッチング素子８がＯＮした場合（ｔ６の動作）、電源ＶＣと接地点ＧＮＤ間に貫通電流が流れ、過電流保護回路（図示せず）の作動による強制停止や、最悪の場合にはスイッチング素子６，８の破壊を招く恐れがある。
【００１１】
【発明が解決しようとする課題】
上記のように従来のゲートドライバは、ノイズや出力の変位による影響を受けて誤ＯＮパルスが発生してしまい、ハイサイド入力信号でハイサイドスイッチング素子のＯＦＦが指示されているにも拘わらず、ハイサイドスイッチング素子が誤ＯＮする可能性があった。この際、ローサイドスイッチング素子がＯＮすると、電源と接地点間に貫通電流が流れ、過電流保護回路の作動による強制停止や、最悪の場合にはスイッチング素子の破壊を招くという問題があった。
【００１２】
本発明は上記のような事情に鑑みてなされたもので、その目的とするところは、ハイサイド入力信号でハイサイドスイッチング素子のＯＦＦが指示されているときに、ハイサイドスイッチング素子が誤ＯＮ状態になっても、ハイサイドとローサイドスイッチング素子の同時ＯＮ状態を防止できるゲートドライバを提供することにある。
【００１３】
また、本発明の他の目的は、電源と接地点間に流れる貫通電流による、過電流保護回路の作動による強制停止や、スイッチング素子の破壊を防止できるゲートドライバを提供することにある。
【００１４】
本発明の更に他の目的は、スペースの節約とコストの低減ができるゲートドライバを提供することにある。
【００１５】
【課題を解決するための手段】
本発明の一態様に係るゲートドライバは、プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子を制御するゲートドライバであって、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路と、ローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路とを備え、前記ハイサイドゲートドライバ回路は、ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第１のエッジ検出回路と、ローサイドスイッチング素子を駆動するためのローサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第２のエッジ検出回路と、前記第１のエッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、前記第１，第２のエッジ検出回路の検出出力に基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、前記ローサイド入力信号により前記ローサイドスイッチング素子の駆動が指示されたときに、前記ＯＦＦパルス発生回路からＯＦＦパルスを発生させて前記ハイサイドスイッチング素子を強制的にＯＦＦさせる。
【００１６】
また、上記ゲートドライバにおいて、前記第２のエッジ検出回路の検出出力が供給されるフィルター回路を更に具備し、前記フィルター回路によりＰＷＭ（ Pulse Width Modulation ）制御開始時と制御期間を判別し、ＰＷＭ制御開始時のみ前記第２のエッジ検出回路の検出出力を前記ＯＦＦパルス発生回路に供給する。
更に、上記ゲートドライバにおいて、前記ハイサイドゲートドライバ回路と前記ローサイドゲートドライバ回路は、単一のチップ中に集積化される。
【００１７】
本発明の一態様に係る集積回路は、プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路、及びローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路を単一のチップ中に集積化してなる集積回路であって、前記ハイサイドゲートドライバ回路は、前記ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第１のエッジ検出回路と、前記ローサイドスイッチング素子を駆動するためのローサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第２のエッジ検出回路と、前記第１のエッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、前記第１，第２のエッジ検出回路の検出出力に基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、前記ローサイド入力信号により前記ローサイドスイッチング素子の駆動が指示されたときに、前記ＯＦＦパルス発生回路からＯＦＦパルスを発生させて前記ハイサイドスイッチング素子を強制的にＯＦＦさせる。
また、本発明の一態様に係るゲートドライバは、プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子を制御するゲートドライバであって、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路と、ローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路とを備え、前記ハイサイドゲートドライバ回路は、ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、前記ハイサイドスイッチング素子を強制的にＯＦＦするためのハイサイド強制ＯＦＦ信号が外部から入力される入力端子と、前記エッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、前記エッジ検出回路の検出出力と前記入力端子から入力されたハイサイド強制ＯＦＦ信号とに基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、前記入力端子に、前記ハイサイド強制ＯＦＦ信号が入力されたときに、前記ハイサイドスイッチング素子を強制的にＯＦＦさせる。
【００１８】
上記ゲートドライバにおいて、前記ハイサイドゲートドライバ回路と前記ローサイドゲートドライバ回路は、単一のチップ中に集積化される。
【００１９】
更に、本発明の一態様に係る集積回路は、プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路、及びローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路を単一のチップ中に集積化してなる集積回路であって、前記ハイサイドゲートドライバ回路は、前記ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、前記ハイサイドスイッチング素子を強制的にＯＦＦするためのハイサイド強制ＯＦＦ信号が外部から入力される入力端子と、前記エッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、前記エッジ検出回路の検出出力と前記入力端子から入力されたハイサイド強制ＯＦＦ信号とに基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、前記入力端子に、前記ハイサイド強制ＯＦＦ信号が入力されたときに、前記ハイサイドスイッチング素子を強制的にＯＦＦさせる。
【００２０】
上記のような構成によれば、ハイサイド入力信号でハイサイドスイッチング素子のＯＦＦが指示されている状態で、ノイズや出力電位の変動の影響により不意にハイサイドスイッチング素子が誤ＯＮ状態になっても、ローサイド入力信号によってローサイドスイッチング素子がＯＮされるときに、ＯＦＦパルス発生回路からＯＦＦパルスが発生し、ハイサイドスイッチング素子が強制的にＯＦＦされるため、ハイサイドとローサイドスイッチング素子の同時ＯＮ状態を防止することができる。よって、電源と接地点間に流れる貫通電流による、過電流保護回路の作動による強制停止や、スイッチング素子の破壊を防止できる。
【００２１】
また、上記のような構成によれば、ローサイドスイッチング素子がＰＷＭ制御により短い周期でＯＮ／ＯＦＦを繰り返す場合でも、消費電流を最小限に抑えつつ、ハイサイドとローサイドスイッチング素子の同時ＯＮ状態を防止することができる。
【００２２】
更に、上記のような構成によれば、外部から入力されるハイサイド強制ＯＦＦ信号、例えば外部のコントロール回路（マイコン等）により生成されたタイミング信号により、ハイサイドスイッチング素子が強制的にＯＦＦされるため、誤ＯＮが発生しやすい任意のタイミングでハイサイドスイッチング素子の強制ＯＦＦを行い、消費電流を最小限に抑えつつ、ハイサイドとローサイドスイッチング素子の同時ＯＮ状態を防止することができる。この結果、電源と接地点間に流れる貫通電流による、過電流保護回路の作動による強制停止や、スイッチング素子の破壊を防止できる。
【００２３】
また、上記のような構成によれば、ハイサイドゲートドライバ回路とローサイドゲートドライバ回路が単一のチップ中に設けられているので、スペースの節約とコストの低減が図れる。
【００２４】
更に、上記のような構成によれば、ゲートドライバとスイッチング素子が単一のチップ中に設けられているので、スペースの節約とコストの低減が図れる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係るゲートドライバの構成例を示す回路図である。このゲートドライバ２００は、プッシュプル構成のスイッチング素子（パワーＭＯＳやＩＧＢＴ等、この例ではＩＧＢＴ）６，８のゲートに駆動信号を供給して制御するもので、ハイサイドスイッチング素子６をＯＮ／ＯＦＦ制御するためのハイサイドゲートドライバ回路２０１とローサイドスイッチング素子８をＯＮ／ＯＦＦ制御するためのローサイドゲートドライバ回路２０２とを備えている。上記ハイサイドゲートドライバ回路２０１は、ハイサイド用とローサイド用の第１，第２のエッジ検出回路１，９、ＯＮパルス発生回路２、ＯＦＦパルス発生回路３、ラッチ回路４、及びドライブ回路５等から構成されている。また、上記ローサイドゲートドライバ回路２０２は、ドライブ回路７を含んで構成されている。
【００２６】
上記ゲートドライバ２００は、ハイサイド、ローサイドのスイッチング素子６，８をそれぞれの動作電圧で駆動するため、ハイサイド系の回路とローサイド系の回路で異なる基準電位で動作するようになっている。上記ハイサイドゲートドライバ回路２０１におけるエッジ検出回路１，９、ＯＮパルス発生回路２及びＯＦＦパルス発生回路はそれぞれ、ローサイド系の回路で形成されている。上記ラッチ回路４及びドライブ回路５は、ハイサイド系の回路で形成される。また、ドライブ回路７はローサイド系の回路で形成される。そして、ハイサイド入力信号ＨＳとローサイド入力信号ＬＳは、共にローサイドの基準電位で入力される。
【００２７】
すなわち、本第１の実施の形態に係るゲートドライバは、図９に示したゲートドライバ１００にローサイド信号用のエッジ検出回路９を付加し、ローサイド入力信号ＬＳの立ち上がりエッジと立ち下がりエッジを検出し、検出出力をＯＦＦパルス発生回路３に供給するようにしたものである。
【００２８】
ハイサイド入力信号ＨＳは、ハイサイド信号用のエッジ検出回路１へ供給され、このエッジ検出回路１による検出出力がＯＮパルス発生回路２とＯＦＦパルス発生回路３に供給される。また、ローサイド入力信号ＬＳは、ローサイド信号用のエッジ検出回路９へ供給され、このエッジ検出回路９による検出出力がＯＦＦパルス発生回路３に供給される。上記ＯＮパルス発生回路２は、上記エッジ検出回路１で検出されたハイサイド入力信号ＨＳの立ち上がりエッジに応答してＯＮパルスＰｏｎを発生する。また、上記ＯＦＦパルス発生回路３は、上記エッジ検出回路１で検出されたハイサイド入力信号ＨＳの立ち下がりエッジ、及びローサイド入力信号ＬＳの立ち上がりエッジに応答してＯＦＦパルスＰｏｆｆを発生する。上記ＯＮパルス発生回路２から出力されるＯＮパルスＰｏｎと上記ＯＦＦパルス発生回路３から出力されるＯＦＦパルスＰｏｆｆはそれぞれ、上記ラッチ回路４に供給されてＯＮ／ＯＦＦ情報が保持される。そして、このラッチ回路４に保持されたＯＮ／ＯＦＦ情報に基づいて、ドライブ回路５から出力されるハイサイドゲート信号ＨＧが上記ハイサイドスイッチング素子６のゲートに供給されて駆動される。
【００２９】
一方、上記ローサイド入力信号ＬＳは、上記エッジ検出回路９だけでなく、ドライブ回路７に供給され、このドライブ回路７から出力されるローサイドゲート信号ＬＧがローサイドスイッチング素子８のゲートに供給されて駆動される。これによって、ローサイドスイッチング素子８がローサイド入力信号ＬＳに応答して駆動される。
【００３０】
上記ハイサイドスイッチング素子６と上記ローサイドスイッチング素子８は、プッシュプル構成になっており、ハイサイドスイッチング素子６のコレクタは電源ＶＣに、エミッタは出力端子１１にそれぞれ接続され、ローサイドスイッチング素子８のコレクタは上記出力端子１１に、エミッタは接地点ＧＮＤにそれぞれ接続されている。
【００３１】
なお、図示しないが、上記ゲートドライバ中には、スイッチング素子６，８にに過電流が流れるのを防止するための過電流保護回路、電源電圧の変動を検知する回路、スイッチング素子６，８の加熱などの温度の異常を検知する回路等が設けられている。そして、これらの回路で異常が検出されると保護動作を行うようになっている。
【００３２】
次に、上記のような構成において、図２のタイミングチャートにより動作を説明する。まず、ハイサイド入力信号ＨＳの処理は次のように行われる。ハイサイド入力信号ＨＳがエッジ検出回路（ハイサイド信号用）１に入力されると、立ち上がりエッジと立ち下がりエッジが検出され、このハイサイド入力信号ＨＳの立ち上がりエッジに応答してＯＮパルス発生回路２からＯＮパルスＰｏｎが発生され（ｔ１）、立ち下がりエッジに応答してＯＦＦパルス発生回路３からＯＦＦパルスＰｏｆｆが発生される（ｔ２）。
【００３３】
パルスで伝達された信号は、ラッチ回路４に入力されてＯＮ／ＯＦＦ情報として保持される。ラッチ回路４に保持されているＯＮ／ＯＦＦ情報に応じて、ドライブ回路５からハイサイドゲート信号ＨＧが出力され、ハイサイドスイッチング素子６が駆動される。すなわち、ＯＮパルスＰｏｎに応答してドライブ回路５から出力されるハイサイドゲート信号ＨＧが“Ｈ”レベルとなると、ハイサイドスイッチング素子６が駆動されてＯＮし、ラッチ回路４によりこの状態が保持される。そして、ＯＦＦパルスＰｏｆｆが入力されると、ドライブ回路５から出力されるハイサイドゲート信号ＨＧが“Ｌ”レベルとなってハイサイドスイッチング素子６の駆動が停止されてＯＦＦする。
【００３４】
これに対し、ローサイド入力信号ＬＳの処理は次のように行われる。ローサイドスイッチング素子８の駆動は、ローサイド入力信号ＬＳがドライブ回路７に供給され、このドライブ回路７から出力されるローサイドゲート信号ＬＧによりローサイドスイッチング素子８のゲートが駆動される。すなわち、ローサイド入力信号ＬＳが“Ｈ”レベルに立ち上がると（ｔ３）、ドライブ回路７から出力されるローサイドゲート信号ＬＧが“Ｈ”レベルとなり、ローサイドスイッチング素子８がＯＮする。この時、エッジ検出回路（ローサイド信号用）９によりローサイド入力信号ＬＳの立ち上がりエッジが検出され、ＯＦＦパルス発生回路３からＯＦＦパルスＰｏｆｆが出力される。このＯＦＦパルスＰｏｆｆは、ラッチ回路４に供給され、ドライブ回路５から出力されるハイサイドゲート信号ＨＧが強制的に“Ｌ”レベルに設定される。但し、図２のタイミングｔ３，ｔ４では、正常動作を行っているので、ハイサイドゲート信号ＨＧは“Ｌ”レベルを維持している。
【００３５】
そして、ローサイド入力信号ＬＳが“Ｌ”レベルに立ち下がると（ｔ４）、ドライブ回路７から出力されるローサイドゲート信号ＬＧが“Ｌ”レベルとなり、ローサイドスイッチング素子８がＯＦＦする。この時には、エッジ検出回路９によりローサイド入力信号ＬＳの立ち下がりエッジが検出されるので、ＯＦＦパルス発生回路３は、エッジ検出回路１の検出出力に基づいてＯＦＦパルスＰｏｆｆを発生する。
【００３６】
このように、ローサイド入力信号ＬＳによるローサイドスイッチング素子８の駆動（ＯＮ）を検知し、ローサイド入力信号ＬＳの立ち上がりに応答してＯＦＦパルス発生回路からＯＦＦパルスＰｏｆｆを発生する。そして、ローサイド入力信号ＬＳによりローサイドスイッチング素子８のＯＮが検知されると、ハイサイド入力信号ＨＳに拘わらず、ハイサイドゲート信号ＨＧを強制的に“Ｌ”レベルにしてハイサイドスイッチング素子をＯＦＦさせる動作を行う。
【００３７】
従って、上記のような構成によれば、図２のタイミングチャートにおけるタイミングｔ５に示すように、ノイズや出力の変位によって誤動作のＯＦＦパルスＰｏｆｆが発生し、ハイサイドゲートドライバ回路２０１が誤動作して、不意にハイサイドスイッチング素子６が誤ＯＮした状態で、ローサイドスイッチング素子がＯＮした場合には、タイミングｔ６に示すように、ローサイド入力信号ＬＳの立ち上がりに応答して、ハイサイドスイッチング素子を強制的にＯＦＦさせる動作が行われる。これによって、ハイサイドとローサイドのスイッチング素子６，８が同時にＯＮして貫通電流が流れてしまう事態を回避できる。そのため、保護機能動作の頻発やスイッチング素子６，８の破壊を抑えることができる。
【００３８】
［第２の実施の形態］
図３及び図４はそれぞれ、本発明の第２の実施の形態に係るハイサイドゲートドライバについて説明するためのもので、図３は回路構成を示すブロック図、図４は上記図３に示した回路の動作を示すタイミングチャートである。図３において、図１と同一部分には同じ符号を付してその詳細な説明は省略する。
【００３９】
この回路は、上記図１に示したハイサイドゲートドライバ回路２０１において、エッジ検出回路（ローサイド信号用）９とＯＦＦパルス発生回路３との間にフィルター回路１０を付加したものである。
【００４０】
基本的な動作は、上述した第１の実施の形態と同様である。
【００４１】
この第２の実施の形態に係るゲートドライバは、フィルター回路１０の作用によってローサイド入力信号ＬＳの周期によって異なった動作を行い、信号ＬＳが長い周期で入力された場合にはＯＦＦパルスＰｏｆｆを発生させて（タイミングｔ６のような動作）、ハイサイドスイッチング素子６をＯＦＦする。
【００４２】
一方、信号ＬＳの周期が短い場合には、１発目に入ってきた信号に対してはＯＦＦパルスＰｏｆｆを発生させて（タイミングｔ８のような動作）、ハイサイドスイッチング素子６をＯＦＦするが、２発目以降に入ってきた信号に対してはＯＦＦパルスＰｏｆｆを発生させないようにする。
【００４３】
上記のような構成では、ゲートドライバで三相モータをＰＷＭ（Pulse Width Modulation）制御するような用途を想定した場合に、ローサイド入力信号ＬＳによるＯＦＦパルスＰｏｆｆの発生を最小限に留めて消費電流を抑えることができる。ローサイドスイッチング素子８がＰＷＭ制御でＯＮ／ＯＦＦを繰り返す最中は、誤ＯＮが発生する可能性は低いと考えられるため、フィルター回路１０を使用してＰＷＭ制御開始時と制御期間を判別し、ＰＷＭ制御開始時だけＯＦＦパルスＰｏｆｆを発生するように限定することで、ＯＦＦパルスＰｏｆｆを発生させる際の消費電流を最小限にしてハイサイドスイッチング素子６の誤ＯＮによる貫通電流を防止することができる。
【００４４】
［第３の実施の形態］
図５は、本発明の第３の実施の形態に係るゲートドライバを示すもので、第２の実施の形態に示したゲートドライバにおいて、エッジ検出回路（ローサイド信号用）９及びフィルター回路１０の代わりに、ハイサイド強制ＯＦＦ入力端子１２を設けたものである。この入力端子１２には、外部からハイサイドスイッチング素子６を強制的にＯＦＦするためのハイサイド強制ＯＦＦ信号Ｃｏｆｆが入力される。
【００４５】
次に、本実施の形態による動作について図６のタイミングチャートにより説明する。基本的な動作は第２の実施の形態と同様である。上記ハイサイド強制ＯＦＦ信号Ｃｏｆｆは、ローサイド入力信号ＬＳからタイミングを生成するのではなく、図６のタイミングｔ６，ｔ８のように、外部から必要なタイミングで与えられ、このタイミングでハイサイドスイッチング素子６がＯＦＦされる。
【００４６】
上記のような構成によれば、第２の実施の形態と同様、ゲートドライバで三相モータをＰＷＭ制御するような用途を想定した場合に、ＯＦＦパルスＰｏｆｆの発生を最小限に留めて消費電流を抑えることができる。また、当該ゲートドライバに接続されるコントロール回路（主にマイコン等）により、誤ＯＮが発生しやすい動作タイミングだけＯＮパルスＰｏｎを発生させることで、ＯＦＦパルスＰｏｆｆを発生させる際の消費電流を最小限にして、ハイサイドスイッチング素子６の誤ＯＮによる貫通電流を防止することができる。
【００４７】
［第４の実施の形態］
図７は、本発明の第４の実施の形態に係るゲートドライバを示すもので、前述した第１の実施の形態に係るゲートドライバ構成において、ローサイド入力信号ＬＳに応答してローサイドゲート信号ＬＧを生成するドライブ回路７（ローサイドゲートドライバ回路２０２）も上記ハイサイドゲートドライバ回路２０１と同一チップ３００上に集積化したである。
【００４８】
本第５の実施の形態におけるゲートドライバの基本的な動作並びに作用効果は、前述した第１の実施の形態と同様である。
【００４９】
上記構成によれば、ハイサイドゲートドライバ回路２０１とローサイドゲートドライバ回路２０２を単一のチップ３００中に集積化することで、スペースの節約とコスト低減を図りつつ、ハイサイドゲートドライバ回路２０１の誤動作による貫通電流を防止することができる。
【００５０】
［第５の実施の形態］
図８は、本発明の第５の実施の形態に係るゲートドライバを示すもので、上記第４の実施の形態に係るゲートドライバ構成において、ハイサイドとローサイドのスイッチング素子６，８も同一チップ４００上に集積化したものである。
【００５１】
本第５の実施の形態におけるゲートドライバの基本的な動作並びに作用は、上記第４の実施の形態と同様である。
【００５２】
このような構成によれば、ゲートドライバとスイッチング素子を単一のチップ４００中に集積化することで、スペースの節約とコストの低減を図りつつ、ハイサイドゲートドライバ回路２０１の誤動作による貫通電流を防止することができる。
【００５３】
以上第１乃至第５の実施の形態を用いて本発明の説明を行ったが、本発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、ハイサイド入力信号でハイサイドスイッチング素子のＯＦＦが指示されているときに、ハイサイドスイッチング素子が誤ＯＮ状態になっても、ハイサイドとローサイドスイッチング素子の同時ＯＮ状態を防止できるゲートドライバが得られる。
【００５５】
また、電源と接地点間に流れる貫通電流による、過電流保護回路の作動による強制停止や、スイッチング素子の破壊を防止できるゲートドライバが得られる。
【００５６】
更に、スペースの節約とコストの低減が図れるゲートドライバが得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るゲートドライバを示すブロック図。
【図２】図２に示したゲートドライバの動作を説明するためのタイミングチャート。
【図３】本発明の第２の実施の形態に係るゲートドライバを示すブロック図。
【図４】図３に示したゲートドライバの動作を説明するためのタイミングチャート。
【図５】本発明の第３の実施の形態に係るゲートドライバを示すブロック図。
【図６】図５に示したゲートドライバの動作を説明するためのタイミングチャート。
【図７】本発明の第４の実施の形態に係るゲートドライバを示すブロック図。
【図８】本発明の第５の実施の形態に係るゲートドライバを示すブロック図。
【図９】従来のゲートドライバの構成例を示すブロック図。
【図１０】図９に示したゲートドライバの動作を説明するためのタイミングチャート。
【符号の説明】
１…エッジ検出回路、
２…ＯＮパルス発生回路、
３…ＯＦＦパルス発生回路、
４…ラッチ回路、
５…ドライブ回路、
６…ハイサイドスイッチング素子、
７…ドライブ回路、
８…ローサイドスイッチング素子、
９…エッジ検出回路、
１０…フィルター回路、
１１…出力端子、
１２…ハイサイド強制ＯＦＦ信号入力端子、
１００，２００…ゲートドライバ、
１０１，２０１…ハイサイドゲートドライバ回路、
１０２，２０２…ローサイドゲートドライバ回路、
３００，４００…チップ、
ＨＳ…ハイサイド入力信号、
ＬＳ…ローサイド入力信号、
Ｐｏｎ…ＯＮパルス、
Ｐｏｆｆ…ＯＦＦパルス、
ＨＧ…ハイサイドゲート信号、
ＬＧ…ローサイドゲート信号、
Ｃｏｆｆ…ハイサイド強制ＯＦＦ信号。
【発明の属する技術分野】
本発明は、パワーＭＯＳやＩＧＢＴ等のスイッチング素子を駆動するゲートドライバに関し、特に、プッシュプル構成のスイッチング素子のうちハイサイドを制御するハイサイドゲートドライバ回路に係るものである。
【０００２】
【従来の技術】
図９は、従来のゲートドライバの構成例を示す回路図である。このゲートドライバ１００は、プッシュプル構成のスイッチング素子（ＩＧＢＴ）６，８を制御するもので、ハイサイドスイッチング素子６をＯＮ／ＯＦＦ制御するためのハイサイドゲートドライバ回路１０１と、ローサイドスイッチング素子８をＯＮ／ＯＦＦ制御するためのローサイドゲートドライバ回路１０２とを備えている。上記ハイサイドゲートドライバ回路１０１は、エッジ検出回路１、ＯＮパルス発生回路２、ＯＦＦパルス発生回路３、ラッチ回路４、及びドライブ回路５等から構成されている。また、上記ローサイドゲートドライバ回路１０２は、ドライブ回路７を含んで構成されている。
【０００３】
上記ゲートドライバ１００は、ハイサイド、ローサイドのスイッチング素子６，８をそれぞれの動作電圧で駆動するため、ハイサイド系の回路とローサイド系の回路は異なる基準電位で動作するようになっている。上記ハイサイドゲートドライバ回路１０１におけるエッジ検出回路１、ＯＮパルス発生回路２及びＯＦＦパルス発生回路は、ローサイド系の回路で形成され、上記ラッチ回路４及びドライブ回路５はハイサイド系の回路で形成される。また、ドライブ回路７はローサイド系の回路で形成される。そして、ハイサイド入力信号ＨＳとローサイド入力信号ＬＳは、共にローサイドの基準電位で入力される。
【０００４】
ハイサイドスイッチング素子６をＯＮ／ＯＦＦ制御するためのハイサイド入力信号ＨＳは、エッジ検出回路１へ入力され、このエッジ検出回路１の検出出力がＯＮパルス発生回路２とＯＦＦパルス発生回路３に供給される。上記ＯＮパルス発生回路２は、上記エッジ検出回路１で検出されたハイサイド入力信号ＨＳの立ち上がりエッジに応答してＯＮパルスＰｏｎを発生する。また、上記ＯＦＦパルス発生回路３は、上記エッジ検出回路１で検出されたハイサイド入力信号ＨＳの立ち下がりエッジに応答してＯＦＦパルスＰｏｆｆを発生する。上記ＯＮパルス発生回路２から出力されるＯＮパルスＰｏｎと上記ＯＦＦパルス発生回路３から出力されるＯＦＦパルスＰｏｆｆは、上記ラッチ回路４に供給されてＯＮ／ＯＦＦ情報が保持される。そして、このラッチ回路４に保持されたＯＮ／ＯＦＦ情報に基づいて、ドライブ回路５からハイサイドゲート信号ＨＧが出力され、上記ハイサイドスイッチング素子６のゲートに供給されて駆動される。
【０００５】
一方、ローサイドスイッチング素子８をＯＮ／ＯＦＦ制御するためのローサイド入力信号ＬＳは、ドライブ回路７に供給され、このドライブ回路７から出力されるローサイドゲート信号ＬＧがローサイドスイッチング素子８のゲートに供給されて駆動されるようになっている。
【０００６】
上記ハイサイドスイッチング素子６と上記ローサイドスイッチング素子８は、プッシュプル構成になっており、ハイサイドスイッチング素子６のコレクタは電源ＶＣに、エミッタは出力端子１１にそれぞれ接続され、ローサイドスイッチング素子８のコレクタは上記出力端子１１に、エミッタは接地点ＧＮＤにそれぞれ接続される。
【０００７】
次に、上記のような構成において、図１０のタイミングチャートにより動作を説明する。ハイサイドスイッチング素子６の駆動は、次のように行われる。エッジ検出回路１によりハイサイド入力信号ＨＳの立ち上がりエッジ（ｔ１）が検出されると、ＯＮパルス発生回路２からＯＮパルスＰｏｎが発生し、ハイサイド入力信号ＨＳの立ち下がりエッジ（ｔ２）が検出されると、ＯＦＦパルス発生回路３からＯＦＦパルスＰｏｆｆが発生する。パルスにすることで、ハイサイド系の回路とローサイド系の回路間の動作電圧あるいは基準電位の差によって生ずる電流を最小限に抑えつつ信号を伝達できる。
【０００８】
パルスで伝達されたハイサイド入力信号ＨＳによるハイサイドスイッチング素子６のＯＮ／ＯＦＦ情報は、ラッチ回路４に入力されて保持される。そして、このラッチ回路４に保持したＯＮ／ＯＦＦ情報に基づいて、ドライブ回路５からハイサイドゲート信号ＨＧが出力され、ハイサイドスイッチング素子６が駆動される。すなわち、上記ＯＮパルス発生回路２から出力されるＯＮパルスＰｏｎに応答して、ドライブ回路５から出力されるハイサイドゲート信号ＨＧが高レベル（“Ｈ”レベル）となってハイサイドスイッチング素子６が駆動（ＯＮ）され、ラッチ回路４によりこの駆動状態が保持される。そして、ＯＦＦパルス発生回路３からＯＦＦパルスＰｏｆｆが出力されると、ドライブ回路５から出力されるハイサイドゲート信号ＨＧが低レベル（“Ｌ”レベル）となってハイサイドスイッチング素子６の駆動が停止（ＯＦＦ）される。
【０００９】
これに対し、ローサイドスイッチング素子８の駆動は、ローサイド入力信号ＬＳがドライブ回路７に供給され、ローサイドゲート信号ＬＧがローサイドスイッチング素子８のゲートに供給されることにより行われる。すなわち、ローサイド入力信号ＬＳが“Ｈ”レベルに立ち上がると（ｔ３）、ドライブ回路７から出力されるローサイドゲート信号ＬＧが“Ｈ”レベルとなり、ローサイドスイッチング素子８が駆動される（ＯＮする）。そして、ローサイド入力信号ＬＳが“Ｌ”レベルに立ち下がると（ｔ４）、ドライブ回路７から出力されるローサイドゲート信号ＬＧが“Ｌ”レベルとなり、ローサイドスイッチング素子８の駆動が停止される（ＯＦＦする）。
【００１０】
しかしながら、上述したような構成の従来のゲートドライバでは、基準電位の異なるローサイド系の回路からハイサイド系の回路へ信号伝達を行う都合上、ハイサイド入力信号ＨＳを一度、ＯＮパルスＰｏｎ及びＯＦＦパルスＰｏｆｆに変換し、再びハイサイドスイッチング素子６のＯＮ／ＯＦＦ信号に変換する必要があった。そのため、ノイズや出力の変位（主として基準電位間に生じた電圧変化）による影響を受けて誤ＯＮパルスが発生してしまい、ハイサイド入力信号ＨＳでハイサイドスイッチング素子６のＯＦＦ状態が指示されているにも拘わらず、誤ＯＮする可能性があった（ｔ５の動作に相当）。もし、ハイサイドスイッチング素子６が不意に誤ＯＮした状態で、ローサイドスイッチング素子８がＯＮした場合（ｔ６の動作）、電源ＶＣと接地点ＧＮＤ間に貫通電流が流れ、過電流保護回路（図示せず）の作動による強制停止や、最悪の場合にはスイッチング素子６，８の破壊を招く恐れがある。
【００１１】
【発明が解決しようとする課題】
上記のように従来のゲートドライバは、ノイズや出力の変位による影響を受けて誤ＯＮパルスが発生してしまい、ハイサイド入力信号でハイサイドスイッチング素子のＯＦＦが指示されているにも拘わらず、ハイサイドスイッチング素子が誤ＯＮする可能性があった。この際、ローサイドスイッチング素子がＯＮすると、電源と接地点間に貫通電流が流れ、過電流保護回路の作動による強制停止や、最悪の場合にはスイッチング素子の破壊を招くという問題があった。
【００１２】
本発明は上記のような事情に鑑みてなされたもので、その目的とするところは、ハイサイド入力信号でハイサイドスイッチング素子のＯＦＦが指示されているときに、ハイサイドスイッチング素子が誤ＯＮ状態になっても、ハイサイドとローサイドスイッチング素子の同時ＯＮ状態を防止できるゲートドライバを提供することにある。
【００１３】
また、本発明の他の目的は、電源と接地点間に流れる貫通電流による、過電流保護回路の作動による強制停止や、スイッチング素子の破壊を防止できるゲートドライバを提供することにある。
【００１４】
本発明の更に他の目的は、スペースの節約とコストの低減ができるゲートドライバを提供することにある。
【００１５】
【課題を解決するための手段】
本発明の一態様に係るゲートドライバは、プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子を制御するゲートドライバであって、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路と、ローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路とを備え、前記ハイサイドゲートドライバ回路は、ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第１のエッジ検出回路と、ローサイドスイッチング素子を駆動するためのローサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第２のエッジ検出回路と、前記第１のエッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、前記第１，第２のエッジ検出回路の検出出力に基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、前記ローサイド入力信号により前記ローサイドスイッチング素子の駆動が指示されたときに、前記ＯＦＦパルス発生回路からＯＦＦパルスを発生させて前記ハイサイドスイッチング素子を強制的にＯＦＦさせる。
【００１６】
また、上記ゲートドライバにおいて、前記第２のエッジ検出回路の検出出力が供給されるフィルター回路を更に具備し、前記フィルター回路によりＰＷＭ（ Pulse Width Modulation ）制御開始時と制御期間を判別し、ＰＷＭ制御開始時のみ前記第２のエッジ検出回路の検出出力を前記ＯＦＦパルス発生回路に供給する。
更に、上記ゲートドライバにおいて、前記ハイサイドゲートドライバ回路と前記ローサイドゲートドライバ回路は、単一のチップ中に集積化される。
【００１７】
本発明の一態様に係る集積回路は、プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路、及びローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路を単一のチップ中に集積化してなる集積回路であって、前記ハイサイドゲートドライバ回路は、前記ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第１のエッジ検出回路と、前記ローサイドスイッチング素子を駆動するためのローサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第２のエッジ検出回路と、前記第１のエッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、前記第１，第２のエッジ検出回路の検出出力に基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、前記ローサイド入力信号により前記ローサイドスイッチング素子の駆動が指示されたときに、前記ＯＦＦパルス発生回路からＯＦＦパルスを発生させて前記ハイサイドスイッチング素子を強制的にＯＦＦさせる。
また、本発明の一態様に係るゲートドライバは、プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子を制御するゲートドライバであって、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路と、ローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路とを備え、前記ハイサイドゲートドライバ回路は、ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、前記ハイサイドスイッチング素子を強制的にＯＦＦするためのハイサイド強制ＯＦＦ信号が外部から入力される入力端子と、前記エッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、前記エッジ検出回路の検出出力と前記入力端子から入力されたハイサイド強制ＯＦＦ信号とに基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、前記入力端子に、前記ハイサイド強制ＯＦＦ信号が入力されたときに、前記ハイサイドスイッチング素子を強制的にＯＦＦさせる。
【００１８】
上記ゲートドライバにおいて、前記ハイサイドゲートドライバ回路と前記ローサイドゲートドライバ回路は、単一のチップ中に集積化される。
【００１９】
更に、本発明の一態様に係る集積回路は、プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路、及びローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路を単一のチップ中に集積化してなる集積回路であって、前記ハイサイドゲートドライバ回路は、前記ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、前記ハイサイドスイッチング素子を強制的にＯＦＦするためのハイサイド強制ＯＦＦ信号が外部から入力される入力端子と、前記エッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、前記エッジ検出回路の検出出力と前記入力端子から入力されたハイサイド強制ＯＦＦ信号とに基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、前記入力端子に、前記ハイサイド強制ＯＦＦ信号が入力されたときに、前記ハイサイドスイッチング素子を強制的にＯＦＦさせる。
【００２０】
上記のような構成によれば、ハイサイド入力信号でハイサイドスイッチング素子のＯＦＦが指示されている状態で、ノイズや出力電位の変動の影響により不意にハイサイドスイッチング素子が誤ＯＮ状態になっても、ローサイド入力信号によってローサイドスイッチング素子がＯＮされるときに、ＯＦＦパルス発生回路からＯＦＦパルスが発生し、ハイサイドスイッチング素子が強制的にＯＦＦされるため、ハイサイドとローサイドスイッチング素子の同時ＯＮ状態を防止することができる。よって、電源と接地点間に流れる貫通電流による、過電流保護回路の作動による強制停止や、スイッチング素子の破壊を防止できる。
【００２１】
また、上記のような構成によれば、ローサイドスイッチング素子がＰＷＭ制御により短い周期でＯＮ／ＯＦＦを繰り返す場合でも、消費電流を最小限に抑えつつ、ハイサイドとローサイドスイッチング素子の同時ＯＮ状態を防止することができる。
【００２２】
更に、上記のような構成によれば、外部から入力されるハイサイド強制ＯＦＦ信号、例えば外部のコントロール回路（マイコン等）により生成されたタイミング信号により、ハイサイドスイッチング素子が強制的にＯＦＦされるため、誤ＯＮが発生しやすい任意のタイミングでハイサイドスイッチング素子の強制ＯＦＦを行い、消費電流を最小限に抑えつつ、ハイサイドとローサイドスイッチング素子の同時ＯＮ状態を防止することができる。この結果、電源と接地点間に流れる貫通電流による、過電流保護回路の作動による強制停止や、スイッチング素子の破壊を防止できる。
【００２３】
また、上記のような構成によれば、ハイサイドゲートドライバ回路とローサイドゲートドライバ回路が単一のチップ中に設けられているので、スペースの節約とコストの低減が図れる。
【００２４】
更に、上記のような構成によれば、ゲートドライバとスイッチング素子が単一のチップ中に設けられているので、スペースの節約とコストの低減が図れる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係るゲートドライバの構成例を示す回路図である。このゲートドライバ２００は、プッシュプル構成のスイッチング素子（パワーＭＯＳやＩＧＢＴ等、この例ではＩＧＢＴ）６，８のゲートに駆動信号を供給して制御するもので、ハイサイドスイッチング素子６をＯＮ／ＯＦＦ制御するためのハイサイドゲートドライバ回路２０１とローサイドスイッチング素子８をＯＮ／ＯＦＦ制御するためのローサイドゲートドライバ回路２０２とを備えている。上記ハイサイドゲートドライバ回路２０１は、ハイサイド用とローサイド用の第１，第２のエッジ検出回路１，９、ＯＮパルス発生回路２、ＯＦＦパルス発生回路３、ラッチ回路４、及びドライブ回路５等から構成されている。また、上記ローサイドゲートドライバ回路２０２は、ドライブ回路７を含んで構成されている。
【００２６】
上記ゲートドライバ２００は、ハイサイド、ローサイドのスイッチング素子６，８をそれぞれの動作電圧で駆動するため、ハイサイド系の回路とローサイド系の回路で異なる基準電位で動作するようになっている。上記ハイサイドゲートドライバ回路２０１におけるエッジ検出回路１，９、ＯＮパルス発生回路２及びＯＦＦパルス発生回路はそれぞれ、ローサイド系の回路で形成されている。上記ラッチ回路４及びドライブ回路５は、ハイサイド系の回路で形成される。また、ドライブ回路７はローサイド系の回路で形成される。そして、ハイサイド入力信号ＨＳとローサイド入力信号ＬＳは、共にローサイドの基準電位で入力される。
【００２７】
すなわち、本第１の実施の形態に係るゲートドライバは、図９に示したゲートドライバ１００にローサイド信号用のエッジ検出回路９を付加し、ローサイド入力信号ＬＳの立ち上がりエッジと立ち下がりエッジを検出し、検出出力をＯＦＦパルス発生回路３に供給するようにしたものである。
【００２８】
ハイサイド入力信号ＨＳは、ハイサイド信号用のエッジ検出回路１へ供給され、このエッジ検出回路１による検出出力がＯＮパルス発生回路２とＯＦＦパルス発生回路３に供給される。また、ローサイド入力信号ＬＳは、ローサイド信号用のエッジ検出回路９へ供給され、このエッジ検出回路９による検出出力がＯＦＦパルス発生回路３に供給される。上記ＯＮパルス発生回路２は、上記エッジ検出回路１で検出されたハイサイド入力信号ＨＳの立ち上がりエッジに応答してＯＮパルスＰｏｎを発生する。また、上記ＯＦＦパルス発生回路３は、上記エッジ検出回路１で検出されたハイサイド入力信号ＨＳの立ち下がりエッジ、及びローサイド入力信号ＬＳの立ち上がりエッジに応答してＯＦＦパルスＰｏｆｆを発生する。上記ＯＮパルス発生回路２から出力されるＯＮパルスＰｏｎと上記ＯＦＦパルス発生回路３から出力されるＯＦＦパルスＰｏｆｆはそれぞれ、上記ラッチ回路４に供給されてＯＮ／ＯＦＦ情報が保持される。そして、このラッチ回路４に保持されたＯＮ／ＯＦＦ情報に基づいて、ドライブ回路５から出力されるハイサイドゲート信号ＨＧが上記ハイサイドスイッチング素子６のゲートに供給されて駆動される。
【００２９】
一方、上記ローサイド入力信号ＬＳは、上記エッジ検出回路９だけでなく、ドライブ回路７に供給され、このドライブ回路７から出力されるローサイドゲート信号ＬＧがローサイドスイッチング素子８のゲートに供給されて駆動される。これによって、ローサイドスイッチング素子８がローサイド入力信号ＬＳに応答して駆動される。
【００３０】
上記ハイサイドスイッチング素子６と上記ローサイドスイッチング素子８は、プッシュプル構成になっており、ハイサイドスイッチング素子６のコレクタは電源ＶＣに、エミッタは出力端子１１にそれぞれ接続され、ローサイドスイッチング素子８のコレクタは上記出力端子１１に、エミッタは接地点ＧＮＤにそれぞれ接続されている。
【００３１】
なお、図示しないが、上記ゲートドライバ中には、スイッチング素子６，８にに過電流が流れるのを防止するための過電流保護回路、電源電圧の変動を検知する回路、スイッチング素子６，８の加熱などの温度の異常を検知する回路等が設けられている。そして、これらの回路で異常が検出されると保護動作を行うようになっている。
【００３２】
次に、上記のような構成において、図２のタイミングチャートにより動作を説明する。まず、ハイサイド入力信号ＨＳの処理は次のように行われる。ハイサイド入力信号ＨＳがエッジ検出回路（ハイサイド信号用）１に入力されると、立ち上がりエッジと立ち下がりエッジが検出され、このハイサイド入力信号ＨＳの立ち上がりエッジに応答してＯＮパルス発生回路２からＯＮパルスＰｏｎが発生され（ｔ１）、立ち下がりエッジに応答してＯＦＦパルス発生回路３からＯＦＦパルスＰｏｆｆが発生される（ｔ２）。
【００３３】
パルスで伝達された信号は、ラッチ回路４に入力されてＯＮ／ＯＦＦ情報として保持される。ラッチ回路４に保持されているＯＮ／ＯＦＦ情報に応じて、ドライブ回路５からハイサイドゲート信号ＨＧが出力され、ハイサイドスイッチング素子６が駆動される。すなわち、ＯＮパルスＰｏｎに応答してドライブ回路５から出力されるハイサイドゲート信号ＨＧが“Ｈ”レベルとなると、ハイサイドスイッチング素子６が駆動されてＯＮし、ラッチ回路４によりこの状態が保持される。そして、ＯＦＦパルスＰｏｆｆが入力されると、ドライブ回路５から出力されるハイサイドゲート信号ＨＧが“Ｌ”レベルとなってハイサイドスイッチング素子６の駆動が停止されてＯＦＦする。
【００３４】
これに対し、ローサイド入力信号ＬＳの処理は次のように行われる。ローサイドスイッチング素子８の駆動は、ローサイド入力信号ＬＳがドライブ回路７に供給され、このドライブ回路７から出力されるローサイドゲート信号ＬＧによりローサイドスイッチング素子８のゲートが駆動される。すなわち、ローサイド入力信号ＬＳが“Ｈ”レベルに立ち上がると（ｔ３）、ドライブ回路７から出力されるローサイドゲート信号ＬＧが“Ｈ”レベルとなり、ローサイドスイッチング素子８がＯＮする。この時、エッジ検出回路（ローサイド信号用）９によりローサイド入力信号ＬＳの立ち上がりエッジが検出され、ＯＦＦパルス発生回路３からＯＦＦパルスＰｏｆｆが出力される。このＯＦＦパルスＰｏｆｆは、ラッチ回路４に供給され、ドライブ回路５から出力されるハイサイドゲート信号ＨＧが強制的に“Ｌ”レベルに設定される。但し、図２のタイミングｔ３，ｔ４では、正常動作を行っているので、ハイサイドゲート信号ＨＧは“Ｌ”レベルを維持している。
【００３５】
そして、ローサイド入力信号ＬＳが“Ｌ”レベルに立ち下がると（ｔ４）、ドライブ回路７から出力されるローサイドゲート信号ＬＧが“Ｌ”レベルとなり、ローサイドスイッチング素子８がＯＦＦする。この時には、エッジ検出回路９によりローサイド入力信号ＬＳの立ち下がりエッジが検出されるので、ＯＦＦパルス発生回路３は、エッジ検出回路１の検出出力に基づいてＯＦＦパルスＰｏｆｆを発生する。
【００３６】
このように、ローサイド入力信号ＬＳによるローサイドスイッチング素子８の駆動（ＯＮ）を検知し、ローサイド入力信号ＬＳの立ち上がりに応答してＯＦＦパルス発生回路からＯＦＦパルスＰｏｆｆを発生する。そして、ローサイド入力信号ＬＳによりローサイドスイッチング素子８のＯＮが検知されると、ハイサイド入力信号ＨＳに拘わらず、ハイサイドゲート信号ＨＧを強制的に“Ｌ”レベルにしてハイサイドスイッチング素子をＯＦＦさせる動作を行う。
【００３７】
従って、上記のような構成によれば、図２のタイミングチャートにおけるタイミングｔ５に示すように、ノイズや出力の変位によって誤動作のＯＦＦパルスＰｏｆｆが発生し、ハイサイドゲートドライバ回路２０１が誤動作して、不意にハイサイドスイッチング素子６が誤ＯＮした状態で、ローサイドスイッチング素子がＯＮした場合には、タイミングｔ６に示すように、ローサイド入力信号ＬＳの立ち上がりに応答して、ハイサイドスイッチング素子を強制的にＯＦＦさせる動作が行われる。これによって、ハイサイドとローサイドのスイッチング素子６，８が同時にＯＮして貫通電流が流れてしまう事態を回避できる。そのため、保護機能動作の頻発やスイッチング素子６，８の破壊を抑えることができる。
【００３８】
［第２の実施の形態］
図３及び図４はそれぞれ、本発明の第２の実施の形態に係るハイサイドゲートドライバについて説明するためのもので、図３は回路構成を示すブロック図、図４は上記図３に示した回路の動作を示すタイミングチャートである。図３において、図１と同一部分には同じ符号を付してその詳細な説明は省略する。
【００３９】
この回路は、上記図１に示したハイサイドゲートドライバ回路２０１において、エッジ検出回路（ローサイド信号用）９とＯＦＦパルス発生回路３との間にフィルター回路１０を付加したものである。
【００４０】
基本的な動作は、上述した第１の実施の形態と同様である。
【００４１】
この第２の実施の形態に係るゲートドライバは、フィルター回路１０の作用によってローサイド入力信号ＬＳの周期によって異なった動作を行い、信号ＬＳが長い周期で入力された場合にはＯＦＦパルスＰｏｆｆを発生させて（タイミングｔ６のような動作）、ハイサイドスイッチング素子６をＯＦＦする。
【００４２】
一方、信号ＬＳの周期が短い場合には、１発目に入ってきた信号に対してはＯＦＦパルスＰｏｆｆを発生させて（タイミングｔ８のような動作）、ハイサイドスイッチング素子６をＯＦＦするが、２発目以降に入ってきた信号に対してはＯＦＦパルスＰｏｆｆを発生させないようにする。
【００４３】
上記のような構成では、ゲートドライバで三相モータをＰＷＭ（Pulse Width Modulation）制御するような用途を想定した場合に、ローサイド入力信号ＬＳによるＯＦＦパルスＰｏｆｆの発生を最小限に留めて消費電流を抑えることができる。ローサイドスイッチング素子８がＰＷＭ制御でＯＮ／ＯＦＦを繰り返す最中は、誤ＯＮが発生する可能性は低いと考えられるため、フィルター回路１０を使用してＰＷＭ制御開始時と制御期間を判別し、ＰＷＭ制御開始時だけＯＦＦパルスＰｏｆｆを発生するように限定することで、ＯＦＦパルスＰｏｆｆを発生させる際の消費電流を最小限にしてハイサイドスイッチング素子６の誤ＯＮによる貫通電流を防止することができる。
【００４４】
［第３の実施の形態］
図５は、本発明の第３の実施の形態に係るゲートドライバを示すもので、第２の実施の形態に示したゲートドライバにおいて、エッジ検出回路（ローサイド信号用）９及びフィルター回路１０の代わりに、ハイサイド強制ＯＦＦ入力端子１２を設けたものである。この入力端子１２には、外部からハイサイドスイッチング素子６を強制的にＯＦＦするためのハイサイド強制ＯＦＦ信号Ｃｏｆｆが入力される。
【００４５】
次に、本実施の形態による動作について図６のタイミングチャートにより説明する。基本的な動作は第２の実施の形態と同様である。上記ハイサイド強制ＯＦＦ信号Ｃｏｆｆは、ローサイド入力信号ＬＳからタイミングを生成するのではなく、図６のタイミングｔ６，ｔ８のように、外部から必要なタイミングで与えられ、このタイミングでハイサイドスイッチング素子６がＯＦＦされる。
【００４６】
上記のような構成によれば、第２の実施の形態と同様、ゲートドライバで三相モータをＰＷＭ制御するような用途を想定した場合に、ＯＦＦパルスＰｏｆｆの発生を最小限に留めて消費電流を抑えることができる。また、当該ゲートドライバに接続されるコントロール回路（主にマイコン等）により、誤ＯＮが発生しやすい動作タイミングだけＯＮパルスＰｏｎを発生させることで、ＯＦＦパルスＰｏｆｆを発生させる際の消費電流を最小限にして、ハイサイドスイッチング素子６の誤ＯＮによる貫通電流を防止することができる。
【００４７】
［第４の実施の形態］
図７は、本発明の第４の実施の形態に係るゲートドライバを示すもので、前述した第１の実施の形態に係るゲートドライバ構成において、ローサイド入力信号ＬＳに応答してローサイドゲート信号ＬＧを生成するドライブ回路７（ローサイドゲートドライバ回路２０２）も上記ハイサイドゲートドライバ回路２０１と同一チップ３００上に集積化したである。
【００４８】
本第５の実施の形態におけるゲートドライバの基本的な動作並びに作用効果は、前述した第１の実施の形態と同様である。
【００４９】
上記構成によれば、ハイサイドゲートドライバ回路２０１とローサイドゲートドライバ回路２０２を単一のチップ３００中に集積化することで、スペースの節約とコスト低減を図りつつ、ハイサイドゲートドライバ回路２０１の誤動作による貫通電流を防止することができる。
【００５０】
［第５の実施の形態］
図８は、本発明の第５の実施の形態に係るゲートドライバを示すもので、上記第４の実施の形態に係るゲートドライバ構成において、ハイサイドとローサイドのスイッチング素子６，８も同一チップ４００上に集積化したものである。
【００５１】
本第５の実施の形態におけるゲートドライバの基本的な動作並びに作用は、上記第４の実施の形態と同様である。
【００５２】
このような構成によれば、ゲートドライバとスイッチング素子を単一のチップ４００中に集積化することで、スペースの節約とコストの低減を図りつつ、ハイサイドゲートドライバ回路２０１の誤動作による貫通電流を防止することができる。
【００５３】
以上第１乃至第５の実施の形態を用いて本発明の説明を行ったが、本発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、ハイサイド入力信号でハイサイドスイッチング素子のＯＦＦが指示されているときに、ハイサイドスイッチング素子が誤ＯＮ状態になっても、ハイサイドとローサイドスイッチング素子の同時ＯＮ状態を防止できるゲートドライバが得られる。
【００５５】
また、電源と接地点間に流れる貫通電流による、過電流保護回路の作動による強制停止や、スイッチング素子の破壊を防止できるゲートドライバが得られる。
【００５６】
更に、スペースの節約とコストの低減が図れるゲートドライバが得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るゲートドライバを示すブロック図。
【図２】図２に示したゲートドライバの動作を説明するためのタイミングチャート。
【図３】本発明の第２の実施の形態に係るゲートドライバを示すブロック図。
【図４】図３に示したゲートドライバの動作を説明するためのタイミングチャート。
【図５】本発明の第３の実施の形態に係るゲートドライバを示すブロック図。
【図６】図５に示したゲートドライバの動作を説明するためのタイミングチャート。
【図７】本発明の第４の実施の形態に係るゲートドライバを示すブロック図。
【図８】本発明の第５の実施の形態に係るゲートドライバを示すブロック図。
【図９】従来のゲートドライバの構成例を示すブロック図。
【図１０】図９に示したゲートドライバの動作を説明するためのタイミングチャート。
【符号の説明】
１…エッジ検出回路、
２…ＯＮパルス発生回路、
３…ＯＦＦパルス発生回路、
４…ラッチ回路、
５…ドライブ回路、
６…ハイサイドスイッチング素子、
７…ドライブ回路、
８…ローサイドスイッチング素子、
９…エッジ検出回路、
１０…フィルター回路、
１１…出力端子、
１２…ハイサイド強制ＯＦＦ信号入力端子、
１００，２００…ゲートドライバ、
１０１，２０１…ハイサイドゲートドライバ回路、
１０２，２０２…ローサイドゲートドライバ回路、
３００，４００…チップ、
ＨＳ…ハイサイド入力信号、
ＬＳ…ローサイド入力信号、
Ｐｏｎ…ＯＮパルス、
Ｐｏｆｆ…ＯＦＦパルス、
ＨＧ…ハイサイドゲート信号、
ＬＧ…ローサイドゲート信号、
Ｃｏｆｆ…ハイサイド強制ＯＦＦ信号。
Claims (7)
- プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子を制御するゲートドライバであって、
ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路と、ローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路とを備え、
前記ハイサイドゲートドライバ回路は、
ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第１のエッジ検出回路と、
ローサイドスイッチング素子を駆動するためのローサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第２のエッジ検出回路と、
前記第１のエッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、
前記第１，第２のエッジ検出回路の検出出力に基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、
前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、
前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、
前記ローサイド入力信号により前記ローサイドスイッチング素子の駆動が指示されたときに、前記ＯＦＦパルス発生回路からＯＦＦパルスを発生させて前記ハイサイドスイッチング素子を強制的にＯＦＦさせることを特徴とするゲートドライバ。 - 請求項１のゲートドライバにおいて、前記第２のエッジ検出回路の検出出力が供給されるフィルター回路を更に具備し、
前記フィルター回路によりＰＷＭ（ Pulse Width Modulation ）制御開始時と制御期間を判別し、ＰＷＭ制御開始時のみ前記第２のエッジ検出回路の検出出力を前記ＯＦＦパルス発生回路に供給することを特徴とするゲートドライバ。 - 請求項１のゲートドライバにおいて、前記ハイサイドゲートドライバ回路と前記ローサイドゲートドライバ回路は、単一のチップ中に集積化されることを特徴とするゲートドライバ。
- プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路、及びローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路を単一のチップ中に集積化してなる集積回路であって、
前記ハイサイドゲートドライバ回路は、
前記ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第１のエッジ検出回路と、
前記ローサイドスイッチング素子を駆動するためのローサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出する第２のエッジ検出回路と、
前記第１のエッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、
前記第１，第２のエッジ検出回路の検出出力に基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、
前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、
前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、
前記ローサイド入力信号により前記ローサイドスイッチング素子の駆動が指示されたときに、前記ＯＦＦパルス発生回路からＯＦＦパルスを発生させて前記ハイサイドスイッチング素子を強制的にＯＦＦさせることを特徴とする集積回路。 - プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子を制御するゲートドライバであって、
ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路と、ローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路とを備え、
前記ハイサイドゲートドライバ回路は、
ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、
前記ハイサイドスイッチング素子を強制的にＯＦＦするためのハイサイド強制ＯＦＦ信号が外部から入力される入力端子と、
前記エッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、
前記エッジ検出回路の検出出力と前記入力端子から入力されたハイサイド強制ＯＦＦ信号とに基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、
前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、
前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、
前記入力端子に、前記ハイサイド強制ＯＦＦ信号が入力されたときに、前記ハイサイドスイッチング素子を強制的にＯＦＦさせることを特徴とするゲートドライバ。 - 請求項５のゲートドライバにおいて、前記ハイサイドゲートドライバ回路と前記ローサイドゲートドライバ回路は、単一のチップ中に集積化されることを特徴とするゲートドライバ。
- プッシュプル構成のハイサイドスイッチング素子とローサイドスイッチング素子、ハイサイド入力信号に応答して前記ハイサイドスイッチング素子を駆動するハイサイドゲートドライバ回路、及びローサイド入力信号に応答して前記ローサイドスイッチング素子を駆動するローサイドゲートドライバ回路を単一のチップ中に集積化してなる集積回路であって、
前記ハイサイドゲートドライバ回路は、
前記ハイサイドスイッチング素子を駆動するためのハイサイド入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、
前記ハイサイドスイッチング素子を強制的にＯＦＦするためのハイサイド強制ＯＦＦ信号が外部から入力される入力端子と、
前記エッジ検出回路の検出出力に基づいて、ＯＮパルスを発生するＯＮパルス発生回路と、
前記エッジ検出回路の検出出力と前記入力端子から入力されたハイサイド強制ＯＦＦ信号とに基づいて、ＯＦＦパルスを発生するＯＦＦパルス発生回路と、
前記ＯＮパルス発生回路から出力されるＯＮパルス、及び前記ＯＦＦパルス発生回路から出力されるＯＦＦパルスがそれぞれ供給され、前記ハイサイド入力信号で指示された前記ハイサイドスイッチング素子のＯＮ／ＯＦＦ情報を保持するラッチ回路と、
前記ラッチ回路に保持されたＯＮ／ＯＦＦ情報に応じてハイサイドスイッチング素子を制御するハイサイドゲート信号を出力するドライブ回路とを具備し、
前記入力端子に、前記ハイサイド強制ＯＦＦ信号が入力されたときに、前記ハイサイドスイッチング素子を強制的にＯＦＦさせることを特徴とする集積回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000229158A JP3721059B2 (ja) | 2000-07-28 | 2000-07-28 | ゲートドライバ |
| US09/811,448 US6518791B2 (en) | 2000-03-21 | 2001-03-20 | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip |
| EP08161063A EP2001131A3 (en) | 2000-03-21 | 2001-03-21 | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip |
| DE60139654T DE60139654D1 (de) | 2000-03-21 | 2001-03-21 | Gatetreiber zur Steuerung eines Schaltelements und Leistungskonverter in welchem der Gatetreiber und ein Ausgangselement in einem Chip integriert sind |
| EP01106417A EP1137183B1 (en) | 2000-03-21 | 2001-03-21 | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000229158A JP3721059B2 (ja) | 2000-07-28 | 2000-07-28 | ゲートドライバ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002043914A JP2002043914A (ja) | 2002-02-08 |
| JP2002043914A5 JP2002043914A5 (ja) | 2005-07-21 |
| JP3721059B2 true JP3721059B2 (ja) | 2005-11-30 |
Family
ID=18722327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000229158A Expired - Fee Related JP3721059B2 (ja) | 2000-03-21 | 2000-07-28 | ゲートドライバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721059B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4641215B2 (ja) * | 2005-05-20 | 2011-03-02 | 株式会社日立製作所 | 負荷駆動回路、集積回路、及びプラズマディスプレイ |
| JP5254386B2 (ja) * | 2011-03-10 | 2013-08-07 | 株式会社東芝 | ゲート駆動回路、およびパワー半導体モジュール |
| US10756721B2 (en) * | 2018-02-15 | 2020-08-25 | Infineon Technologies Ag | Short circuit protection for a gate driver using pulsed operation |
-
2000
- 2000-07-28 JP JP2000229158A patent/JP3721059B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002043914A (ja) | 2002-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3618829B2 (ja) | ノイズの影響を受けないリセット優先レベルシフト回路 | |
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| JP2002272162A (ja) | ブラシレスモータの駆動装置およびそれを使用するモータ | |
| US20080100378A1 (en) | Circuits and methods for controlling a switch | |
| US7592831B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| US6529061B1 (en) | Semiconductor device | |
| US6903590B2 (en) | Pulse generating circuit and high-side driver circuit | |
| JP2009533899A (ja) | ブーストラップ・ダイオードエミュレーターを備えるブーストラップコンデンサの充電を最適化する回路 | |
| JP2003133927A5 (ja) | 電力用半導体装置 | |
| JPH05276761A (ja) | パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置 | |
| JP3670653B2 (ja) | Ｄｃ−ｄｃコンバータ制御回路、及び、ｄｃ−ｄｃコンバータ | |
| JP4479570B2 (ja) | 保護機能付きスイッチング回路および保護回路 | |
| EP1137183B1 (en) | Gate driver for driving a switching element, and a power converter in which the gate driver and an output element are integrated in one-chip | |
| JP3721059B2 (ja) | ゲートドライバ | |
| JP2001275366A (ja) | ブートストラップキャパシタの充電方法 | |
| US6611111B2 (en) | Load drive circuit | |
| JP2730729B2 (ja) | スイッチング素子駆動装置 | |
| US6229339B1 (en) | Circuit for driving switching element | |
| JP2003338743A (ja) | パワーデバイスの駆動回路 | |
| JP3863337B2 (ja) | ゲートドライバ及び電力変換装置 | |
| JP3657486B2 (ja) | スイッチ素子駆動回路 | |
| JP2002528938A (ja) | 少なくとも１つのハイサイド半導体スイッチを有する電力出力段のための誤極性保護回路 | |
| JP2998220B2 (ja) | 過電流検出回路 | |
| JP2006034030A (ja) | ゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置 | |
| KR100238231B1 (ko) | 반도체장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |