JP2002034238A

JP2002034238A - 電力変換装置

Info

Publication number: JP2002034238A
Application number: JP2000213168A
Authority: JP
Inventors: Koichi Takene; 根浩一竹
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-07-13
Filing date: 2000-07-13
Publication date: 2002-01-31
Anticipated expiration: 2020-07-13
Also published as: JP4181292B2

Abstract

(57)【要約】【課題】無負荷状態又は低負荷状態における出力電圧
の異常な上昇を抑制すること。【解決手段】電圧制御器１０は、位相シフト器７を介
したスイッチング信号の制御によっては所望の出力電圧
Ｅｏを得られない場合に、パルス幅変調器１１に対して
パルス幅制御指令を出力し、スイッチングモードをソフ
トスイッチングからハードスイッチングに切り換えるよ
うにする。パルス幅変調器１１は、これに基づきスイッ
チング信号生成器８に対して指示するスイッチング素子
Ｓ1，Ｓ4及びスイッチング素子Ｓ2，Ｓ3のパルス幅を縮
小する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流電力を出力す
る１次側ユニットと、この１次側ユニットからの交流電
力を高周波トランスを介して入力し、これを直流電力に
変換する２次側ユニットとを備えた電力変換装置に関す
るものである。

【０００２】

【従来の技術】図１０は、例えば、電気車の補助機器
（エアコン、ファン、蛍光灯など）に対して電力を供給
する電力変換装置についての構成図である。この電力変
換装置は所謂「共振型電力変換装置」であり、効率的な
ソフトスイッチングが可能なものである。ここで、ソフ
トスイッチングとは、ＺＣＳ（Zero Current Switchin
g）あるいはＺＶＳ（Zero Voltage Switching）とも呼
ばれるものであり、電圧又は電流がゼロの状態でスイッ
チング素子に行うスイッチングのことをいう。これに対
し、ハードスイッチングとは、電圧又は電流がゼロであ
ると否とにかかわらず強制的に行うスイッチングのこと
をいう。

【０００３】１次側ユニット１は、直流電源４からの直
流電力を交流電力に変換し、これを高周波トランス３の
１次側に出力するようになっており、２次側ユニット２
は、高周波トランス３の２次側からの交流電力を直流電
力に変換し、これを負荷側（図示せず）に接続された出
力端子Ｔ1，Ｔ2に出力するようになっている。そして、
制御ユニット５は、２次側ユニット２の出力側からフィ
ードバックされる出力電流Ｉ0及び出力電圧Ｅｏに基づ
いて１次側ユニット１及び２次側ユニット２のスイッチ
ングを制御するようになっている。

【０００４】１次側ユニット１は、複数のスイッチング
素子Ｓ1〜Ｓ4により形成されるブリッジ回路を有してお
り、これらのスイッチング素子Ｓ1〜Ｓ4にはそれぞれ逆
電圧防止ダイオードＤ1〜Ｄ4及び共振コンデンサＣ1〜
Ｃ4が接続されている。そして、スイッチング素子Ｓ1，
Ｓ2の共通接続点が高周波トランス３の１次側の一端に
接続されており、スイッチング素子Ｓ3，Ｓ4の共通接続
点が高周波トランス３の１次側の他端に接続されてい
る。

【０００５】２次側ユニット２は、複数の整流ダイオー
ドＤ5〜Ｄ8及びスイッチング素子Ｓ5，Ｓ6により形成さ
れる整流回路を有しており、これらのスイッチング素子
Ｓ5，Ｓ6には逆電圧防止ダイオードＤ9，Ｄ10が接続さ
れている。整流ダイオードＤ5，Ｄ7のカソード側共通接
続点はリアクトルＬ1の一端側に接続され、リアクトル
Ｌ1の他端側は平滑コンデンサＣ5の一端側に接続されて
いる。そして、平滑コンデンサＣ5の他端側は整流ダイ
オードＤ6，Ｄ8のアノード側に接続されている。また、
整流ダイオードＤ5，Ｄ6の共通接続点が高周波トランス
３の２次側の一端に接続されており、スイッチング素子
Ｓ5，Ｓ6の共通接続点が高周波トランス３の２次側の他
端に接続されている。

【０００６】図１１は、図１０における制御ユニット５
の詳細な構成を示すブロック図である。この図に示すよ
うに、制御ユニット５は、基準パルス発生器６、位相シ
フト器７、スイッチング信号生成器８，９、及び電圧制
御器１０を有している。基準パルス発生器６はデューテ
ィ５０％の基準パルス信号を位相シフト器７及びスイッ
チング信号生成器８に出力するようになっている。

【０００７】スイッチング信号生成器８は、基準パルス
発生器６から直接入力した基準パルスに基づきスイッチ
ング信号を生成し、これを１次側ユニット１に出力して
スイッチング素子Ｓ1〜Ｓ4のオンオフ制御を行うように
なっている。一方、電圧制御器１０は、出力電圧指令Ｅ
*とフィードバックされた出力電圧Ｅｏ及び出力電流Ｉ0
とに基づいて位相シフト量を演算し、これを位相シフト
器７に出力するようになっている。位相シフト器７は、
この位相シフト量だけ基準パルス発生器６からの基準パ
ルスの位相をシフトさせ、このシフトさせたパルスをス
イッチング信号生成器９に出力するようになっている。
そして、スイッチング信号生成器９は、このシフトされ
た基準パルスに基づきスイッチング信号を生成し、これ
を２次側ユニット２に出力してスイッチング素子Ｓ5，
Ｓ6のオンオフ制御を行うようになっている。出力電圧
Ｅｏは、スイッチング素子Ｓ1，Ｓ4に対するスイッチン
グ信号とスイッチング素子Ｓ6に対するスイッチング信
号との間の位相シフト量の調整、及びスイッチング素子
Ｓ2，Ｓ3に対するスイッチング信号とスイッチング素子
Ｓ5に対するスイッチング信号との間の位相シフト量の
調整により制御されるようになっている。

【０００８】図１２は、スイッチング素子Ｓ1，Ｓ4に対
するスイッチング信号、スイッチング素子Ｓ5に対する
スイッチング信号、スイッチング素子Ｓ2，Ｓ3に対する
スイッチング信号、スイッチング素子Ｓ6に対するスイ
ッチング信号をそれぞれ示した波形図である。出力電圧
Ｅｏは、スイッチング素子Ｓ1，Ｓ4のスイッチング信号
とスイッチング素子Ｓ5のスイッチング信号との間、及
びスイッチング素子Ｓ2，Ｓ3のスイッチング信号とスイ
ッチング素子Ｓ6のスイッチング信号との間の位相シフ
ト量ｔｓを調整することにより行われる。つまり、位相
シフト量ｔｓをゼロに近づけていくと同時オン期間ｔo
は最大に近づいていくため、出力電圧Ｅｏは上昇する。
一方、位相シフト量を１８０度に近づけていくと同時オ
ン期間はゼロに近づいていくため、出力電圧Ｅｏは低下
する。なお、スイッチング素子Ｓ1，Ｓ4のスイッチング
信号とスイッチング素子Ｓ2，Ｓ3のスイッチング信号と
の間にはデッドタイムｔｄが設けられており、これらの
素子が短絡事故により損傷することが防止されている。

【０００９】次に、図１０の動作につき説明する。制御
ユニット５からのスイッチング信号により１次側ユニッ
ト１のスイッチング素子Ｓ1，Ｓ4がオンになると、直流
電源４のプラス側端子、スイッチング素子Ｓ1、高周波
トランス３の１次側コイル、スイッチング素子Ｓ4、直
流電源４のマイナス側端子、の経路を経由して電流が流
れる。そして、位相シフト量ｔｓだけおくれたタイミン
グでスイッチング素子Ｓ5がオンとなり、出力端子Ｔ2、
整流ダイオードＤ6、高周波トランス３の２次側コイ
ル、スイッチング素子Ｓ5、整流ダイオードＤ7、リアク
トルＬ1、出力端子Ｔ1の経路を経由して負荷側電流が流
れる。

【００１０】次いで、スイッチング素子Ｓ1，Ｓ4がオフ
になりデッドタイムｔｄが経過した後、スイッチング素
子Ｓ2，Ｓ3がオンになり、直流電源４のプラス側端子、
スイッチング素子Ｓ3、高周波トランス３の１次側コイ
ル、スイッチング素子Ｓ2、直流電源４のマイナス側端
子、の経路を経由して電流が流れる。そして、位相シフ
ト量ｔｓだけおくれたタイミングでスイッチング素子Ｓ
6がオンとなり、出力端子Ｔ2、整流ダイオードＤ8、ス
イッチング素子Ｓ6、高周波トランス３の２次側コイ
ル、整流ダイオードＤ5、リアクトルＬ1、出力端子Ｔ1
の経路を経由して負荷側電流が流れる。

【００１１】

【発明が解決しようとする課題】上記のように、図１０
及び図１１に示された従来装置は、１次側ユニット１及
び２次側ユニット２間の位相シフト量ｔｓを負荷状態に
応じて調整することにより出力電圧Ｅｏを制御するもの
である。したがって、位相シフト量ｔｓを最大の１８０
度にして同時オン期間ｔoをゼロにすれば、理論的には
出力電圧Ｅｏはゼロとなるはずである。

【００１２】しかし、１次側ユニット１内のスイッチン
グ素子Ｓ1〜Ｓ4、及び２次側ユニット２内のスイッチン
グ素子Ｓ5，Ｓ6は、常時オンオフの高速スイッチングを
繰り返しており、また、２次側ユニット２内のスイッチ
ング素子Ｓ5，Ｓ6、整流ダイオードＤ5，Ｄ8、及び配線
材等には浮遊容量が存在しているため、実際には漏れ電
流が発生している。そして、無負荷状態又は低負荷状態
においては、負荷インピダンスが非常に高くなるため、
僅かな漏れ電流によってもかなりの電圧降下を生じ、出
力電圧Ｅｏが異常に上昇することになるが、上記の位相
シフト量ｔｓの調整によってはこの出力電圧Ｅｏの異常
な上昇を抑制することができなかった。

【００１３】また、２次側ユニット２内のスイッチング
素子Ｓ5，Ｓ6に短絡事故が生じた場合、位相シフト量ｔ
ｓに関係なく同時オン期間ｔoが常に最大となってしま
うため、負荷状態に応じた出力電圧Ｅｏの制御が不可能
となり、運転を継続することができなくなっていた。つ
まり、位相シフト量ｔｓの調整のみにより出力電圧Ｅｏ
の制御を行っていた従来装置は、スイッチング素子Ｓ
5，Ｓ6に短絡事故が生じた場合には運転を停止せざるを
得ないものであった。

【００１４】更に、従来装置は、デッドタイムｔｄに起
因する整流ダイオードＤ5，Ｄ6の電流リカバリ特性によ
りサージ電圧を発生してしまうという問題を有してい
た。すなわち、スイッチング素子Ｓ1，Ｓ4のオン期間と
スイッチング素子Ｓ2，Ｓ3のオン期間との間に設けられ
ているデッドタイムｔｄに入ると、高周波トランス３の
２次側に流れる電流は次第に低下しやがてゼロとなる。
この時２次側ユニット２の出力電流は、出力端子Ｔ2、
整流ダイオードＤ6，Ｄ5、リアクトルＬ1、出力端子Ｔ
1、及び負荷により形成されるループ経路を環流してい
る。この後、デッドタイムｔｄが終わり、スイッチング
素子Ｓ1，Ｓ4又はスイッチング素子Ｓ2，Ｓ3のいずれか
がオンとなる時点では、整流ダイオードＤ5，Ｄ6はオフ
となるが、このオフ時に上記の電流リカバリ特性が働き
サージ電圧が発生することになる。

【００１５】本発明は、上記事情に鑑みてなされたもの
であり、第１の目的として、無負荷状態又は低負荷状態
における出力電圧の異常な上昇を抑制し、第２の目的と
して、２次側ユニット内のスイッチング素子に短絡事故
が生じた場合にも運転を継続できるようにし、第３の目
的として、デッドタイムに起因する２次側ユニット２内
の整流ダイオードのサージ電圧の発生を抑制しようとす
るものである。

【００１６】

【課題を解決するための手段】上記課題を解決するため
の手段として、請求項１記載の発明は、複数のスイッチ
ング素子から成るブリッジ回路を有し、高周波トランス
の１次側に交流電力を出力する１次側ユニットと、複数
のスイッチング素子及び整流ダイオードから成る整流回
路を有し、前記高周波トランスの２次側からの交流電力
の入力に基づき直流電力を出力する２次側ユニットと、
前記１次側ユニットのスイッチング素子と前記２次側ユ
ニットのスイッチング素子との間の制御パルス信号の位
相差を制御することにより、前記２次側ユニットから出
力される直流電圧を制御する制御ユニットと、を備えた
電力変換装置において、前記制御ユニットは、前記１次
側ユニットのスイッチング素子に対する制御信号のパル
ス幅を変化させるパルス幅変調器を有しており、前記位
相差の制御によっては所望の２次側ユニット出力電圧を
得られない場合に、このパルス幅変調器によるパルス幅
変調を行うものである、ことを特徴とする。

【００１７】この構成によれば、１次側の入力自体が強
制的に制限される状態となるので、上記位相差の制御に
よってはもはや所望の２次側出力電圧を得られない場合
でも得られることができるようになる。

【００１８】請求項２記載のｌ発明は、請求項１記載の
発明において、前記１次側ユニットの各スイッチング素
子は、前記２次側ユニットのいずれかのスイッチング素
子の短絡故障時に前記パルス幅変調が行われる場合のサ
ージ電圧を抑制するサージ電圧抑制回路が接続されたも
のである、ことを特徴とする。

【００１９】請求項１記載の発明によるパルス幅変調に
よれば２次側スイッチング素子の短絡故障時にも２次側
出力電圧を可変することができるが、このパルス幅変調
によるスイッチングはハードスイッチングであるため、
サージ電圧が発生してしまう。上記の構成によれば、サ
ージ電圧抑制回路が接続されているので、このサージ電
圧を抑制することができ、１次側スイッチング素子の損
傷を防止することができる。

【００２０】請求項３記載の発明は、請求項１又は２記
載の発明において、前記制御ユニットは、前記１次側ユ
ニットのスイッチング素子のデッドタイム期間内に、前
記２次側ユニットの複数のスイッチング素子が同時にオ
ン状態となる期間が形成されるように、この２次側ユニ
ットの複数のスイッチング素子に対する制御信号のパル
ス幅を拡張するパルス幅拡張手段を有しており、デッド
タイム期間内に前記整流ダイオードを流れる負荷側循環
電流の一部を、この同時にオン状態となった複数のスイ
ッチング素子により形成される経路に分岐させ、これに
よりデッドタイム期間終了時点での前記整流ダイオード
のサージ電圧を低減させるものである、ことを特徴とす
る。

【００２１】この構成によれば、従来は整流ダイオード
のみに流れていた負荷側循環電流について、その一部を
２次側スイッチング素子に分岐させることができ、デッ
ドタイム期間に整流ダイオードに流れる電流レベルを減
少させることができる。したがって、デッドタイム期間
終了時点でのサージ電圧を低減させることができる。

【００２２】

【発明の実施の形態】以下、本発明の実施形態を図に基
づき説明する。但し、図１０乃至図１２において既述し
た構成要素と同様のものには同一符号を付して重複した
説明を省略する。図１は第１の発明の実施形態の要部で
ある制御ユニット５Ａの構成を示すブロック図である。
図１の制御ユニット５Ａが図７の制御ユニット５と異な
っている点は、パルス幅変調器１１を有している点であ
る。

【００２３】次に、図１の動作につき説明する。制御ユ
ニット５Ａは、図７の制御ユニット５と同様に、通常は
フィードバックされた出力電圧Ｅｏ、出力電流Ｉ0、及
び出力電圧指令Ｅ*に基づいて位相シフト量を演算し、
これを位相シフト器７に出力する。そして、この位相シ
フト量の調整によって出力電圧Ｅｏが制御される。しか
し、無負荷状態又は低負荷状態においては、既述した浮
遊容量のために出力電圧Ｅｏが異常に上昇し、この位相
シフト量の調整のみによっては最早出力電圧Ｅｏを元の
レベルにまで低下させることができなくなる。

【００２４】このような場合に、電圧制御器１０はパル
ス幅変調器１１に対してパルス幅制御指令を出力し、ス
イッチングモードをソフトスイッチングからハードスイ
ッチングに切り換えるようにする。パルス幅変調器１１
は、これに基づきスイッチング信号生成器８に対して指
示するスイッチング素子Ｓ1，Ｓ4及びスイッチング素子
Ｓ2，Ｓ3のパルス幅を小さなものとする。このパルス幅
の縮小によって、無負荷状態又は低負荷状態における出
力電圧Ｅｏの異常な上昇を充分に抑制することができる
ようになる。

【００２５】図２は、上記のようなパルス幅変調を行っ
た場合の、スイッチング素子Ｓ1，Ｓ4に対するスイッチ
ング信号、スイッチング素子Ｓ5に対するスイッチング
信号、スイッチング素子Ｓ2，Ｓ3に対するスイッチング
信号、スイッチング素子Ｓ6に対するスイッチング信号
をそれぞれ示した波形図である。この図に示したよう
に、スイッチング素子Ｓ1〜Ｓ4に対するスイッチング信
号のパルス幅ｔｗは、図１２に示したものよりも小さく
なっているために、出力電圧Ｅｏを充分に低下させるこ
とが可能になっている。

【００２６】なお、図２においては、図示の都合上パル
ス幅ｔｗがある程度の幅を有するものとなっているが、
実際にはこのパルス幅ｔｗは非常に短くゼロに近いもの
である。つまり、本発明では、無負荷状態又は低負荷状
態において、位相シフト量の調整によっては最早浮遊容
量に起因する出力電圧Ｅｏを低減できない場合には、１
次側ユニット１から２次側ユニット２への出力を実質的
に遮断することによって、強制的に出力電圧Ｅｏを低減
させようとするものである。

【００２７】次に、第２の発明の実施形態につき説明す
る。図３は、この実施形態の要部構成である１次側ユニ
ット１Ａ内の構成を示すブロック図である。この１次側
ユニット１Ａが図６の１次側ユニット１と異なっている
点は、スイッチング素子Ｓ1〜Ｓ4のそれぞれに対してサ
ージ電圧抑制回路としてのスナバ回路１２が付加されて
いる点である。このようなスナバ回路１２を付加するこ
とにより、２次側ユニット２内のスイッチング素子Ｓ
5，Ｓ6の双方又は一方が短絡故障した場合にも、直ちに
運転を停止することなく、１次側ユニット１側に対する
制御のみによって運転を継続することが可能になる。

【００２８】例えば、スイッチング素子Ｓ5，Ｓ6の双方
が短絡故障した場合、図２（又は図１２）に示したスイ
ッチング素子Ｓ5，Ｓ6のパルス波形は常時オン状態の波
形となってしまい、前述した位相シフト量の調整によっ
ては、負荷状態とは関係なく出力電圧Ｅｏを制御するこ
とができなくなる。したがって、この場合もパルス幅変
調器１１によりスイッチング素子Ｓ1〜Ｓ4のスイッチン
グ信号についてのパルス幅制御を行うことになるが、こ
のパルス幅変調器１１によるパルス幅制御はハードスイ
ッチングとなるため、スイッチング素子Ｓ1〜Ｓ4のオフ
時にはサージ電圧が発生が発生しようとする。しかし、
図３の構成によれば、このサージ電圧をスナバ回路１２
が抑制することができるので、１次側ユニット内のスイ
ッチング素子Ｓ1〜Ｓ4のパルス幅制御により、そのまま
運転を継続することが可能になる。

【００２９】図４は第３の発明の実施形態の要部である
制御ユニット５Ｂの構成を示すブロック図である。図４
の制御ユニット５Ｂが図７の制御ユニット５と異なって
いる点は、パルス幅拡張手段としてのスイッチング信号
合成器１３がスイッチング信号生成器９の出力側に設け
られている点である。なお、この図４の構成ではパルス
幅変調器１１が図示されていないが、この第３の発明は
もちろんパルス幅変調器１１を有する場合及び有しない
場合の双方に適用可能なものである。

【００３０】スイッチング信号合成器１３は、スイッチ
ング信号生成器８，９からのスイッチング信号を入力
し、これらのスイッチング信号のパルス幅を加えたもの
を２次側ユニット２のスイッチング素子Ｓ5，Ｓ6に対す
るスイッチング信号として出力するようになっている。

【００３１】図５は、図４の構成におけるスイッチング
素子Ｓ1，Ｓ4に対するスイッチング信号、スイッチング
素子Ｓ5に対するスイッチング信号、スイッチング素子
Ｓ2，Ｓ3に対するスイッチング信号、スイッチング素子
Ｓ6に対するスイッチング信号をそれぞれ示した波形図
である。スイッチング素子Ｓ5（Ｓ6）に対するスイッチ
ング信号について図５と図１２とを対比してみれば明ら
かなように、パルス立ち上がり位置は両者共に変わらな
いが、パルス立ち下がり位置は、スイッチング素子Ｓ
1，Ｓ4（Ｓ2，Ｓ3）に対するスイッチング信号のパルス
立ち上がり位置のほぼ直前となっている。つまり、図５
におけるスイッチング素子Ｓ5（Ｓ6）に対するスイッチ
ング信号のパルス幅は、スイッチング信号合成器１３に
よって、図１２におけるスイッチング素子Ｓ5（Ｓ6）に
対するスイッチング信号のパルス幅よりも拡張されたも
のとなっている。

【００３２】次に、上記のように拡張されたパルス幅を
有するスイッチング素子Ｓ5，Ｓ6に対するスイッチング
信号の作用を、１次側及び２次側の電流経路を簡略的に
示した図６乃至図９の説明図を参照しつつ説明する。

【００３３】図５に示した時刻ｔ1は、１次側のＳ1，Ｓ
4のパルスと２次側のＳ5のパルスとが共にオン状態とな
っている時点であるが、この時刻ｔ1における１次側ユ
ニット１及び２次側ユニット２の電流経路は図６の点線
で示すようになっている。すなわち、１次側ユニット１
では、直流電源４のプラス側端子からの電流はスイッチ
ング素子Ｓ1、高周波トランス３の１次側コイル、スイ
ッチング素子Ｓ4を通って直流電源４のマイナス側端子
に流れる。一方、２次側ユニット２では、負荷電流が、
出力端子Ｔ2、整流ダイオードＤ6、高周波トランス３の
２次側コイル、スイッチング素子Ｓ5、整流ダイオード
Ｄ7、リアクトルＬ1、出力端子Ｔ1で示す経路に流れ
る。このとき、この負荷電流によって平滑コンデンサＣ
5が充電されている。

【００３４】次いで、デッドタイムｔｄの期間に入り、
時刻ｔ2に至ると、電流経路は図７に示すようになる。
すなわち、スイッチング素子Ｓ1〜Ｓ4の全てがオフとな
るため１次側では電流が流れず、２次側においてのみリ
アクトルＬ1の作用により出力電流が環流する。この場
合の環流経路は、従来と同様の経路すなわち出力端子Ｔ
2、整流ダイオードＤ6，Ｄ5、リアクトルＬ1、出力端子
Ｔ1により形成される経路を含んでおり、更に、整流ダ
イオードＤ8、スイッチング素子Ｓ6，Ｓ5、整流ダイオ
ードＤ7により形成される新たな経路をも含んでいる。
つまり、スイッチング信号合成器１３によりＳ5，Ｓ6の
パルス幅が拡張されこれらＳ5，Ｓ6が共にオンとなるた
めに、従来は整流ダイオードＤ6，Ｄ5のみを流れていた
負荷側循環電流の一部がスイッチング素子Ｓ6，Ｓ5の経
路に分岐されるようになる。そのため、整流ダイオード
Ｄ6，Ｄ5を流れる負荷側循環電流は従来に比べて大きく
低減されることになる。そして、この時点では平滑コン
デンサＣ5の充電は終了し、放電が開始されようとして
いる。

【００３５】図８は、時刻ｔ2と同じくデッドタイムｔ
ｄの期間内であり、ｔ2よりもやや遅れた時刻ｔ3での電
流経路を示すものである。この時点では、図７の場合と
同様の経路に負荷側循環電流が流れているが、平滑コン
デンサＣ5の放電が行われているので、ダイオードＤ6，
Ｄ5及びスイッチング素子Ｓ6，Ｓ5を流れる負荷側循環
電流はこの放電により収束方向へ向かい、最終的にはゼ
ロとなる。

【００３６】図９は、デッドタイムｔｄの期間を通過し
た直後の時刻ｔ4での電流経路を示すものである。この
時点では、１次側のＳ3，Ｓ2のパルスがオンになってい
るが、２次側のＳ6のパルスは未だオンになっていな
い。したがって、１次側ユニット１では、直流電源４の
プラス側端子からの電流はスイッチング素子Ｓ3、高周
波トランス３の１次側コイル、スイッチング素子Ｓ2を
通って直流電源４のマイナス側端子に流れる。一方、２
次側ユニット２では、平滑コンデンサＣ5の放電電流が
出力端子Ｔ1，Ｔ2を介して負荷側に流れている。

【００３７】整流ダイオードＤ5，Ｄ6のサージ電圧は、
時刻ｔ3と時刻ｔ4との間、つまり図８の状態から図９の
状態に切り換わる時点に発生するが、既述したように、
負荷側循環電流は整流ダイオードＤ6，Ｄ5の経路とスイ
ッチング素子Ｓ6，Ｓ5の経路とに分岐されている。した
がって、整流ダイオードＤ6，Ｄ5を流れる電流は従来に
比べて大きく低減しており、そのサージ電圧も大きく低
減されることになる。

【００３８】

【発明の効果】以上のように、第１の発明によれば、１
次側スイッチング素子と２次側スイッチング素子との間
の制御パルス信号の位相差制御によっては所望の出力電
圧を得られない場合にパルス幅変調を行う構成としてい
るので、無負荷状態又は低負荷状態における出力電圧の
異常な上昇を抑制することができる。

【００３９】また、第２の発明によれば、１次側の各ス
イッチング素子にサージ電圧抑制回路を接続した構成と
したので、２次側スイッチング素子に短絡事故が生じた
場合にもそのまま運転を継続することが可能になる。

【００４０】そして、第３の発明によれば、２次側スイ
ッチング素子に対する制御信号のパルス幅を拡張するこ
とにより、デッドタイム期間内に２次側整流ダイオード
に流れる負荷側循環電流の一部を２次側スイッチング素
子に分岐させる構成としているので、デッドタイム期間
終了時に発生する整流ダイオードのサージ電圧のレベル
を低減することができる。

【図面の簡単な説明】

【図１】第１の発明の実施形態の要部である制御ユニッ
ト５Ａの構成を示すブロック図。

【図２】第１の発明の実施形態におけるスイッチング素
子Ｓ1〜Ｓ6に対するスイッチング信号をそれぞれ示す波
形図。

【図３】第２の発明の実施形態の要部構成である１次側
ユニット１Ａ内の構成を示すブロック図。

【図４】第３の発明の実施形態の要部である制御ユニッ
ト５Ｂの構成を示すブロック図。

【図５】第３の発明の実施形態におけるスイッチング素
子Ｓ1〜Ｓ6に対するスイッチング信号をそれぞれ示す波
形図。

【図６】第３の発明の実施形態の動作についての説明
図。

【図７】第３の発明の実施形態の動作についての説明
図。

【図８】第３の発明の実施形態の動作についての説明
図。

【図９】第３の発明の実施形態の動作についての説明
図。

【図１０】従来装置の構成図。

【図１１】図１０における制御ユニット５の詳細な構成
を示すブロック図。

【図１２】図１０におけるスイッチング素子Ｓ1〜Ｓ6に
対するスイッチング信号をそれぞれ示す波形図。

【符号の説明】

１１次側ユニット２２次側ユニット３高周波トランス４直流電源５，５Ａ，５Ｂ制御ユニット６基準パルス発生器７位相シフト器８，９スイッチング信号生成器１０電圧制御器１１パルス幅変調器１２スナバ回路１３スイッチング信号合成器Ｓ1〜Ｓ4 １次側スイッチング素子Ｓ5，Ｓ6 ２次側スイッチング素子Ｄ1〜Ｄ4 １次側逆電圧防止ダイオードＤ5〜Ｄ8 整流ダイオードＤ9，Ｄ10 ２次側逆電圧防止ダイオードＣ1〜Ｃ4 共振コンデンサＣ5 平滑コンデンサＬ1 リアクトルＴ1，Ｔ2 出力端子

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5H006 AA03 CA07 CA12 CA13 CB02 CB08 CC02 DA04 DB02 DC02 DC05 FA01 5H730 AA20 AS01 BB27 BB57 DD01 DD32 DD41 EE04 EE08 EE16 EE39 EE59 FD01 FG05 FG25 XX12

Claims

【特許請求の範囲】

【請求項１】複数のスイッチング素子から成るブリッジ
回路を有し、高周波トランスの１次側に交流電力を出力
する１次側ユニットと、複数のスイッチング素子及び整流ダイオードから成る整
流回路を有し、前記高周波トランスの２次側からの交流
電力の入力に基づき直流電力を出力する２次側ユニット
と、前記１次側ユニットのスイッチング素子と前記２次側ユ
ニットのスイッチング素子との間の制御パルス信号の位
相差を制御することにより、前記２次側ユニットから出
力される直流電圧を制御する制御ユニットと、を備えた電力変換装置において、前記制御ユニットは、前記１次側ユニットのスイッチン
グ素子に対する制御信号のパルス幅を変化させるパルス
幅変調器を有しており、前記位相差の制御によっては所
望の２次側ユニット出力電圧を得られない場合に、この
パルス幅変調器によるパルス幅変調を行うものである、ことを特徴とする電力変換装置。
【請求項２】前記１次側ユニットの各スイッチング素子
は、前記２次側ユニットのいずれかのスイッチング素子
の短絡故障時に前記パルス幅変調が行われる場合のサー
ジ電圧を抑制するサージ電圧抑制回路が接続されたもの
である、ことを特徴とする請求項１記載の電力変換装置。
【請求項３】前記制御ユニットは、前記１次側ユニット
のスイッチング素子のデッドタイム期間内に、前記２次
側ユニットの複数のスイッチング素子が同時にオン状態
となる期間が形成されるように、この２次側ユニットの
複数のスイッチング素子に対する制御信号のパルス幅を
拡張するパルス幅拡張手段を有しており、デッドタイム期間内に前記整流ダイオードを流れる負荷
側循環電流の一部を、この同時にオン状態となった複数
のスイッチング素子により形成される経路に分岐させ、
これによりデッドタイム期間終了時点での前記整流ダイ
オードのサージ電圧を低減させるものである、ことを特徴とする請求項１又は２記載の電力変換装置。