WO2006098376A1

WO2006098376A1 - チョッパ回路

Info

Publication number: WO2006098376A1
Application number: PCT/JP2006/305150
Authority: WO
Inventors: Atsuo Kawamura; Yukinori Tsuruta; Yoshihiro Ito
Original assignee: National University Corporation Yokohama National University
Priority date: 2005-03-16
Filing date: 2006-03-15
Publication date: 2006-09-21
Also published as: JPWO2006098376A1; JP5023338B2

Abstract

　等価的に１つのリアクトルを構成する２分割した２つの主リアクトルと、一方の極を主リアクトルの直列接続体の一端に接続し、他方の極を直流電源の一方の電圧端子に直接に接続した主スイッチと、この主スイッチの両極間に接続した、スナバダイオードとスナバコンデンサの直列接続体と、このスナバダイオードとスナバコンデンサとの接続点と、２つの主リアクトルの直列接続体の接続点との間に接続した補助スイッチとを備え、スナバ補助ＺＶＺＣＴ（Snubber-Assisted Zero Voltage and Zero Current Transition chopper）チョッパ回路を構成する。上記構成によって、ソフトスイッチングのために備えていたリアクトルで発生していた熱損失を無くし、変換効率を向上させ、主スイッチのターンオンおよびターンオフ時における過電流過電圧を防ぎ、出力ダイオードの逆回復による過電圧を防ぐ。

Description

チヨッパ回路

技術分野

[0001] 本発明は、直流変換を行う電源を構成するチヨツバ回路に関する。

背景技術

[0002] 燃料電池自動車等の電気自動車駆動用では lOOkWの出力レンジで動作する高効率で大電力のチヨツバ回路が用いられる。従来、この電気自動車の分野では、ノ、一ドスイッチングによる変翻が使用されている。

[0003] 燃料電池自動車に限らず、半導体電力変換装置を用いる分野では低損失が求められるため、ソフトスィッチングによるチヨッパ回路が求められている。

[0004] 従来、大電力用チヨツバ回路としては、図 30に示すような Cブリッジチヨツバ回路が知られている。図示する Cブリッジチヨッパ回路は、 2つのスィッチと 1つのコンデンサを用いた構成であり、ロスレススナバ回路による大電流遮断が可能で、無損失である点で大電流用途に適している。

[0005] し力しながら、この Cブリッジチヨッパ回路は、主スィッチとダイオードが主回路に直列接続されているため、全体の電力損失が大きいという課題があり、また、主スィッチ Sと Sを同時ターンオンすると、出力ダイオード Dの逆回復時のリカノリ電流により発

1 2 3

生する過電圧と、スナバコンデンサの充電電圧が重畳することで、大きな過電圧が発生し、出力ダイオード Dが破損するおそれがあるという課題がある。

3

[0006] そこで、本出願の発明者らは、準共振形回生アクティブスナバ（Quasi-resonant Re generating Active Snubber: QRAS)方式のチヨッパ回路を提案している（例えば、非特許文献 1参照)。図 31はこの QRASチヨッパ回路の一構成例である。この QRA Sチヨッパ回路では、主スィッチ Sと補助スィッチ Sを備え、主スィッチ Sにリアタトル SL

1 2 1

を直列接続する構成によって、主スイッチング sに流れる電流を遅延させて、主スィ

1 1

ツチ Sのターンオン時に電流が零となるようにして!/、る（図 32)。

1

非特許文献 1 :電気学会産業応用部門大会講演論文集弦田，神頭、河村「高効率大電力チヨッパ回路 QRAS」 2004-6 発明の開示

発明が解決しょうとする課題

[0007] 上記した QRASチヨッパ回路では、主スィッチ Sにリアタトル SLを接続することでソ

1 1

フトスイッチングを実現している力リアタトル SLに電流が流れることによる内部抵抗

1

で発生する熱損失によって変換効率が低下するという問題がある。

[0008] また、 QRASチヨッパ回路の主スィッチ Sのターンオンおよびターンオフ時に、主ス

1

イッチ Sも過電流過電圧が発生するという問題がある。この主スィッチのターンオフ過

1

電圧は、スナバコンデンサのクランプ電圧が（図 32中の 49.960〜49.965secの間の電圧特性 (Vで示す)を参照）主スィッチ Sに過電圧として印加される。また主スィッチ S

1 1 のターンオン時に、出力ダイオード Dの逆回復により主スィッチ Sに過大な電流が流

5 1

れる（図 32中の 49.940secの電流特性 (Iで示す）を参照）。

[0009] また、出力ダイオード Dの逆回復によって、出力ダイオード Dに大きな逆スノイク電

5 5

圧が発生し（図 33中の 49.9400secの電圧特性 (Vで示す）を参照）、出力ダイオード自体が破損するおそれがあるという問題もある。なお、図 32, 33はシミュレーション結果であり、図 32中の 111は主スィッチ Sの電圧を示し、 211は主スィッチ Sの電流を

1 1 示し、図 33中の 113は出力ダイオード Dの電圧を示している。

5

[0010] そこで、本発明は前記した従来の問題点を解決し、従来ソフトスイッチングのために備えるリアタトルで発生していた熱損失を無くし、変換効率を向上させることを目的とする。

[0011] また、本発明は主スィッチのターンオン時における過電流過電圧を防ぐことを目的とする。

[0012] また、本発明は出力ダイオード Dの逆回復による過電圧を防ぐことを目的とする。

5

課題を解決するための手段

[0013] 本発明は、等価的に 1つのリアタトルを構成する 2分割した 2つの主リアタトルと、一方の極を主リアタトルの直列接続体の一端に接続し、他方の極を直流電源の一方の電圧端子に直接に接続した主スィッチと、この主スィッチの両極間に接続した、スナバダイオードとスナバコンデンサの直列接続体と、このスナバダイオードとスナバコンデンサとの接続点と、 2つの主リアタトルの直列接続体の接続点との間に接続した補助スィッチとを備え、スナバ補助 ZVZCT (Snubber- Assisted Zero Voltage and Zero Current Transition chopper)チヨッノ回路を構成す。

[0014] 主スィッチのターンオン時における電流を零とするために、従来はリアタトルを用いた構成とするのに対して、本発明は、補助スィッチを備えた構成とし、この補助スイツチをオンさせることによってスナバコンデンサの電圧を零電圧として、主スィッチのターンオン時の電圧を零電圧とし、また、補助スィッチを介してスナバコンデンサと主リァクトルとの回生共振を生成し、この零電圧となる時点で、主スィッチをオンさせることで、この回生共振による電流を主スィッチの主電流を打ち消す方向に通流させることで、ターンオン時の主スィッチの電流及び電圧を零とする。

[0015] これによつて、従来のチヨッパ回路のようにリアタトルを用いることなぐ主スィッチのターンオン時において零電圧で、かつ零電流でソフトスィッチングを行って、熱損失を無くしてチヨツバ回路の変換効率を向上させることができ、また、過電流過電圧を防ぐことができる。

[0016] また、補助スィッチにより、出力ダイオードに蓄積された電荷を直流電源に回生させることで、出力ダイオードの逆回復による過電圧を防ぐことができる。

[0017] 本発明は、降圧型、昇圧型、昇降圧型、 CUK型、 SEPIC型、 ZETA型等の各種チヨツバ回路に適用することができる。

[0018] 本発明を昇圧型チヨツバ回路に適用した場合の、より詳細な形態は、一端を直流電源の高電位側端子に接続した、等価的に 1つのリアタトルを構成する 2分割した 2つの主リアタトルの直列接続体と、一方の極を主リアタトルの直列接続体の他端に接続し、他方の極を直流電源の低電圧端子に直接に接続した主スィッチと、主スィッチの両極間に接続した、出力ダイオードと出力平滑コンデンサとの直列接続体と、主スィツチの両極間に接続した、スナバダイオードとスナバコンデンサの直列接続体と、スナパダイオードとスナバコンデンサとの接続点と、 2つの主リアタトルの直列接続体の接続点との間に接続した補助スィッチとを備える構成である。

[0019] 本発明の補助スィッチは、ターンオン時に、出力ダイオードに蓄積される電荷を、 2 つの主リアタトルの内の直流電源側の主リアタトルに対して、主リアタトルの主電流と逆方向に通流して、直流電源に回生する。これによつて、出力ダイオードの出力ダイオードの逆回復による過電圧を防ぐ他に、主リアタトルに通流させる方向を主リアタトルの主電流と逆方向とすることによって、主リアタトルで発生する熱損失を低減させることができる。

[0020] 本発明の主スィッチは、ターンオン時に、スナバコンデンサと直流電源側に接続した主リアタトルとの回生共振によって、スナバコンデンサに蓄積された電荷を、 2つの主リアタトルの内の直流電源側の主リアタトルに、主リアタトルの主電流と逆方向に通流して、直流電源に回生する。この主リアタトルに通流させる回生電流を主リアタトルの主電流と逆方向とすることによって、主リアタトルで発生する熱損失を低減させることがでさる。

[0021] 主スィッチのターンオン時において、零電流かつ零電圧によるソフトスイッチングを行わせるために、補助スィッチをオン動作させた後に主スィッチをオン動作させる。これによって、主スィッチを零電圧かつ零電流の状態力もオン動作させることができる。本発明のチヨッパ回路の他の一形態として、主リアタトルは、相互インダクタンスを持つ結合リアタトルにより一体に構成することができる。

[0022] 本発明のチヨッパ回路の他の一形態は、スナバコンデンサと出力コンデンサとの間に出力クランプダイオードを備える。この構成によって、ノ、一ドスイッチングとソフトスィツチングの両動作を併用させることができる。

[0023] 本発明のチヨツバ回路の他の一形態は、一端を直流電源の一方の端子に接続した主リアタトルと、一方の極を主リアタトルの他端に接続し、他方の極を直流電源の低電圧端子に直接に接続した主スィッチと、主スィッチの両極間に接続した、出力ダイォードと出力平滑コンデンサとの直列接続体と、主スィッチの両極間に接続したコンデンサ、コンデンサの高電位側と直流電源の高電位側端子との間に接続した回生リアタトルと補助スィッチとの直列接続体を備える構成とする。この形態によれば、スナバダイオードとスナバコンデンサを不要とすることができ、主スィッチの両極間に接続したコンデンサは小容量で済むため、電圧が残留するモードでも動作させることができる。

[0024] 本発明のチヨツバ回路の他の一形態は、一端を直流電源の一方の端子に接続した、等価的に 1つのリアタトルを構成する 2分割した 2つの主リアタトルの直列接続体と、一方の極を主リアタトルの直列接続体の他端に接続し、他方の極を直流電源の低電圧端子に直接に接続した主スィッチと、主スィッチの両極間に接続した、出力ダイォードと出力平滑コンデンサとの直列接続体と、主スィッチと主リアタトルの直列接続体の他端との接続点と、 2つの主リアタトルの直列接続体の接続点との間に直接に接続した補助スィッチとを備える構成とする。

[0025] また、本発明のチヨツバ回路の他の一形態は、一端を直流電源の一方の端子に接続した主リアタトルと、一方の極を前記主リアタトルの他端に接続し、他方の極を前記直流電源の低電圧端子に直接に接続した主スィッチと、主スィッチの両極間に接続した、出力ダイオードと出力平滑コンデンサとの直列接続体と、主スィッチと主リアタトルの直列接続体の他端との接続点と、直流電源の高電位側端子との間に接続した回生リアタトルと補助スィッチとの直列接続体を備える構成とする。

[0026] 上記 2つの形態は、主スィッチの浮遊容量を用いた構成であり 2つのスィッチと主リァクトルの 3要素のみでソフトスイッチングが可能とする。

[0027] 本発明のチヨツバ回路の他の一形態は、一端を直流電源の一方の端子に接続した、等価的に 1つのリアタトルを構成する 2分割した 2つの主リアタトルの直列接続体と、一方の極を前記主リアタトルの他端に接続し、他方の極を前記直流電源の低電圧端子に直接に接続した主スィッチと、主スィッチの両極間に接続した、出力ダイオードと出力平滑コンデンサとの直列接続体と、主スィッチの両極間を直接に接続するコンデンサ、コンデンサの高電位側と 2つの主リアタトルの直列接続体の接続点との間を直接に接続する補助スィッチとを備える構成とする。この形態によれば、スナバダイォードを削除することができる。

[0028] また、本発明のチヨツバ回路の他の一形態は、補助スィッチのゲート制御によって、主スィッチをハードスイッチングとソフトスイッチングを切り替えるものである。

[0029] 本発明のチヨツバ回路の他の一形態は、一端を直流電源の一方の端子に接続した、等価的に 1つのリアタトルを構成する 2分割した 2つの主リアタトルの直列接続体と、一方の極を前記主リアタトルの直列接続体の他端に接続し、他方の極を前記直流電源の低電圧端子に直接に接続した主スィッチと、主スィッチの両極間に、出力ダイォードと出力平滑コンデンサとの直列接続体と、主スィッチの両極間に接続したスナバコンデンサと、スナバコンデンサの高電位との接続点と、 2つの主リアタトルの直列接続体の接続点との間を直接に接続する補助スィッチとを備える構成とする。この形態によれば、スナバダイオードを削除することができる。

[0030] 本発明のチヨッパ回路の形態では、主リアタトルは、直流電源の高電位側又は低電位側に設けることができる。

[0031] また、本発明のチヨツバ回路の昇降圧型の形態では、一方の主スィッチの一方の極を直流電源の高電位側端子に接続し、他方の主スィッチの一方の極を直流電源の低電位側端子に接続し、両主スィッチの他方の極を接続してなる 2つの主スィッチの直列接続体と、各主スィッチの両極間に直流電源の高電位力も低電位に向力つて順方向に接続するスナバダイオードとスナバコンデンサの 2つの直列接続体と、一端を前記 2つの主スィッチの接続点に接続し、他端を直流電源の端子に接続した、等価的に 1つのリアタトルを構成する 2分割した 2つの主リアタトルの直列接続体と、スナバダイオードとスナバコンデンサとの 2つの接続点と、 2つの主リアタトルの直列接続体の接続点との間をそれぞれに接続した 2つの補助スィッチとを備える。

[0032] また、本発明のチヨッパ回路の他の形態では、主スィッチの両極間にスナバダイォ一ドとスナパコンデンサの直列接続体を接続し、主スィッチの一方の極を 2つの主リァクトルの直列接続体もしくは等価的に 2つのインダクタンスを直列接続した 1つの主リアタトルの一端およびダイオードの一方の極に接続し、主スィッチの他方の極を直流電源の一方の電圧端子に直接接続し、前記出力ダイオードの他方の極に負荷が接続された構成であって、前記スナバダイオードをスナバコンデンサとの接続点と前記主リアタトルの直列接続体の接続点もしくは 2つのインダクタンスの接続点との間に接続した補助スィッチとを備え、主スィッチのターンオン前に、補助スィッチを主リアクトルによりソフトスィッチングでターンオンさせ、蓄積電荷を消してソフトスイッチングで前記ダイオードの逆阻止特性を回復させた後の前記スナバコンデンサと主リアタトルの共振動作により主スィッチをソフトスイッチングでターンオンし、主スィッチは前記スナパコンデンサによりソフトスイッチングでターンオフさせ、補助スィッチは零電流でソフトスィッチングでターンオフさせる構成とする。

発明の効果 [0033] 以上説明したように、本発明によれば、補助スィッチをオンさせることによって、スナバコンデンサの電圧を零電圧として主スィッチのターンオン時の電圧を零電圧とし、また、この零電圧となる時点で、補助スィッチをオンさせることで、補助スィッチを介してスナバコンデンサと主リアタトルとの回生共振を生成させ、この回生共振による電流を主スィッチの主電流を打ち消す方向に通流させることで、主スィッチを零電圧、零電流の状態でターンオンさせることができる。

[0034] これによつて、従来のチヨッパ回路のようにリアタトルを用いることなぐ主スィッチのターンオン時において零電圧で、かつ零電流でソフトスィッチングを行って、熱損失を無くしてチヨツバ回路の変換効率を向上させることができ、また、過電流過電圧を防ぐことができる。

[0035] また、本発明によれば、補助スィッチにより、出力ダイオードに蓄積された電荷を直流電源に回生させることで、出力ダイオードの逆回復による過電圧を防ぐことができる図面の簡単な説明

[0036] [図 1]本発明のチヨツバ回路の昇圧型の構成例を説明するための回路図である。

[図 2]本発明のチヨツバ回路における出力ダイオード Dの蓄積電荷の消滅を説明する

5

ための図である。

[図 3]本発明のチヨツバ回路におけるソフトスイッチング動作を説明するための図である。

[図 4]本発明のチヨッパ回路の主スィッチの電圧電流を示す図である。

[図 5]本発明のチヨツバ回路の補助スィッチの電圧電流を示す図である。

[図 6]本発明のチヨツバ回路の出力ダイオードの電圧電流を示す図である。

[図 7]本発明のチヨツバ回路の動作例を説明するための動作図である。

[図 8]本発明のチヨツバ回路の動作例を説明するための各部の基本動作波形図である。

[図 9]本発明の第 2の形態例を説明するための回路図である。

[図 10]本発明の第 3の形態例を説明するための回路図である。

[図 11]本発明の第 4の形態例を説明するための回路図である。圆 12]本発明の第 5の形態例を説明するための回路図である。

圆 13]本発明の結合リアタトルを用いた形態での主スィッチの電圧電流特性を示す図である。

圆 14]本発明の結合リアタトルを用いた形態での補助スィッチの電圧電流特性を示す図である。

圆 15]本発明の結合リアタトルを用いた形態での出力ダイオードの電圧電流特性を示す図である。

圆 16]本発明の結合リアタトルを用いた形態での全体波形を示す図である。

圆 17]本発明の第 6の形態例を説明するための回路図である。

圆 18]本発明の第 6の形態例のハードスイッチング動作波形を示す図である。

圆 19]本発明の第 6の形態例のソフトスイッチング動作波形を示す図である。

圆 20]本発明のチヨツバ回路を各タイプに適用した回路例を示す図である。

圆 21]本発明のチヨツバ回路を昇降圧型に適用した回路例を示す図である。

圆 22]本発明の第 7の形態例を説明するための回路図である。

圆 23]本発明の第 8の形態例を説明するための回路図である。

圆 24]本発明の第 9の形態例を説明するための回路図である。

圆 25]本発明の第 10の形態例を説明するための回路図である。

圆 26]本発明の第 11の形態例を説明するための回路図である。

圆 27]本発明の第 12の形態例を説明するための回路図である。

圆 28]本発明の第 13の形態例を説明するための回路図である。

圆 29]本発明の第 14の形態例を説明するための回路図である。

圆 30]従来の Cブリッジチヨツバ回路を説明するための回路図である。

[図 31]QRASチヨツバ回路を説明するための回路図である。

[図 32]QRASチヨッパ回路の主スィッチの電圧電流を説明するための回路図である。

[図 33]QRASチヨッパ回路の出力ダイオードの電圧を説明するための回路図である。符号の説明

E…直流電源

1

S…主スィッチ s…補助スィッチ

2

c…スナノコンデンサ

1

D…スナバダイオード

1

L， L…主リアク卜ル

1 2

D…出力ダイオード

5

C…平滑出力コンデンサ

101· '·電圧 (主スィッチ S )

1

102· '·電圧 (補助スィッチ S )

2

103· '·電圧（出力ダイオード D )

5

201· '·電流（主スィッチ S )

1

202· '·電流 (補助スィッチ S )

2

203· '·電流（出力ダイオード D )

5

111· '·電圧 (主スィッチ S )

1

211· '·電流（主スィッチ S )

1

213· '·電圧（出力ダイオード D )

5

発明を実施するための最良の形態

[0038] 以下、本発明の実施の形態について、図を参照しながら詳細に説明する。

[0039] 以下本発明のチヨツバ回路の昇圧型の構成例について、昇圧型チヨツバ回路を例として図 1〜図 20を用いて説明する。

[0040] 図 1は本発明のスナバ補助 ZVZCT (Snubber- Assisted Zero Voltage and Zero Cur rent Transition chopper)チヨッパ回路の昇圧型の構成例を説明するための回路図である。図 1の構成例では、主スィッチ Sと補助スィッチ Sと、主リアタトル L ,Lと、スナバ

1 2 1 2 ダイオード及びスナバコンデンサ Cと、出力ダイオード D及び出力平滑コンデンサ

1 1 3

Cとを備える。

0

[0041] 主リアタトル L , Lは 2分割したリアタトルを直列接続したものである力等価的に 1

1 2

つのリアタトルを構成し、一端を直流電源 Eの高電位側端子に接続している。主スィ

1

ツチ Sは、一方の極を主リアタトル L , Lの直列接続体の他端に接続し、他方の極を

1 1 2

直流電源 Eの低電圧端子に直接に接続する。主スィッチ Sの両極間は、出力ダイォード Dと出力平滑コンデンサ Cとの直列接続体を並列に接続し、出力平滑コンデン

5 0

サ Cには負荷が並列に接続される。また、主スィッチ Sの両極間にはスナバダイォー

0 1

ド Dとスナバコンデンサ Cの直列接続体を接続している。補助スィッチ Sは、スナバダ

1 1 2 ィオード Dとスナバコンデンサ Cとの接続点と、 2つの主リアタトル Lとしの直列接続

1 1 1 2

体の接続点との間に接続する。

[0042] なお、このチヨッパ回路の構成において、前記した QRASチヨッパ回路とは、ダイォード D ,Dを削除した点、補助スィッチ Sは逆阻止型の IGBTである点、リアタトル SLを

3 4 2 1 削除した点、主スィッチのターンオン時において零電流のみではなぐ零電流でかつ零電圧によりスイッチングを行う点で相違している。補助スィッチ Sとして逆阻止型の I

2

GBTを用いることで、従来必要であった回生ダイオード Dを削除することができる。

3

[0043] また、このチヨッパ回路の補助スィッチ Sは、ターンオフ動作が零電流スイッチングと

2

なるため、スイッチング手段 Sと補助スィッチ Sの共通スナバ保護機能を持たせるた

1 2

めのダイオード Dを削除することができる。

4

[0044] 本発明のチヨッパ回路は、補助スィッチを介して主リアタトルの一部に出力ダイォードの蓄積電荷を通流させることで消滅させ、これにより逆回復電流を抑制することができる。

[0045] 図 2は、図 1のチヨツバ回路における出力ダイオード Dの蓄積電荷の消滅を説明す

5

るための図である。図 2において、補助スィッチ Sのターンオン時において、出力ダイ

2

オード Dに蓄積していた電荷による電流 Iは、主リアタトル Lを主リアタトルの主電流

5 R 2

の方向とは逆方向に流れる。したがって、電流 Iは主リアタトル Lの通電電流を減少

R 2

させることになる。そのため、この主リアタトル Lで発生する有効電力分 A PR=I ²-R

2 R 2 は、主リアタトル Lの抵抗分 Rによる損失分を減少させるものとして働く。なお、主スィ

2 2

ツチ Sをオンとする前に補助スィッチ Sをオンとすることで、出力ダイオード Dに蓄積さ

1 2 5 れた電荷を入力側に回生する。

[0046] したがって、本発明のチヨツバ回路によれば、出力ダイオード Dの蓄積電荷が消滅

5

する際の電流 Iは主リアタトルの損失を減らす方向となり、チヨツバ回路の効率を高め

R

る方向に作用する。

[0047] 従来の QRASチヨッパ回路では、リアタトル Lが大きいため、出力ダイオード Dの蓄積電荷を消滅することができず、出力ダイオードのターンオフ時に、蓄積電荷による大きな逆回復サージ電圧が発生する。一方、本発明のチヨツバ回路では、効率を高める方向に作用する蓄積電荷消滅電流が流れるため逆回復電流抑制回路とし、出力ダイオードによる大きな逆回復サージ電圧は発生しない。

[0048] また、本発明のチヨツバ回路は、回生共振現象を利用することで零電圧零電流の状態を作り出してターンオンさせることでスイッチング損失を低減することができる。

[0049] 図 3は、図 1のチヨッパ回路におけるソフトスイッチング動作を説明するための図である。従来の QRASチヨッパ回路では、主スィッチ Sのターンオン時に電流がゆっくり立

1

ち上がるように、リアタトル SLを用いている。これに対して、本発明のチヨッパ回路は、

1

補助スィッチ Sによって回生ノスを形成することによって、このリアタトル SLを削除し

2 1 ている。この回生パスは、スナバコンデンサ Cの回生共振現象を利用するものであり

1

、これによつて主スィッチ Sに零電圧零電流の状態を作り出す。

1

[0050] これによつて、従来ターンオン時に発生していた電源電圧を大幅に越えるスナバコンデンサのクランプ電圧を電源電圧までの低、電圧に抑制することができる。そのため、スナバコンデンサの容量を主スィッチのターンオン時間に合わせて小さく選択することができ、スナバ回生電力自体を小さくすることができ、チヨツバ回路全体の効率を向上させることができる。

[0051] 本発明のチヨッパ回路では、主スィッチ Sのターンオフをソフトスイッチング化するた

1

めにスナバコンデンサ Cを設けている力このスナバコンデンサ Cに蓄積されたエネ

1 1

ルギーを主スィッチ Sのターンオン時に、補助スィッチ S及び入力側を通って、主スィ

1 2

ツチ Sに接続される逆並列ダイオードに流れることで主スィッチ Sに流れ込む電流を

1 1

零とし、さらにスナバコンデンサ Cの放電によって主スィッチ Sの両端にカゝかる電圧を

1 1

零とする。

[0052] また、本発明のチヨッパ回路では、回生電流 Isは、主リアタトル Lの通電電流を減少

2

させる方向で回生するため、回生作用時に発生する有効電力分 A Ps=Is²'Rは、主

2 リアタトル Lの損失を減らす方向になり、チヨツバ回路の効率を高める方向に作用す

2

る。なお、 Rは主リアタトル Lの内部抵抗である。

2 2

[0053] 上記したように、本発明のチヨツバ回路は、出力ダイオードの蓄積電荷を消滅させる逆回復電流抑制回路として作用する他、回生共振を用いて回生リアタトルを不要とするソフトスイッチングとして作用する。

[0054] また、本発明のチヨツバ回路は、主リアタトルを分割した構成とすることで、回生リアタトルを不要とする他、出力ダイオードやスナバコンデンサの蓄積されるエネルギーを直接に電源側に回生するのではなぐ主リアタトルの主電流を打ち消す方向で流すことで、主リアタトルでの電力損失を低減させることができる。

[0055] 本発明のチヨッパ回路は、スナバコンデンサのエネルギーを、補助的な回生コンデンサを用いることなぐ直接に主リアタトル移行させることができる。例えば、配線のリァクトルの影響でスナバコンデンサの充電電圧が出力電圧よりも高く充電された場合でも、入力電源方向へは主リアタトル Lに回生エネルギーを移行し、また、出力方向

2

への回生エネルギーは、主リアタトル Lにそれぞれ移行させて回生させることができる

1

。そのため、主リアタトルと別にリアタトルを用いて主回路以外の補助回路ノスを介して回生する方式よりも高い効率とすることができる。

[0056] なお、図 4は主スィッチ Sの電圧電流を示し、図 5は補助スィッチ Sの電圧電流を示

1 2

し、図 6は出力ダイオード Dの電圧を示している。

5

[0057] 図 4に示す主スィッチ Sの電圧電流特性では、電圧 101は 49.939secで電圧降下を

1

開始した後 49.941secで零電圧となる。一方、電流 201は 49.941secまでは零電流であるため主スィッチ Sのターンオン時には零電圧零電流が実現される。

1

[0058] 図 5に示す補助スィッチ Sの電圧電流特性では、電圧 102は、主スィッチ Sがオンと

2 1 なる前の時点でオンとなり、電流 202は 49.940secを挟んで増加し減少する。なお、ターンオフ時（図 5中の 49.960sec付近）において、電圧 102にピークが見られるが、このピークはシミュレーション上発生している力実測では発生しないことが確認されており、問題ない。

[0059] 図 6に示す出力ダイオード Dの電圧特性では、電圧 103は、従来、主スィッチ Sの

5 1 ターンオン時に発生して、た逆回復電流によるピーク電圧が解消されて、る。

[0060] 次に、図 7,図 8を用いて本発明のチヨッパ回路の動作例について説明する。図 7は動作図であり、図 8は各部の基本動作波形図である。

[0061] モード 1 (図 7の MODE1)では、 -t2の時点で補助スィッチ Sがオンし、主スィッチ S がオフして、出力ダイオード Dのキャリア消滅のモードが始まる。この瞬間、補助スィ

5

ツチ Sは電流零からのオンとなり、ソフトスイッチングでターンオンする。この間、スナ

2

ノ《コンデンサ Cの電圧は放電せずほぼ一定電圧を維持する。補助スィッチ Sの電流

1 2 が増加し、ほぼ負荷電流に達した時点から出力ダイオード Dのキャリアが消滅し、逆

5

回復してオフ状態となることで、このモードは終了する。

[0062] モード 2 (図 7の MODE2)では、 -tlの時点において、出力ダイオード Dがオフ、スナ

5

ノ《コンデンサ Cの電圧 V は正弦波状に共振を起こし正力零へと向かう。

1 cl

[0063] モード 3 (図 7の MODE3)では、スナバコンデンサ Cに蓄積していた電荷を全て放電

1

し、電圧 V が零電圧となる時点 toにおいて、主スィッチ Sがオンとなり、共振回生電 cl 1

流は、主スィッチ Sの主電流を打ち消す方向に通流する。このとき、主スィッチ Sは電

1 1 流零からのターンオンとなる。主リアクトル Lへモード 1及びモード 2の期間中に蓄え

2

られた回生エネルギーは、負の電流源として主スィッチ Sの電流を相殺しつつ、補助

1

スィッチ Sを介して入力電源へと回生され、ほぼ直線状に減少して零となる。

2

[0064] モード 4 (図 7の MODE4)では、 tlにおいて、主リアクトノレ Lの回生電流が減少して

2

零となり、ダイオードがオフ、主リアタトル L及び Lの電流は、主スィッチ Sを介して

1 1 2 1 再び直線状に増加に向かう。

[0065] モード 5 (図 7の MODE5)では、 t2において、主スィッチ S、補助スィッチ Sが同時に

1 2 オフされる。このとき、主スィッチ Sはスナバコンデンサ Cによる零電圧からのターンォ

1 1

フとなり、補助スィッチ Sは零電流ターンオフとなり、共にソフトスイッチングでオフする

2

。但し、本発明は同時オフに限定されない。補助スィッチ Sは変電流となった時点で

2

主スィッチ Sより先に、ターンオフしてもよい。

1

[0066] モード 6 (図 7の MODE6)では、 t3において、出力ダイオード Dがオンし、主リアクト

5

ル L ,Lに蓄えられたエネルギーが負荷へ供給される。 t4で補助スィッチ Sが再びォ

1 2 2 ンし、モード 1より次サイクルが開始される。

[0067] 以上のようにして、主スィッチ ·補助スィッチともにソフトスィッチングで動作し、出力ダイオードの逆回復電流による過電流、過電圧が発生しない。

5

[0068] 以下、本発明のチヨッパ回路の他の形態について、図 9〜図 19を用いて説明する。

[0069] 図 9は、第 2の形態例を説明するための回路図である。なお、ここでは、図 1に示す形態を第 1の形態例とする。第 2の形態例は、補助スィッチ Sとして逆阻止 IGBTに代

2

えて、通常のが逆並列ダイオード付き IGBTとダイオード Dとの直列接続を用いた例

3

であり、第 1の形態例と同様に動作する。

[0070] 図 10〜図 12は、第 3〜第 5の形態例を説明するための回路図である。第 4〜第 6の形態例は、主リアタトル L ,Lを相互インダクタンスを持つ結合リアタトルで一体に構成

1 2

する例であり、第 1の形態例とほぼ同様に動作する。

[0071] 結合インダクタンスによる形態では、補助スィッチ Sをオンすると、相互インダクタン

2

スの作用で、主リアタトル Lへの出力ダイオード Dのキャリア消滅に必要な電荷が流

1 5

れ、その分、電流の減少が早まるので、補助スィッチ Sと主スィッチ S間の時間差を少

2 1

なくすることができ、結合がない場合と比較して、共振期間を短縮することができる。

[0072] なお、図 13は結合リアタトルを用いた形態での主スィッチ Sの電圧電流特性を示し

1

、図 14は結合リアタトルを用いた形態での補助スィッチ Sの電圧電流特性を示し、図

2

15は結合リアタトルを用いた形態での出力ダイオード Dの電圧電流特性を示し、また

5

、図 16は結合リァクトルを用、た形態での全体波形を示して、る。

[0073] 図 13に示す主スィッチ Sの電圧電流特性において、主スィッチ Sのターンオン時で

1 1

は、電圧 101がほぼ零電圧となった後に電流 201が発生し、また、ターンオフ時では、電流 102がほぼ零電流となる状態で電圧 202が立ち上がつている。

[0074] 図 14に示す補助スィッチ Sの電圧電流特性では、補助スィッチ Sは、主スィッチ S

2 2 1 よりわずかに早いタイミングの少ない時間差で動作している。図 15に示す出力ダイォード Dの電圧電流特性では、補助スィッチ Sのオンによって蓄積電荷が主リアタトル

5 2

側に流れ、電圧 103、電流 203の特性を示す。なお、図 15は、図 13〜図 14を合わせて示している。

[0075] 図 17は、第 6の形態例を説明するための回路図である。前記した各形態では、すベての負荷条件に亘つてソフトスイッチングで動作するとは限らず、モードによっては一部ハードスイッチングとなる。この場合には、補助回路に電流が流れるため、従来のハードスイッチングよりも効率が低下する場合があり得る。

[0076] そこで、ソフトスイッチングにためのネ ΐ助回路をゲートブロックして、ある期間のみ、零電圧零電流動作を一時的に停止させ、主スィッチのみによるハードスイッチングを併用する制御としてもよい。

[0077] 図 17に示す回路例は、このハードスイッチングとソフトスイッチングとを併用する場合の例であり、スナバコンデンサ Cに出力クランプダイオード Dを追加する。この場合

1 6

には、図 18に示すハードスイッチング動作波形と、図 19に示すソフトスイッチング動作波形との間で変化する。なお、図 18のハードスイッチングは、補助スィッチ Sを

2 一時停止させることで行い、図 19のソフトスイッチングは補助スィッチ Sを動作させること

2

で行う。

[0078] なお、図 18 (a)は、補助スィッチ Sを停止させた場合における主スィッチ Sの電圧 1

2 1

01と電流 102を示し、図 18 (b)は、補助スィッチ Sを停止させた場合における補助ス

2

イッチ Sの電圧 201と電流 202を示している。また、図 19 (a)は、補助スィッチ Sを停

2 2 止させた場合における主スィッチ Sの電圧 101と電流 102を示し、図 18 (b)は、補助

1

スィッチ Sを動作させた場合における補助スィッチ Sの電圧 201と電流 202を示して

2 2

いる。

[0079] 本発明のチヨツバ回路を前記した昇圧型以外に、降圧型、昇圧型、昇降圧型、 CU K型、 SEPIC型、 ZETA型、昇降圧型に適用することができる。

[0080] 図 20は、本発明のチヨツバ回路を降圧型（図 20 (a) )、昇圧型（図 20 (b) )、昇降圧型（図 20 (c) )、 CUK型（図 20 (d) )、 SEPIC型（図 20 (e) )、 ZETA型（図 20 (f) )に適用した回路例を示し、図 21は昇降圧型に適用した回路例を示している。

[0081] 図 21に示す昇降圧型の回路例は、図 20 (a)に示す降圧型の回路と、図 20 (b)に示す昇圧型の回路を一体化したものと等価であり、一方の主スィッチ Sの一方の極を

1

直流電源 Eの高電位側端子に接続し、他方の主スィッチ S の一方の極を直流電源

1 1

Eの低電位側端子に接続し、両主スィッチ S ,S 'の他方の極を接続してなる 2つの主

1 1 1

スィッチ s , s の直列接続体と、各主スィッチ S , S 'の両極間に接続した、スナバダ

1 1 1 1

ィオード D，D 'とスナバコンデンサ C，C 'の 2つの直列接続体と、一端を 2つの主スィ

1 1 1 1

ツチ s , s の接続点に接続し、他端を直流電源の端子に接続した、等価的に 1つの

1 1

リアタトルを構成する 2分割した 2つの主リアタトル L ,Lの直列接続体と、スナバダイォ

1 2

ード Dとスナバコンデンサ Cと接続点と主リアタトル L ,Lの直列接続体の接続点との

1 1 1 2

間を接続した補助スィッチ Sと、スナバダイオード D 'とスナバコンデンサ C と接続点と主リアタトル L ,Lの直列接続体の接続点との間を接続した補助スィッチ S とを備え

1 2 2 る。

[0082] 上記したいずれの回路構成においても、第 1の形態と同様に、等価的に 1つのリアタトルを構成する 2分割した 2つの主リアタトルと、一方の極を前記主リアタトルの直列接続体の一端に接続し、他方の極を直流電源の一方の電圧端子に直接に接続した主スィッチと、主スィッチの両極間に接続した、スナバダイオードとスナバコンデンサの直列接続体と、スナバダイオードとスナバコンデンサとの接続点と、 2つの主リアタトルの直列接続体の接続点との間に接続した補助スィッチとを備えた構成の点では共通している。

[0083] また、本発明は以下に示す形態 (第 7の形態〜第 14の形態）とすることもできる。

[0084] 第 7の形態は、図 22に示すように、スナバコンデンサとスナバダイオードの直列接続体を設けずに、主スィッチ Sの並列に非常に小さなスナバコンデンサ Cを接続し、

1 1 また、回生リアタトル Lを別置きで備える構成であり、効率を向上させることができる。また、スナバコンデンサ Cの容量は非常に小さくすることができるため、電圧が残留

1

するモードであっても、動作させることができる。

[0085] 第 8、 9の形態は、図 23, 24に示すように、前記したスナバコンデンサを削除し、代わりに主スィッチ Sの浮遊容量を用いてソフトスィッチングを行う構成である。主スイツ

1

チ Sの半導体デバイスの浮遊容量を利用することで、 2つのスィッチ素子と主リアタト

1

ルの 3要素だけでソフトスイッチングを行うことができ、効率を高めることができる。なお、図 24に示す第 9の形態は、回生リアタトル Lを別置きした構成例である。

[0086] 第 10の形態は、図 25に示すように、従来のスナバダイオードを削除し、スナバコンデンサ Cと補助スィッチ Sのみの回路とするものであり、部品点数を削減し、効率を

1 2

高めることができる。また、スナバコンデンサ Cは、充電電圧が残留している状態から

1

主スィッチ Sがターンオンしても、主スィッチ Sの半導体デバイスが破損しない程度の

1 1

非常にちいさな容量とすることができる。

[0087] 第 11の形態は、前記第 10の形態と同様に、図 26に示すように、従来のスナバダイオードを削除し、スナバコンデンサ Cと補助スィッチ Sのみの回路とするものであり、

1 2

部品点数を削減し、効率を高めることができる。 [0088] この第 11の形態では、主リアタトル Lに電流が残留して!/、る状態で補助スィッチ S

2 2 をオフした時、発生する過電圧を防止するために、ダイオードを追加している。

4

[0089] なお、第 10の形態では、補助スィッチ Sの最小オン時間を設けることによって、ダイ

2

オード Dを削除することができる。

4

[0090] 第 12の形態は、図 27に示すように、ソフトスイッチングとハードスイッチングを切り替えるゲート制御を行う形態であり、スナバコンデンサ Cに電圧が残留するモード (昇圧

1

率が 2以下）では、補助スィッチ Sをゲートブロックして、主スィッチ Sによるハードスィ

2 1

ツチングを行、、効率が高くなる領域 (昇圧率が 2以上)ではソフトスイッチングを行う

[0091] なお、図 27において、 301はハードスイッチングの場合を示し、 302は本発明にお V、て、ハードスイッチングとソフトスィッチングを併用した場合を示して、る。

[0092] このソフトスイッチングとハードスイッチングは、前記した各形態に適用することができる。

[0093] 第 13の形態は、図 28に示すように、前記した第 7の形態〜第 12の形態の主リアタトル L ,Lを直流電源の低電位側に配置する形態である。また、第 14の形態は、図 29

1 2

に示すように、前記した第 1の形態〜第 16の形態のスナバダイオード Dを備える構

1

成において、主リアタトル L ,Lを直流電源の低電位側に配置する形態である。

1 2

[0094] なお、本発明のチヨッパ回路では、主スィッチ Sの高電位側に配線部や低電位側の

1

配線部に微小の配線インダクタンスが生じ、これらの影響によって、スナバコンデンサが出力電圧より若干上昇したり、高周波振動が生じる場合があるが、本発明はこのような寄生回生現象を伴っても有効に動作するものである。

[0095] なお、以下の表は、昇圧型の場合を例とした場合の効率を比較したものである。

[0096] [表 1]

SAZZ

比較条件： C一 Bridge QRAS

QRAS SPICE

25k[Hz] 試験結果試験結果 SPICE 8k[W] 8k[W] (実測） (実測） (C仁 0·05[〃 F]時) 入力電力 W 7744 8370 8345 8038 出力電力 W 7440 81 60 81 60 7912 効率％ 95.9 97.5 97.8 98.4 全損失 W 304 21 0 1 85 1 26 [0097] また、本発明のチヨツバ回路では、補助スィッチを主スィッチよりわずかに早くオンさせることでソフトスィッチングを行うが、主スィッチと補助スィッチを同時にもしくは補助スィッチを主スィッチよりも後に才ンさせることでターン才ンのソフトスイッチングを行わず、回生動作のみを行うように動作させることもできる。

[0098] また、本発明のチヨツバ回路は、主スィッチと補助スィッチを直並列接続して構成する他に、電源システム全体を多重化構成としてもよい。

[0099] また、本発明のチヨツバ回路の主リアタトルは分割構造としても、一体構造としてもよい。

[0100] また、本発明のチヨッパ回路において、主スィッチの逆並列ダイオードは、零電圧零電流のソフトスィッチングを行わな、場合には、削除してもよ、。

[0101] また、本発明のチヨツバ回路において、入力電源に回生する電流リプル吸収能力がある場合には、入力平滑コンデンサを削除してもよい。

[0102] なお、本発明は前記各実施の形態に限定されるものではない。本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲力排除するものではない。

[0103] なお、本発明のチヨッパ回路において、補助スィッチは逆阻止 IGBTのみに限定されるものではない。ダイオードと逆耐圧のない IGBTの直列回路もしくは、ダイオードと逆並列ダイオード付き IGBTの直列回路であってもよい。

産業上の利用可能性

[0104] 本発明のチヨツバ回路は、燃料電池自動車に限らず、半導体電力変換装置を用いる分野に適用することができる。

Claims

請求の範囲

[1] 等価的に 1つのリアタトルを構成する 2分割した 2つの主リアタトルと、

一方の極を前記主リアタトルの直列接続体の一端に接続し、他方の極を直流電源の一方の電圧端子に直接に接続した主スィッチと、

前記主スィッチの両極間に接続した、スナバダイオードとスナバコンデンサの直列接続体と、

前記スナバダイオードとスナバコンデンサとの接続点と、前記 2つの主リアタトルの直列接続体の接続点との間に接続した補助スィッチとを備え、

当該補助スィッチは、スナバコンデンサの電圧を零電圧とすることにより主スィッチのターオン時の電圧を零電圧とすることを特徴とする、チヨツバ回路。

[2] 前記チヨッパ回路は、降圧型、昇圧型、昇降圧型、 CUK型、 SEPIC型、 ZETA型の何れかであることを特徴とする請求項 1に記載のチヨツバ回路。

[3] 一端を直流電源の高電位側端子に接続した、等価的に 1つのリアタトルを構成する 2分割した 2つの主リアタトルの直列接続体と、

一方の極を前記主リアタトルの直列接続体の他端に接続し、他方の極を前記直流電源の低電圧端子に直接に接続した主スィッチと、

前記主スィッチの両極間に接続した、出力ダイオードと出力平滑コンデンサとの直列接続体と、

[4] 前記補助スィッチは、ターンオン時に、出力ダイオードに蓄積される電荷を、前記 2 つの主リアタトルの内の直流電源側の主リアタトルに、当該主リアタトルの主電流と逆方向に通流して、前記直流電源に回生することを特徴とする、請求項 3に記載のチヨッパ回路。

[5] 前記主スィッチは、ターンオン時に、当該スナバコンデンサと直流電源側に接続した主リアタトルとの回生共振によって、スナバコンデンサに蓄積された電荷を、前記 2 つの主リアタトルの内の直流電源側の主リアタトルに、当該主リアタトルの主電流と逆方向に通流して、前記直流電源に回生することを特徴とする、請求項 3に記載のチヨッパ回路。

[6] 前記補助スィッチをオン動作させた後に主スィッチをオン動作させることによって、主スィッチを零電圧かつ零電流の状態力もオン動作させることを特徴とする、請求項 1乃至 5のいずれかに記載のチヨッパ回路。

[7] 前記主リアタトルは、相互インダクタンスを持つ結合リアタトルにより一体に構成することを特徴とする、請求項 1乃至 6のいずれかに記載のチヨッパ回路。

[8] 前記スナバコンデンサと出力コンデンサとの間に出力クランプダイオードを備えることを特徴とする、請求項 3に記載のチヨツバ回路。

[9] 一端を直流電源の一方の端子に接続した主リアタトルと、

一方の極を前記主リアタトルの他端に接続し、他方の極を前記直流電源の低電圧端子に直接に接続した主スィッチと、

前記主スィッチの両極間に接続したコンデンサ、

前記コンデンサの高電位側と直流電源の高電位側端子との間に接続した回生リアタトルと補助スィッチとの直列接続体を備えることを特徴とするチヨツバ回路。

[10] 一端を直流電源の一方の端子に接続した、等価的に 1つのリアタトルを構成する 2 分割した 2つの主リアタトルの直列接続体と、

前記主スィッチと前記主リアタトルの直列接続体の他端との接続点と、前記 2つの主リアタトルの直列接続体の接続点との間に直接に接続した補助スィッチとを備えることを特徴とするチヨツバ回路。

[11] 一端を直流電源の一方の端子に接続した主リアタトルと、

前記主スィッチと前記主リアタトルの直列接続体の他端との接続点と、直流電源の高電位側端子との間に接続した回生リアタトルと補助スィッチとの直列接続体を備えることを特徴とするチヨツバ回路。

[12] 一端を直流電源の一方の端子に接続した、等価的に 1つのリアタトルを構成する 2 分割した 2つの主リアタトルの直列接続体と、

前記主スィッチの両極間を直接に接続するコンデンサと、

前記コンデンサの高電位側と前記 2つの主リアタトルの直列接続体の接続点との間に接続した補助スィッチとを備えることを特徴とするチヨツバ回路。

[13] 前記補助スィッチのゲート制御によって、前記主スィッチをノヽードスイッチングとソフトスイッチングを切り替えることを特徴とする請求項 9乃至 12の何れかに記載のチヨッパ回路。

[14] 一端を直流電源の一方の端子に接続した、等価的に 1つのリアタトルを構成する 2 分割した 2つの主リアタトルの直列接続体と、

前記主スィッチの両極間スナバコンデンサと、前記スナバコンデンサの高電位との接続点と、前記 2つの主リアタトルの直列接続体の接続点との間を直接に接続する補助スィッチとを備えることを特徴とするチヨツバ回路。

[15] 前記主リアタトルは、直流電源の高電位側又は低電位側に設けることを特徴とする請求項 9乃至 14の何れかに記載のチヨッパ回路。

[16] 一端を直流電源の低電位側端子に接続した、等価的に 1つのリアタトルを構成する 2分割した 2つの主リアタトルの直列接続体と、

一方の極を前記主リアタトルの直列接続体の他端に直接に接続し、他方の極を前記直流電源の高電圧端子に直接に接続した主スィッチと、

前記スナバダイオードとスナバコンデンサとの接続点と、前記 2つの主リアタトルの直列接続体の接続点との間を直接に接続する補助スィッチとを備えることを特徴とする、チヨツバ回路。

[17] 一方の主スィッチの一方の極を直流電源の高電位側端子に接続し、他方の主スィツチの一方の極を直流電源の低電位側端子に接続し、両主スィッチの他方の極を接続してなる 2つの主スィッチの直列接続体と、

前記各主スィッチの両極間に、直流電源の高電位力低電位に向かって順方向に接続するスナバダイオードとスナバコンデンサの 2つの直列接続体と、

一端を前記 2つの主スィッチの接続点に接続し、他端を直流電源の端子に接続した、等価的に 1つのリアタトルを構成する 2分割した 2つの主リアタトルの直列接続体と前記スナバダイオードとスナバコンデンサとの 2つの接続点と、前記 2つの主リアタトルの直列接続体の接続点との間をそれぞれに接続した 2つの補助スィッチとを備えることを特徴とする、チヨツバ回路。

[18] 主スィッチの両極間にスナバダイオードとスナバコンデンサの直列接続体を接続し、主スィッチの一方の極を 2つの主リアタトルの直列接続体もしくは等価的に 2つのィンダクタンスを直列接続した 1つの主リアタトルの一端およびダイオードの一方の極に接続し、主スィッチの他方の極を直流電源の一方の電圧端子に直接接続し、前記出力ダイオードの他方の極に負荷が接続された構成であって、

前記スナバダイオードをスナバコンデンサとの接続点と前記主リアタトルの直列接続体の接続点もしくは 2つのインダクタンスの接続点との間に接続した補助スィッチとを備え、

主スィッチのターンオン前に、補助スィッチを主リアタトルによりソフトスイッチングでターンオンさせ、蓄積電荷を消してソフトスィッチングで前記ダイオードの逆阻止特性を回復させた後の前記スナバコンデンサと主リアタトルの共振動作により主スィッチをソフトスイッチングでターンオンし、

主スィッチは前記スナバコンデンサによりソフトスイッチングでターン才フさせ、補助スィッチは零電流でソフトスィッチングでターンオフさせることを特徴とするチヨッパ回路。

前記補助スィッチは、逆並列ダイオード付き IGBTとダイオードの直列接続で構成することを特徴とする請求項 1に記載のチヨツバ回路。