JP2012029396A - 昇圧コンバータのスナバ回路 - Google Patents
昇圧コンバータのスナバ回路 Download PDFInfo
- Publication number
- JP2012029396A JP2012029396A JP2010163864A JP2010163864A JP2012029396A JP 2012029396 A JP2012029396 A JP 2012029396A JP 2010163864 A JP2010163864 A JP 2010163864A JP 2010163864 A JP2010163864 A JP 2010163864A JP 2012029396 A JP2012029396 A JP 2012029396A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- capacitor
- switching element
- diode
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】昇圧コンバータのコスト削減と、高効率化に寄与するスナバ回路を提供する。
【解決手段】整流手段3と、第1コイル4と、スイッチング素子5と、整流平滑手段6、7とからなる昇圧コンバータ1aに備えられたスナバ回路10であって、第1コイル4に並列接続された第1ダイオード13およびコンデンサ12からなる直列回路と、コンデンサ12およびスイッチング素子5からなる直列回路に並列接続された第2コイル11および第2ダイオード14からなる直列回路とを備え、第1コイル4および第2コイル11は同一のコアに巻回されたトランスの巻線であり、スイッチング素子5がターンオンすると、スイッチング素子5、第2ダイオード14および第2コイル11を介してコンデンサ12が放電することにより、第1コイル4に誘起電圧が発生してエネルギーが蓄えられる。
【選択図】図1
【解決手段】整流手段3と、第1コイル4と、スイッチング素子5と、整流平滑手段6、7とからなる昇圧コンバータ1aに備えられたスナバ回路10であって、第1コイル4に並列接続された第1ダイオード13およびコンデンサ12からなる直列回路と、コンデンサ12およびスイッチング素子5からなる直列回路に並列接続された第2コイル11および第2ダイオード14からなる直列回路とを備え、第1コイル4および第2コイル11は同一のコアに巻回されたトランスの巻線であり、スイッチング素子5がターンオンすると、スイッチング素子5、第2ダイオード14および第2コイル11を介してコンデンサ12が放電することにより、第1コイル4に誘起電圧が発生してエネルギーが蓄えられる。
【選択図】図1
Description
本発明は、昇圧コンバータに備えられ、該昇圧コンバータの電力損失を低減するためのスナバ回路に関する。
従来のスナバ回路を備えた昇圧コンバータとしては、例えば、特許文献1に記載のものが知られている。図4に示すように、昇圧コンバータ1bは、外部交流電源2から供給された交流電圧を整流して直流入力電圧Vinを生成する整流手段3と、整流手段3の出力端に接続された第1コイル4およびFET5からなる直列回路と、FET5に並列接続された整流平滑手段(整流ダイオード6および平滑コンデンサ7)と、FET5の導通状態をオンとオフとに切り替える制御回路8と、スナバ回路20を備え、平滑コンデンサ7の両端から直流入力電圧Vinを昇圧してなる直流出力電圧Voutが取り出されるようになっている。
また、スナバ回路20は、第1コイル4に並列接続された第1ダイオード23およびコンデンサ22からなる直列回路と、コンデンサ22およびFET5からなる直列回路に並列接続された第2コイル21および第2ダイオード24からなる直列回路を備えている。
このスナバ回路20によれば、FET5のターンオフ時に第1コイル4から送り出されるエネルギーによってコンデンサ22が充電されるため、FET5のドレイン−ソース間電圧の立ち上がり速度が遅くなり、FET5のターンオフ損失を低減することができる。
また、このスナバ回路20によれば、FET5のターンオン時にコンデンサ22のエネルギーがFET5および第2ダイオード24を経由して第2コイル21に移動し、その後、該エネルギーは第1ダイオード23を介して直流入力電圧Vinのラインに戻されるので、FET5のターンオン損失も低減することができる。
しかしながら、図4に示す従来のスナバ回路20は第2コイル21を必要とするため、昇圧コンバータ1b全体として計2個のコイルが必要となり、コスト増大を招いていた。
また、このスナバ回路20は、コンデンサ22の放電電流を第2コイル21に流し込み、第2コイル21のインピーダンスを利用して該放電電流の波高値を抑えることにより、FET5のターンオン損失を低減している。すなわち、スナバ回路20は、FET5におけるターンオン損失を低減するために第2コイル21で僅かに電力損失を生じさせており、この点が昇圧コンバータ1bのさらなる高効率化の妨げとなっていた。
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、昇圧コンバータのコスト削減と、さらなる高効率化に寄与するスナバ回路を提供することにある。
上記課題を解決するために、本発明に係るスナバ回路は、外部から入力された交流電圧を整流して直流入力電圧を生成する整流手段と、整流手段の出力端に接続された第1コイルおよびスイッチング素子からなる直列回路と、スイッチング素子に並列接続された整流平滑手段とを備え、スイッチング素子がスイッチング動作することにより整流平滑手段の出力端から直流入力電圧を昇圧してなる直流出力電圧を出力する昇圧コンバータにおける、スイッチング素子のスイッチング損失を低減するスナバ回路であって、
(a)第1コイルに並列接続された、第1ダイオードおよびコンデンサからなる直列回路と、(b)上記コンデンサおよびスイッチング素子からなる直列回路に並列接続された、第2コイルおよび第2ダイオードからなる直列回路とを備え、
上記第1コイルおよび第2コイルは、同一のコアに巻回されたトランスの巻線であり、スイッチング素子がターンオンすると、スイッチング素子、第2ダイオードおよび第2コイルを介してコンデンサから流れる放電電流が第1コイルに流れる電流の一部として利用されることを特徴としている。
(a)第1コイルに並列接続された、第1ダイオードおよびコンデンサからなる直列回路と、(b)上記コンデンサおよびスイッチング素子からなる直列回路に並列接続された、第2コイルおよび第2ダイオードからなる直列回路とを備え、
上記第1コイルおよび第2コイルは、同一のコアに巻回されたトランスの巻線であり、スイッチング素子がターンオンすると、スイッチング素子、第2ダイオードおよび第2コイルを介してコンデンサから流れる放電電流が第1コイルに流れる電流の一部として利用されることを特徴としている。
この構成によれば、スイッチング素子(例えば、FET)のターンオフ時に第1コイルから送り出されるエネルギーによってコンデンサが充電されるため、FETのドレイン−ソース間電圧の立ち上がり速度が遅くなり、FETのターンオフ損失を低減することができる。また、この構成によれば、FETのターンオン時にコンデンサのエネルギーがFETおよび第2ダイオードを経由して第2コイルに移動し、その後、該エネルギーは第1ダイオードを介して直流入力電圧のラインに戻されるので、FETのターンオン損失を低減することができる。
さらに、この構成によれば、第1コイルと第2コイルが同一コアに巻回されたトランスの巻線なので、部品点数を減らして、昇圧コンバータのコスト削減を実現することができる。また、この構成によれば、FETのターンオン時に第2コイルにコンデンサの放電電流が流れると、第2コイルと第1コイルの巻数比に応じた誘起電圧が第1コイルに発生し、該誘起電圧により第1コイルにエネルギーが蓄えられる。すなわち、第2コイルにおける電力損失を生じさせる電流が、第1コイルに蓄えられるエネルギーの一部として活用されるので、昇圧コンバータの高効率化を実現することができる。
本発明によれば、昇圧コンバータのコスト削減と、さらなる高効率化に寄与するスナバ回路を提供することができる。
以下、添付図面を参照して、本発明に係るスナバ回路の好ましい実施形態について説明する。なお、図1および図2示す構成要素のうち、図4と同一の符号を付した構成要素については従来技術で説明したものと同様なので、ここでは説明を省略する。
図1に、本発明に係るスナバ回路10を備えた昇圧コンバータ1aを示す。同図に示すように、スナバ回路10は、第1コイル4に並列接続された第1ダイオード13およびコンデンサ12からなる直列回路と、コンデンサ12および本発明の「スイッチング素子」に相当するFET5からなる直列回路に並列接続された第2コイル11および第2ダイオード14からなる直列回路とを備えている。
より詳しくは、第1コイル4の一端(●側)には第1ダイオード13のカソードが接続され、第1ダイオード13のアノードにはコンデンサ12の−極性端が接続され、コンデンサ12の+極性端には第1コイル4の他端が接続されている。また、FET5のソースには第2ダイオード14のアノードが接続され、第2ダイオード14のカソードには第2コイル11の一端(●側)が接続され、第2コイル11の他端にはコンデンサ12の−極性端が接続されている。
図1に示すように、本発明に係るスナバ回路10では、第2コイル11が、第1コイル4と同一のコアに巻回されたトランスの巻線からなっている。したがって、例えば、第2コイル11の一端(●側)から他端に向かって電流が流れると、第1コイル4と第2コイル11の巻数比に応じた誘導電流が第1コイル4の一端(●側)から他端に向かって流れ、第1コイル4の両端に誘起電圧が発生する。第1コイル4と第2コイル11の巻数比をどのように設定するのかについては、後で詳細に説明する。
続いて、図2および図3を参照して、制御部8の制御下でFET5がデューティー比50%でスイッチングした場合の各部の動作について説明する。なお、図3中のV0は直流入力電圧Vinの電圧値、V1は直流出力電圧Voutの電圧値、Nは第1コイル4の巻数、Nsは第2コイル11の巻数である。電圧値V1は、FET5がオン状態となっている時間Tonと、オフ状態となっている時間Toff(図3においては、Ton=Toff)とを用いて、次式で求めることができる。
また、図3(A)はFET5のソースを基準とした場合のドレインの電圧Vds、(B)はコンデンサ12の−極性端を基準とした場合の+極性端の電圧Vc、(C)は第1コイル4の一端(●側)を基準とした場合の他端の電圧Vn、(D)は第2コイル11の一端(●側)を基準とした場合の他端の電圧Vsをそれぞれ示している。
まず、図2(A)を参照する。FET5がターンオフすると、FET5のドレイン−ソース間電圧Vdsが0[V]からV1[V]に上昇するとともに、第1コイル4から送り出されたエネルギーによってコンデンサ12の充電が始まり、コンデンサ12の両端電圧VcはV1[V]になるまで緩やかに上昇する。
続いて、図2(B)を参照する。FET5がターンオンすると、FET5のドレイン−ソース間電圧VdsがV1[V]から0[V]に下降するとともに、メイン巻線としての第1コイル4にメイン巻線電流が流れることにより、第1コイル4にエネルギーが蓄えられる。これとともに、コンデンサ12の放電が始まり、コンデンサ12の両端電圧Vcは緩やかに下降する。同図に示すように、コンデンサ12の+極性端から流れ出たコンデンサ12の放電電流は、FET5および第2ダイオード14を経由して第2コイル11に流れ込む。これにより、コンデンサ12のエネルギーが第2コイル11に移動する。
第2コイル11にコンデンサ12の放電電流が流れると、第2コイル11と第1コイル4の巻数比に応じた誘起電圧が第1コイル4の両端に発生する。また、この誘起電圧の極性は、メイン巻線電流によって第1コイル4にエネルギーが蓄えられることにより発生する電圧の極性と同一である。つまり、コンデンサ12の放電電流は、第1コイル4に蓄えられるエネルギーの一部として活用される。
図3に示すように、デューティー比50%の条件の下では、第1コイル4の両端電圧Vnは、0[V]を中心にV1[V]の振幅で変動する。また、第2コイル11の両端電圧Vsは、第1コイル4の両端電圧Vnとは逆極性に変動し、その振幅V2は、第1コイル4の巻数Nと第2コイル11の巻数Nsを用いて、次式で求めることができる。
ここで、上記ターンオン時の放電電流が流れるためには、ターンオン直後のコンデンサ12の両端電圧Vcが第2コイル11の両端電圧Vsよりも大きいことが必要である。図3(B)に示すようにターンオン直後のコンデンサ12の両端電圧VcはV1[V]であり、図3(D)に示すようにターンオン直後の第2コイル11の両端電圧VsはV2/2[V]なので、上記条件を満たすためには、結局、第1コイル4の巻数Nと第2コイル11の巻数Nsを次式の条件を満たすように設定しておく必要がある。すなわち、FET5のターンオン損失の低減および昇圧コンバータ1aの高効率化を実現するためには、数式3の関係を満たす必要がある。
以上をまとめると、本発明に係るスナバ回路10によれば、FET5のターンオフ時に第1コイル4から送り出されるエネルギーによってコンデンサ12が充電されるため、FET5のドレイン−ソース間電圧Vdsの立ち上がり速度が遅くなり、FET5のターンオフ損失を低減することができる。また、FET5のターンオン時にコンデンサ12のエネルギーがFET5および第2ダイオード14を経由して第2コイル11に移動し、その後、該エネルギーは第1ダイオード13を介して直流入力電圧Vinのラインに戻されるので、FET5のターンオン損失を低減することができる。
さらに、本発明に係るスナバ回路10によれば、第1コイル4と第2コイル11が同一コアに巻回されたトランスの巻線なので、部品点数を減らして、昇圧コンバータ1aのコストを削減することができる。また、FET5のターンオン時にコンデンサ12から第2コイル11に向かって流れる放電電流が、第1コイル4に蓄えられるエネルギーの一部として活用されるので、昇圧コンバータ1aの高効率化を実現することができる。
以上、本発明に係るスナバ回路の好ましい実施形態について説明したが、本発明は上記の構成に限定されるものではなく、種々の変形例が考えられる。例えば、スイッチング素子はFETに限定されず、オン状態(導通状態)とオフ状態(遮断状態)とに切り替え可能な他のスイッチを使用することができる。
1a 昇圧コンバータ
2 外部交流電源
3 整流手段
4 第1コイル
5 FET(スイッチング素子)
6 整流ダイオード
7 平滑コンデンサ
8 制御回路
10 スナバ回路
11 第2コイル
12 コンデンサ
13 第1ダイオード
14 第2ダイオード
2 外部交流電源
3 整流手段
4 第1コイル
5 FET(スイッチング素子)
6 整流ダイオード
7 平滑コンデンサ
8 制御回路
10 スナバ回路
11 第2コイル
12 コンデンサ
13 第1ダイオード
14 第2ダイオード
Claims (1)
- 外部から入力された交流電圧を整流して直流入力電圧を生成する整流手段と、前記整流手段の出力端に接続された第1コイルおよびスイッチング素子からなる直列回路と、前記スイッチング素子に並列接続された整流平滑手段とを備え、前記スイッチング素子がスイッチング動作することにより前記整流平滑手段の出力端から前記直流入力電圧を昇圧してなる直流出力電圧を出力する昇圧コンバータにおける、前記スイッチング素子のスイッチング損失を低減するスナバ回路であって、
前記第1コイルに並列接続された、第1ダイオードおよびコンデンサからなる直列回路と、前記コンデンサおよび前記スイッチング素子からなる直列回路に並列接続された、第2コイルおよび第2ダイオードからなる直列回路とを備え、
前記第1コイルおよび前記第2コイルは、同一のコアに巻回されたトランスの巻線であり、
前記スイッチング素子がターンオンすると、前記スイッチング素子、前記第2ダイオードおよび前記第2コイルを介して前記コンデンサから流れる放電電流が前記第1コイルに流れる電流の一部として利用されることを特徴とするスナバ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010163864A JP2012029396A (ja) | 2010-07-21 | 2010-07-21 | 昇圧コンバータのスナバ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010163864A JP2012029396A (ja) | 2010-07-21 | 2010-07-21 | 昇圧コンバータのスナバ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012029396A true JP2012029396A (ja) | 2012-02-09 |
Family
ID=45781690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010163864A Pending JP2012029396A (ja) | 2010-07-21 | 2010-07-21 | 昇圧コンバータのスナバ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012029396A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0636386U (ja) * | 1992-10-12 | 1994-05-13 | ネミック・ラムダ株式会社 | 昇圧コンバータのスナバ回路 |
WO2006098376A1 (ja) * | 2005-03-16 | 2006-09-21 | National University Corporation Yokohama National University | チョッパ回路 |
-
2010
- 2010-07-21 JP JP2010163864A patent/JP2012029396A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0636386U (ja) * | 1992-10-12 | 1994-05-13 | ネミック・ラムダ株式会社 | 昇圧コンバータのスナバ回路 |
WO2006098376A1 (ja) * | 2005-03-16 | 2006-09-21 | National University Corporation Yokohama National University | チョッパ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI514744B (zh) | Offset voltage generation circuit and the application of its switching power supply | |
JPWO2013179674A1 (ja) | 電力変換装置およびこれを用いたバッテリ充電装置 | |
CN103780086B (zh) | 基于耦合电感倍压结构的双输出母线型高增益变换器 | |
US9787197B2 (en) | Switching power supply unit | |
TWI513164B (zh) | 返馳式主動箝位電源轉換器 | |
TWI489750B (zh) | 高效率可逆式單輸入多輸出直流轉換器 | |
CN100474753C (zh) | 电源电路及电子装置 | |
WO2019001216A1 (zh) | 一种有源钳位正激式开关电源电路 | |
US9356527B2 (en) | Multi-mode active clamping power converter | |
KR101140336B1 (ko) | 절연형 벅 부스트 dc?dc 컨버터 | |
JP4434011B2 (ja) | 直流変換装置 | |
KR101141374B1 (ko) | 부스트 컨버터 | |
TW201541827A (zh) | 具功因修正之轉換器電路 | |
US20150162842A1 (en) | Single stage power factor correction converter | |
TW201644165A (zh) | 高升壓比直流電源轉換器 | |
KR102413600B1 (ko) | 자기구동 동기 스위치를 이용한 비절연 고전압 출력 dc-dc 컨버터 | |
EP2680423A1 (en) | Synchronous rectification device and synchronous rectification power supply | |
KR101372825B1 (ko) | 고승압 컨버터 | |
JP2014110680A (ja) | 充電器 | |
CN203691234U (zh) | 基于耦合电感倍压结构的双输出母线型高增益变换器 | |
JP2012029396A (ja) | 昇圧コンバータのスナバ回路 | |
TWI580167B (zh) | 單級降壓轉換器 | |
JP2015033296A (ja) | 電力変換装置 | |
CN110601323B (zh) | 充电装置及驱动电源产生电路 | |
JP6945429B2 (ja) | 絶縁型スイッチング電源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140625 |