JP4181292B2 - 電力変換装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、交流電力を出力する１次側ユニットと、この１次側ユニットからの交流電力を高周波トランスを介して入力し、これを直流電力に変換する２次側ユニットとを備えた電力変換装置に関するものである。
【０００２】
【従来の技術】
図１０は、例えば、電気車の補助機器（エアコン、ファン、蛍光灯など）に対して電力を供給する電力変換装置についての構成図である。この電力変換装置は所謂「共振型電力変換装置」であり、効率的なソフトスイッチングが可能なものである。ここで、ソフトスイッチングとは、ＺＣＳ（Zero Current Switching）あるいはＺＶＳ（Zero Voltage Switching）とも呼ばれるものであり、電圧又は電流がゼロの状態でスイッチング素子に行うスイッチングのことをいう。これに対し、ハードスイッチングとは、電圧又は電流がゼロであると否とにかかわらず強制的に行うスイッチングのことをいう。
【０００３】
１次側ユニット１は、直流電源４からの直流電力を交流電力に変換し、これを高周波トランス３の１次側に出力するようになっており、２次側ユニット２は、高周波トランス３の２次側からの交流電力を直流電力に変換し、これを負荷側（図示せず）に接続された出力端子Ｔ1，Ｔ2に出力するようになっている。そして、制御ユニット５は、２次側ユニット２の出力側からフィードバックされる出力電流Ｉ0及び出力電圧Ｅｏに基づいて１次側ユニット１及び２次側ユニット２のスイッチングを制御するようになっている。
【０００４】
１次側ユニット１は、複数のスイッチング素子Ｓ1〜Ｓ4により形成されるブリッジ回路を有しており、これらのスイッチング素子Ｓ1〜Ｓ4にはそれぞれ逆電圧防止ダイオードＤ1〜Ｄ4及び共振コンデンサＣ1〜Ｃ4が接続されている。そして、スイッチング素子Ｓ1，Ｓ2の共通接続点が高周波トランス３の１次側の一端に接続されており、スイッチング素子Ｓ3，Ｓ4の共通接続点が高周波トランス３の１次側の他端に接続されている。
【０００５】
２次側ユニット２は、複数の整流ダイオードＤ5〜Ｄ8及びスイッチング素子Ｓ5，Ｓ6により形成される整流回路を有しており、これらのスイッチング素子Ｓ5，Ｓ6には逆電圧防止ダイオードＤ9，Ｄ10が接続されている。整流ダイオードＤ5，Ｄ7のカソード側共通接続点はリアクトルＬ1の一端側に接続され、リアクトルＬ1の他端側は平滑コンデンサＣ5の一端側に接続されている。そして、平滑コンデンサＣ5の他端側は整流ダイオードＤ6，Ｄ8のアノード側に接続されている。また、整流ダイオードＤ5，Ｄ6の共通接続点が高周波トランス３の２次側の一端に接続されており、スイッチング素子Ｓ5，Ｓ6の共通接続点が高周波トランス３の２次側の他端に接続されている。
【０００６】
図１１は、図１０における制御ユニット５の詳細な構成を示すブロック図である。この図に示すように、制御ユニット５は、基準パルス発生器６、位相シフト器７、スイッチング信号生成器８，９、及び電圧制御器１０を有している。基準パルス発生器６はデューティ５０％の基準パルス信号を位相シフト器７及びスイッチング信号生成器８に出力するようになっている。
【０００７】
スイッチング信号生成器８は、基準パルス発生器６から直接入力した基準パルスに基づきスイッチング信号を生成し、これを１次側ユニット１に出力してスイッチング素子Ｓ1〜Ｓ4のオンオフ制御を行うようになっている。一方、電圧制御器１０は、出力電圧指令Ｅ*とフィードバックされた出力電圧Ｅｏ及び出力電流Ｉ0とに基づいて位相シフト量を演算し、これを位相シフト器７に出力するようになっている。位相シフト器７は、この位相シフト量だけ基準パルス発生器６からの基準パルスの位相をシフトさせ、このシフトさせたパルスをスイッチング信号生成器９に出力するようになっている。そして、スイッチング信号生成器９は、このシフトされた基準パルスに基づきスイッチング信号を生成し、これを２次側ユニット２に出力してスイッチング素子Ｓ5，Ｓ6のオンオフ制御を行うようになっている。出力電圧Ｅｏは、スイッチング素子Ｓ1，Ｓ4に対するスイッチング信号とスイッチング素子Ｓ6に対するスイッチング信号との間の位相シフト量の調整、及びスイッチング素子Ｓ2，Ｓ3に対するスイッチング信号とスイッチング素子Ｓ5に対するスイッチング信号との間の位相シフト量の調整により制御されるようになっている。
【０００８】
図１２は、スイッチング素子Ｓ1，Ｓ4に対するスイッチング信号、スイッチング素子Ｓ5に対するスイッチング信号、スイッチング素子Ｓ2，Ｓ3に対するスイッチング信号、スイッチング素子Ｓ6に対するスイッチング信号をそれぞれ示した波形図である。出力電圧Ｅｏは、スイッチング素子Ｓ1，Ｓ4のスイッチング信号とスイッチング素子Ｓ5のスイッチング信号との間、及びスイッチング素子Ｓ2，Ｓ3のスイッチング信号とスイッチング素子Ｓ6のスイッチング信号との間の位相シフト量ｔｓを調整することにより行われる。つまり、位相シフト量ｔｓをゼロに近づけていくと同時オン期間ｔoは最大に近づいていくため、出力電圧Ｅｏは上昇する。一方、位相シフト量を１８０度に近づけていくと同時オン期間はゼロに近づいていくため、出力電圧Ｅｏは低下する。なお、スイッチング素子Ｓ1，Ｓ4のスイッチング信号とスイッチング素子Ｓ2，Ｓ3のスイッチング信号との間にはデッドタイムｔｄが設けられており、これらの素子が短絡事故により損傷することが防止されている。
【０００９】
次に、図１０の動作につき説明する。制御ユニット５からのスイッチング信号により１次側ユニット１のスイッチング素子Ｓ1，Ｓ4がオンになると、直流電源４のプラス側端子、スイッチング素子Ｓ1、高周波トランス３の１次側コイル、スイッチング素子Ｓ4、直流電源４のマイナス側端子、の経路を経由して電流が流れる。そして、位相シフト量ｔｓだけおくれたタイミングでスイッチング素子Ｓ5がオンとなり、出力端子Ｔ2、整流ダイオードＤ6、高周波トランス３の２次側コイル、スイッチング素子Ｓ5、整流ダイオードＤ7、リアクトルＬ1、出力端子Ｔ1の経路を経由して負荷側電流が流れる。
【００１０】
次いで、スイッチング素子Ｓ1，Ｓ4がオフになりデッドタイムｔｄが経過した後、スイッチング素子Ｓ2，Ｓ3がオンになり、直流電源４のプラス側端子、スイッチング素子Ｓ3、高周波トランス３の１次側コイル、スイッチング素子Ｓ2、直流電源４のマイナス側端子、の経路を経由して電流が流れる。そして、位相シフト量ｔｓだけおくれたタイミングでスイッチング素子Ｓ6がオンとなり、出力端子Ｔ2、整流ダイオードＤ8、スイッチング素子Ｓ6、高周波トランス３の２次側コイル、整流ダイオードＤ5、リアクトルＬ1、出力端子Ｔ1の経路を経由して負荷側電流が流れる。
【００１１】
【発明が解決しようとする課題】
上記のように、図１０及び図１１に示された従来装置は、１次側ユニット１及び２次側ユニット２間の位相シフト量ｔｓを負荷状態に応じて調整することにより出力電圧Ｅｏを制御するものである。したがって、位相シフト量ｔｓを最大の１８０度にして同時オン期間ｔoをゼロにすれば、理論的には出力電圧Ｅｏはゼロとなるはずである。
【００１２】
しかし、１次側ユニット１内のスイッチング素子Ｓ1〜Ｓ4、及び２次側ユニット２内のスイッチング素子Ｓ5，Ｓ6は、常時オンオフの高速スイッチングを繰り返しており、また、２次側ユニット２内のスイッチング素子Ｓ5，Ｓ6、整流ダイオードＤ5，Ｄ8、及び配線材等には浮遊容量が存在しているため、実際には漏れ電流が発生している。そして、無負荷状態又は低負荷状態においては、負荷インピダンスが非常に高くなるため、僅かな漏れ電流によってもかなりの電圧降下を生じ、出力電圧Ｅｏが異常に上昇することになるが、上記の位相シフト量ｔｓの調整によってはこの出力電圧Ｅｏの異常な上昇を抑制することができなかった。
【００１３】
また、２次側ユニット２内のスイッチング素子Ｓ5，Ｓ6に短絡事故が生じた場合、位相シフト量ｔｓに関係なく同時オン期間ｔoが常に最大となってしまうため、負荷状態に応じた出力電圧Ｅｏの制御が不可能となり、運転を継続することができなくなっていた。つまり、位相シフト量ｔｓの調整のみにより出力電圧Ｅｏの制御を行っていた従来装置は、スイッチング素子Ｓ5，Ｓ6に短絡事故が生じた場合には運転を停止せざるを得ないものであった。
【００１４】
更に、従来装置は、デッドタイムｔｄに起因する整流ダイオードＤ5，Ｄ6の電流リカバリ特性によりサージ電圧を発生してしまうという問題を有していた。すなわち、スイッチング素子Ｓ1，Ｓ4のオン期間とスイッチング素子Ｓ2，Ｓ3のオン期間との間に設けられているデッドタイムｔｄに入ると、高周波トランス３の２次側に流れる電流は次第に低下しやがてゼロとなる。この時２次側ユニット２の出力電流は、出力端子Ｔ2、整流ダイオードＤ6，Ｄ5、リアクトルＬ1、出力端子Ｔ1、及び負荷により形成されるループ経路を環流している。この後、デッドタイムｔｄが終わり、スイッチング素子Ｓ1，Ｓ4又はスイッチング素子Ｓ2，Ｓ3のいずれかがオンとなる時点では、整流ダイオードＤ5，Ｄ6はオフとなるが、このオフ時に上記の電流リカバリ特性が働きサージ電圧が発生することになる。
【００１５】
本発明は、上記事情に鑑みてなされたものであり、第１の目的として、無負荷状態又は低負荷状態における出力電圧の異常な上昇を抑制し、第２の目的として、２次側ユニット内のスイッチング素子に短絡事故が生じた場合にも運転を継続できるようにし、第３の目的として、デッドタイムに起因する２次側ユニット２内の整流ダイオードのサージ電圧の発生を抑制しようとするものである。
【００１６】
【課題を解決するための手段】
上記課題を解決するための手段として、請求項１記載の発明は、複数のスイッチング素子から成るブリッジ回路を有し、高周波トランスの１次側に交流電力を出力する１次側ユニットと、複数のスイッチング素子及び整流ダイオードから成る整流回路を有し、前記高周波トランスの２次側からの交流電力の入力に基づき直流電力を出力する２次側ユニットと、前記１次側ユニットのスイッチング素子と前記２次側ユニットのスイッチング素子との間の制御パルス信号の位相差を制御することにより、前記２次側ユニットから出力される直流電圧を制御する制御ユニットと、を備えた電力変換装置において、前記制御ユニットは、前記１次側ユニットのスイッチング素子に対する制御信号のパルス幅を変化させるパルス幅変調器を有しており、前記位相差の制御によっては所望の２次側ユニット出力電圧を得られない場合に、このパルス幅変調器によるパルス幅変調を行うものである、ことを特徴とする。
【００１７】
この構成によれば、１次側の入力自体が強制的に制限される状態となるので、上記位相差の制御によってはもはや所望の２次側出力電圧を得られない場合でも得られることができるようになる。
【００１８】
請求項２記載のｌ発明は、請求項１記載の発明において、前記１次側ユニットの各スイッチング素子は、前記２次側ユニットのいずれかのスイッチング素子の短絡故障時に前記パルス幅変調が行われる場合のサージ電圧を抑制するサージ電圧抑制回路が接続されたものである、ことを特徴とする。
【００１９】
請求項１記載の発明によるパルス幅変調によれば２次側スイッチング素子の短絡故障時にも２次側出力電圧を可変することができるが、このパルス幅変調によるスイッチングはハードスイッチングであるため、サージ電圧が発生してしまう。上記の構成によれば、サージ電圧抑制回路が接続されているので、このサージ電圧を抑制することができ、１次側スイッチング素子の損傷を防止することができる。
【００２０】
請求項３記載の発明は、請求項１又は２記載の発明において、前記制御ユニットは、前記１次側ユニットのスイッチング素子のデッドタイム期間内に、前記２次側ユニットの複数のスイッチング素子が同時にオン状態となる期間が形成されるように、この２次側ユニットの複数のスイッチング素子に対する制御信号のパルス幅を拡張するパルス幅拡張手段を有しており、デッドタイム期間内に前記整流ダイオードを流れる負荷側循環電流の一部を、この同時にオン状態となった複数のスイッチング素子により形成される経路に分岐させ、これによりデッドタイム期間終了時点での前記整流ダイオードのサージ電圧を低減させるものである、ことを特徴とする。
【００２１】
この構成によれば、従来は整流ダイオードのみに流れていた負荷側循環電流について、その一部を２次側スイッチング素子に分岐させることができ、デッドタイム期間に整流ダイオードに流れる電流レベルを減少させることができる。したがって、デッドタイム期間終了時点でのサージ電圧を低減させることができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態を図に基づき説明する。但し、図１０乃至図１２において既述した構成要素と同様のものには同一符号を付して重複した説明を省略する。図１は第１の発明の実施形態の要部である制御ユニット５Ａの構成を示すブロック図である。図１の制御ユニット５Ａが図７の制御ユニット５と異なっている点は、パルス幅変調器１１を有している点である。
【００２３】
次に、図１の動作につき説明する。制御ユニット５Ａは、図７の制御ユニット５と同様に、通常はフィードバックされた出力電圧Ｅｏ、出力電流Ｉ0、及び出力電圧指令Ｅ*に基づいて位相シフト量を演算し、これを位相シフト器７に出力する。そして、この位相シフト量の調整によって出力電圧Ｅｏが制御される。しかし、無負荷状態又は低負荷状態においては、既述した浮遊容量のために出力電圧Ｅｏが異常に上昇し、この位相シフト量の調整のみによっては最早出力電圧Ｅｏを元のレベルにまで低下させることができなくなる。
【００２４】
このような場合に、電圧制御器１０はパルス幅変調器１１に対してパルス幅制御指令を出力し、スイッチングモードをソフトスイッチングからハードスイッチングに切り換えるようにする。パルス幅変調器１１は、これに基づきスイッチング信号生成器８に対して指示するスイッチング素子Ｓ1，Ｓ4及びスイッチング素子Ｓ2，Ｓ3のパルス幅を小さなものとする。このパルス幅の縮小によって、無負荷状態又は低負荷状態における出力電圧Ｅｏの異常な上昇を充分に抑制することができるようになる。
【００２５】
図２は、上記のようなパルス幅変調を行った場合の、スイッチング素子Ｓ1，Ｓ4に対するスイッチング信号、スイッチング素子Ｓ5に対するスイッチング信号、スイッチング素子Ｓ2，Ｓ3に対するスイッチング信号、スイッチング素子Ｓ6に対するスイッチング信号をそれぞれ示した波形図である。この図に示したように、スイッチング素子Ｓ1〜Ｓ4に対するスイッチング信号のパルス幅ｔｗは、図１２に示したものよりも小さくなっているために、出力電圧Ｅｏを充分に低下させることが可能になっている。
【００２６】
なお、図２においては、図示の都合上パルス幅ｔｗがある程度の幅を有するものとなっているが、実際にはこのパルス幅ｔｗは非常に短くゼロに近いものである。つまり、本発明では、無負荷状態又は低負荷状態において、位相シフト量の調整によっては最早浮遊容量に起因する出力電圧Ｅｏを低減できない場合には、１次側ユニット１から２次側ユニット２への出力を実質的に遮断することによって、強制的に出力電圧Ｅｏを低減させようとするものである。
【００２７】
次に、第２の発明の実施形態につき説明する。図３は、この実施形態の要部構成である１次側ユニット１Ａ内の構成を示すブロック図である。この１次側ユニット１Ａが図６の１次側ユニット１と異なっている点は、スイッチング素子Ｓ1〜Ｓ4のそれぞれに対してサージ電圧抑制回路としてのスナバ回路１２が付加されている点である。このようなスナバ回路１２を付加することにより、２次側ユニット２内のスイッチング素子Ｓ5，Ｓ6の双方又は一方が短絡故障した場合にも、直ちに運転を停止することなく、１次側ユニット１側に対する制御のみによって運転を継続することが可能になる。
【００２８】
例えば、スイッチング素子Ｓ5，Ｓ6の双方が短絡故障した場合、図２（又は図１２）に示したスイッチング素子Ｓ5，Ｓ6のパルス波形は常時オン状態の波形となってしまい、前述した位相シフト量の調整によっては、負荷状態とは関係なく出力電圧Ｅｏを制御することができなくなる。したがって、この場合もパルス幅変調器１１によりスイッチング素子Ｓ1〜Ｓ4のスイッチング信号についてのパルス幅制御を行うことになるが、このパルス幅変調器１１によるパルス幅制御はハードスイッチングとなるため、スイッチング素子Ｓ1〜Ｓ4のオフ時にはサージ電圧が発生が発生しようとする。しかし、図３の構成によれば、このサージ電圧をスナバ回路１２が抑制することができるので、１次側ユニット内のスイッチング素子Ｓ1〜Ｓ4のパルス幅制御により、そのまま運転を継続することが可能になる。
【００２９】
図４は第３の発明の実施形態の要部である制御ユニット５Ｂの構成を示すブロック図である。図４の制御ユニット５Ｂが図７の制御ユニット５と異なっている点は、パルス幅拡張手段としてのスイッチング信号合成器１３がスイッチング信号生成器９の出力側に設けられている点である。なお、この図４の構成ではパルス幅変調器１１が図示されていないが、この第３の発明はもちろんパルス幅変調器１１を有する場合及び有しない場合の双方に適用可能なものである。
【００３０】
スイッチング信号合成器１３は、スイッチング信号生成器８，９からのスイッチング信号を入力し、これらのスイッチング信号のパルス幅を加えたものを２次側ユニット２のスイッチング素子Ｓ5，Ｓ6に対するスイッチング信号として出力するようになっている。
【００３１】
図５は、図４の構成におけるスイッチング素子Ｓ1，Ｓ4に対するスイッチング信号、スイッチング素子Ｓ5に対するスイッチング信号、スイッチング素子Ｓ2，Ｓ3に対するスイッチング信号、スイッチング素子Ｓ6に対するスイッチング信号をそれぞれ示した波形図である。スイッチング素子Ｓ5（Ｓ6）に対するスイッチング信号について図５と図１２とを対比してみれば明らかなように、パルス立ち上がり位置は両者共に変わらないが、パルス立ち下がり位置は、スイッチング素子Ｓ1，Ｓ4（Ｓ2，Ｓ3）に対するスイッチング信号のパルス立ち上がり位置のほぼ直前となっている。つまり、図５におけるスイッチング素子Ｓ5（Ｓ6）に対するスイッチング信号のパルス幅は、スイッチング信号合成器１３によって、図１２におけるスイッチング素子Ｓ5（Ｓ6）に対するスイッチング信号のパルス幅よりも拡張されたものとなっている。
【００３２】
次に、上記のように拡張されたパルス幅を有するスイッチング素子Ｓ5，Ｓ6に対するスイッチング信号の作用を、１次側及び２次側の電流経路を簡略的に示した図６乃至図９の説明図を参照しつつ説明する。
【００３３】
図５に示した時刻ｔ1は、１次側のＳ1，Ｓ4のパルスと２次側のＳ5のパルスとが共にオン状態となっている時点であるが、この時刻ｔ1における１次側ユニット１及び２次側ユニット２の電流経路は図６の点線で示すようになっている。すなわち、１次側ユニット１では、直流電源４のプラス側端子からの電流はスイッチング素子Ｓ1、高周波トランス３の１次側コイル、スイッチング素子Ｓ4を通って直流電源４のマイナス側端子に流れる。一方、２次側ユニット２では、負荷電流が、出力端子Ｔ2、整流ダイオードＤ6、高周波トランス３の２次側コイル、スイッチング素子Ｓ5、整流ダイオードＤ7、リアクトルＬ1、出力端子Ｔ1で示す経路に流れる。このとき、この負荷電流によって平滑コンデンサＣ5が充電されている。
【００３４】
次いで、デッドタイムｔｄの期間に入り、時刻ｔ2に至ると、電流経路は図７に示すようになる。すなわち、スイッチング素子Ｓ1〜Ｓ4の全てがオフとなるため１次側では電流が流れず、２次側においてのみリアクトルＬ1の作用により出力電流が環流する。この場合の環流経路は、従来と同様の経路すなわち出力端子Ｔ2、整流ダイオードＤ6，Ｄ5、リアクトルＬ1、出力端子Ｔ1により形成される経路を含んでおり、更に、整流ダイオードＤ8、スイッチング素子Ｓ6，Ｓ5、整流ダイオードＤ7により形成される新たな経路をも含んでいる。つまり、スイッチング信号合成器１３によりＳ5，Ｓ6のパルス幅が拡張されこれらＳ5，Ｓ6が共にオンとなるために、従来は整流ダイオードＤ6，Ｄ5のみを流れていた負荷側循環電流の一部がスイッチング素子Ｓ6，Ｓ5の経路に分岐されるようになる。そのため、整流ダイオードＤ6，Ｄ5を流れる負荷側循環電流は従来に比べて大きく低減されることになる。そして、この時点では平滑コンデンサＣ5の充電は終了し、放電が開始されようとしている。
【００３５】
図８は、時刻ｔ2と同じくデッドタイムｔｄの期間内であり、ｔ2よりもやや遅れた時刻ｔ3での電流経路を示すものである。この時点では、図７の場合と同様の経路に負荷側循環電流が流れているが、平滑コンデンサＣ5の放電が行われているので、ダイオードＤ6，Ｄ5及びスイッチング素子Ｓ6，Ｓ5を流れる負荷側循環電流はこの放電により収束方向へ向かい、最終的にはゼロとなる。
【００３６】
図９は、デッドタイムｔｄの期間を通過した直後の時刻ｔ4での電流経路を示すものである。この時点では、１次側のＳ3，Ｓ2のパルスがオンになっているが、２次側のＳ6のパルスは未だオンになっていない。したがって、１次側ユニット１では、直流電源４のプラス側端子からの電流はスイッチング素子Ｓ3、高周波トランス３の１次側コイル、スイッチング素子Ｓ2を通って直流電源４のマイナス側端子に流れる。一方、２次側ユニット２では、平滑コンデンサＣ5の放電電流が出力端子Ｔ1，Ｔ2を介して負荷側に流れている。
【００３７】
整流ダイオードＤ5，Ｄ6のサージ電圧は、時刻ｔ3と時刻ｔ4との間、つまり図８の状態から図９の状態に切り換わる時点に発生するが、既述したように、負荷側循環電流は整流ダイオードＤ6，Ｄ5の経路とスイッチング素子Ｓ6，Ｓ5の経路とに分岐されている。したがって、整流ダイオードＤ6，Ｄ5を流れる電流は従来に比べて大きく低減しており、そのサージ電圧も大きく低減されることになる。
【００３８】
【発明の効果】
以上のように、第１の発明によれば、１次側スイッチング素子と２次側スイッチング素子との間の制御パルス信号の位相差制御によっては所望の出力電圧を得られない場合にパルス幅変調を行う構成としているので、無負荷状態又は低負荷状態における出力電圧の異常な上昇を抑制することができる。
【００３９】
また、第２の発明によれば、１次側の各スイッチング素子にサージ電圧抑制回路を接続した構成としたので、２次側スイッチング素子に短絡事故が生じた場合にもそのまま運転を継続することが可能になる。
【００４０】
そして、第３の発明によれば、２次側スイッチング素子に対する制御信号のパルス幅を拡張することにより、デッドタイム期間内に２次側整流ダイオードに流れる負荷側循環電流の一部を２次側スイッチング素子に分岐させる構成としているので、デッドタイム期間終了時に発生する整流ダイオードのサージ電圧のレベルを低減することができる。
【図面の簡単な説明】
【図１】第１の発明の実施形態の要部である制御ユニット５Ａの構成を示すブロック図。
【図２】第１の発明の実施形態におけるスイッチング素子Ｓ1〜Ｓ6に対するスイッチング信号をそれぞれ示す波形図。
【図３】第２の発明の実施形態の要部構成である１次側ユニット１Ａ内の構成を示すブロック図。
【図４】第３の発明の実施形態の要部である制御ユニット５Ｂの構成を示すブロック図。
【図５】第３の発明の実施形態におけるスイッチング素子Ｓ1〜Ｓ6に対するスイッチング信号をそれぞれ示す波形図。
【図６】第３の発明の実施形態の動作についての説明図。
【図７】第３の発明の実施形態の動作についての説明図。
【図８】第３の発明の実施形態の動作についての説明図。
【図９】第３の発明の実施形態の動作についての説明図。
【図１０】従来装置の構成図。
【図１１】図１０における制御ユニット５の詳細な構成を示すブロック図。
【図１２】図１０におけるスイッチング素子Ｓ1〜Ｓ6に対するスイッチング信号をそれぞれ示す波形図。
【符号の説明】
１ １次側ユニット
２ ２次側ユニット
３ 高周波トランス
４ 直流電源
５，５Ａ，５Ｂ 制御ユニット
６ 基準パルス発生器
７ 位相シフト器
８，９ スイッチング信号生成器
１０ 電圧制御器
１１ パルス幅変調器
１２ スナバ回路
１３ スイッチング信号合成器
Ｓ1〜Ｓ4 １次側スイッチング素子
Ｓ5，Ｓ6 ２次側スイッチング素子
Ｄ1〜Ｄ4 １次側逆電圧防止ダイオード
Ｄ5〜Ｄ8 整流ダイオード
Ｄ9，Ｄ10 ２次側逆電圧防止ダイオード
Ｃ1〜Ｃ4 共振コンデンサ
Ｃ5 平滑コンデンサ
Ｌ1 リアクトル
Ｔ1，Ｔ2 出力端子

Claims (3)

1. 複数のスイッチング素子から成るブリッジ回路を有し、高周波トランスの１次側に交流電力を出力する１次側ユニットと、
   複数のスイッチング素子及び整流ダイオードから成る整流回路を有し、前記高周波トランスの２次側からの交流電力の入力に基づき直流電力を出力する２次側ユニットと、
   前記１次側ユニットのスイッチング素子と前記２次側ユニットのスイッチング素子との間の制御パルス信号の位相差を制御することにより、前記２次側ユニットから出力される直流電圧を制御する制御ユニットと、
   を備えた電力変換装置において、
   前記制御ユニットは、前記１次側ユニットのスイッチング素子に対する制御信号のパルス幅を変化させるパルス幅変調器を有しており、前記位相差の制御によっては所望の２次側ユニット出力電圧を得られない場合に、このパルス幅変調器によるパルス幅変調を行うものである、
   ことを特徴とする電力変換装置。
2. 前記１次側ユニットの各スイッチング素子は、前記２次側ユニットのいずれかのスイッチング素子の短絡故障時に前記パルス幅変調が行われる場合のサージ電圧を抑制するサージ電圧抑制回路が接続されたものである、
   ことを特徴とする請求項１記載の電力変換装置。
3. 前記制御ユニットは、前記１次側ユニットのスイッチング素子のデッドタイム期間内に、前記２次側ユニットの複数のスイッチング素子が同時にオン状態となる期間が形成されるように、この２次側ユニットの複数のスイッチング素子に対する制御信号のパルス幅を拡張するパルス幅拡張手段を有しており、
   デッドタイム期間内に前記整流ダイオードを流れる負荷側循環電流の一部を、この同時にオン状態となった複数のスイッチング素子により形成される経路に分岐させ、これによりデッドタイム期間終了時点での前記整流ダイオードのサージ電圧を低減させるものである、
   ことを特徴とする請求項１又は２記載の電力変換装置。

Images