JP2002009621A

JP2002009621A - Ｄ／ａコンバ−タ

Info

Publication number: JP2002009621A
Application number: JP2000188042A
Authority: JP
Inventors: Yasuo Morimoto; 康夫森本; Toshio Kumamoto; 敏夫熊本; Takashi Okuda; 孝奥田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-06-22
Filing date: 2000-06-22
Publication date: 2002-01-11

Abstract

(57)【要約】【課題】抵抗のばらつきを抑制することが十分であ
り、変換精度を向上するＤ／Ａコンバータを得ることで
ある。【解決手段】ラダー抵抗を時間的に変化させることに
より、抵抗値のばらつき誤差を平均化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はＤ／Ａコンバ−タ
に係り、特に半導体回路に用いられ、変換精度を向上す
るＤ／Ａコンバ−タに関するものである。

【０００２】

【従来の技術】図８は、例えば、特開平８−８４０７８
号公報に示す従来のＤ／Ａコンバ−タのブロック図であ
る。図８を参照して、このＤ／Ａコンバ−タは入力信号
Ｄ１〜Ｄｎに基づいて複数のスイッチ回路Ｓ１〜Ｓｎを
介して、抵抗網４００に基準電位ＶＰ，ＶＭを供給する
かどうかを選択する。

【０００３】また、入力信号Ｄ１〜Ｄｎがアナログ信号
Ａｏｕｔに変換されて出力される。スイッチ回路Ｓ１〜
Ｓｎは入力信号Ｄ１〜Ｄｎに基づいてＯＮ・ＯＦＦされ
るトランジスタＲＰ，ＲＮと、制御信号Ｃでトランジス
タＲＰ，ＲＮを調整する抵抗値調整装置５００とから構
成される。

【０００４】

【発明が解決しようとする課題】上記のような従来のＤ
／Ａコンバ−タは抵抗のばらつきを抑制することが不十
分であり、変換精度が制限されるという問題がある。

【０００５】

【課題を解決するための手段】この発明に係るＤ／Ａコ
ンバ−タは複数ビットのデジタル入力信号に基づいて、
複数のスイッチを開閉し、スイッチを介してラダー抵抗
に基準電圧を供給するかどうかを選択することによっ
て、デジタル入力信号をアナログ信号に変換し、出力す
るＤ／Ａコンバ−タにおいて、ラダー抵抗を時間的に変
化させることにより、抵抗値のばらつき誤差を平均化す
るものである。

【０００６】また、請求項１記載のＤ／Ａコンバ−タに
おいて、ラダー抵抗は変換に必要となる個数以上の抵抗
で構成され、抵抗の中から任意の個数を選択し、選択さ
れる抵抗の位置が変換時毎に変化するものである。

【０００７】また、請求項１記載のＤ／Ａコンバ−タに
おいて、ラダー抵抗は円形に構成され、ラダー抵抗の中
から任意の個数を選択し、選択される抵抗の位置が変換
時毎に変化するものである。

【０００８】また、請求項３記載のＤ／Ａコンバ−タに
おいて、ラダー抵抗は抵抗の接続を任意の場所でＯＦＦ
できるスイッチを有し、ＯＦＦされる場所が変換時毎に
変化するものである。

【０００９】また、複数ビットのデジタル入力信号に基
づいて、複数のスイッチを開閉し、基準電圧を抵抗を介
して供給し、電流を加算することによって、デジタル入
力信号をアナログ信号に変換して出力するＤ／Ａコンバ
−タにおいて、複数のスイッチは、入力コード及び入力
コードに直接依存しない情報によって複数のスイッチの
開閉を変換時毎に変化させものである。

【００１０】さらに、複数ビットのデジタル入力信号に
基づいて、複数のスイッチを開閉し、基準電圧を複数の
抵抗を介して供給し、電圧を加算することによって、デ
ジタル入力信号をアナログ信号に変換して出力するＤ／
Ａコンバ−タにおいて、複数の抵抗の接続を一箇所でＯ
ＦＦできるスイッチと、変換時毎にＯＦＦする箇所が変
化する複数のスイッチとを有するものである。

【００１１】

【発明の実施の形態】実施の形態１．以下、この発明に
ついて説明する。図１は実施の形態１によるＤ／Ａコン
バ−タの回路図である。図１を参照して、このＤ／Ａコ
ンバ−タ１は第１の基準電位Ｖｔｏｐ（以下、Ｖｔｏｐ
と示す）の入力端子３０と、第２の基準電位Ｖｂｏｔ
（以下、Ｖｂｏｔと示す）の入力端子３１と、出力電位
Ｒｏｕｔ（以下、Ｒｏｕｔと示す）が発生する出力端子
３３とを設ける。

【００１２】また、Ｖｔｏｐの入力端子３０に一端が接
続するスイッチ１ａ〜１１ａと、Ｖｂｏｔの入力端子３
１に一端が接続するスイッチ１ｄ〜１１ｄとを設ける。

【００１３】また、スイッチ４ａの他端と、１１ｄの他
端とが接続し、スイッチ５ａの他端と、１０ｄの他端と
が接続するというように、スイッチ４ａ〜１１ａの他端
とスイッチ１１ｄ〜４ｄの他端とが各々接続している。

【００１４】また、スイッチ１ａの他端にはスイッチ１
ｂの一端が接続し、スイッチ２ａの他端にはスイッチ２
ｂの一端が接続するというように、スイッチ１ａ〜１１
ａの他端及びスイッチ１ｄ〜３ｄの他端にはスイッチ１
ｂ〜１４ｂの一端とが各々接続する。

【００１５】また、スイッチ１ａの他端とスイッチ１ｂ
の一端との接続ノードと、スイッチ２ａの他端とスイッ
チ２ｂの一端との接続ノードとの間には抵抗１ｃが接続
され、スイッチ２ａの他端とスイッチ２ｂの一端との接
続ノードと、スイッチ３ａの他端とスイッチ３ｂの一端
との接続ノードとの間には抵抗２ｃが接続されるという
ように、スイッチ１ａ〜１１ａの他端及びスイッチ１ｄ
〜３ｄの他端とスイッチ１ｂ〜１４ｂの一端との接続ノ
ードとの間には抵抗１ｃ〜１３ｃが各々接続される。

【００１６】また、各スイッチ１ｂ〜１４ｂの他端はＲ
ｏｕｔの出力端子３３に接続している。

【００１７】図２は実施の形態１によるＤ／Ａコンバ−
タのスイッチ制御回路図である。図２を参照して、この
スイッチ接続回路５０は入力コードｉの入力端子３５
と、入力コードｉ及び位置オフセットｋとが入力される
バッファ３７と、バッファ３７の出力信号が入力される
バッファ３８と、バッファ３８の出力信号が入力され、
出力Ｑ（＝Ｑ０＋ｉ＋ｋ）を出力するレジスタ５１と、
出力Ｑが入力されるデコーダ５３とを設ける。また、出
力Ｑはバッファ３８にも入力される。

【００１８】また、この動作は入力コードｉ及び位置オ
フセットｋを加算することで、次のＶｔｏｐの接続位置
のずれ量を計算する。その結果をレジスタ５１に入力す
ることにより現時点での位置情報とずれ量が加算され、
Ｖｔｏｐの接続位置を表す情報を生成する。

【００１９】その後、デコーダ５３によって各スイッチ
を制御する制御情報に変換する。

【００２０】尚、Ｖｂｏｔに接続するスイッチはＶｔｏ
ｐに接続するスイッチよりも決まった量（例えば、２ビ
ット４値の選択の場合は４）だけずれた位置を接続す
る。

【００２１】また、出力選択は位置情報から出力コード
分ずれた位置のスイッチをＯＮすることで、出力に使用
する抵抗の位置を変えながら出力できる。

【００２２】次にＤ／Ａコンバ−タ１の動作を説明す
る。一般に、入力コードｉが０のとき、Ｒｏｕｔ＝Ｖｔ
ｏｐ、入力コードｉが２＾ｋ−１のとき、Ｒｏｕｔ＝Ｖ
ｂｏｔとなる。その間は抵抗で分圧される出力が出る。

【００２３】また、出力コードｎが選択されるときに出
力されるのはＲｏｕｔ＝Ｖｂｏｔ＋ｎ／（２＾ｋ−１）
×（Ｖｔｏｐ−Ｖｂｏｔ）となる。位置オフセットｋは
ビットである。

【００２４】図２におけるスイッチ接続回路５０のデコ
ーダ５３の出力信号により、図１の破線部が選択された
とする。例えば、スイッチ６ａ、６ｄがＯＮされた状態
でスイッチ６ｂをＯＮする場合、ＶｔｏｐとＲｏｕｔと
が短絡されることになるのでＲｏｕｔ＝Ｖｔｏｐとな
る。

【００２５】また、例えば、スイッチ６ａ、６ｄがＯＮ
された状態でスイッチ７ｂをＯＮする場合、上式におい
て、出力コードｎは２、位置オフセットｋは２ビットを
代入するのと同様となるので、Ｒｏｕｔ＝Ｖｂｏｔ＋２
／３×（Ｖｔｏｐ−Ｖｂｏｔ）＝（２Ｖｔｏｐ＋Ｖｂｏ
ｔ）／３となる。

【００２６】従って、図１のような変換に必要な個数以
上の抵抗で構成されるラダー抵抗（以下、ラダー抵抗と
示す）の破線部においては、Ｖｔｏｐ、Ｖｂｏｔに接続
するスイッチの各々１箇所（６ａ、６ｄ）をＯＮするこ
とにより、ＯＮされるスイッチに接続する抵抗６ｃ〜８
ｃに電流が流れて、ＯＮされるスイッチの間にある抵抗
で分圧される。

【００２７】また、分圧されて生成される電位をスイッ
チ６ｂ〜９ｂによって選択する。

【００２８】この実施の形態１によると、ラダー抵抗の
中から任意の抵抗を選択して用い、かつ、選択位置が変
換時間毎に変化することにより、抵抗値のばらつき誤差
成分を時間的に平均化して、変換精度を向上することが
可能となる。

【００２９】実施の形態２．図３は実施の形態２による
Ｄ／Ａコンバ−タの回路図である。図３を参照して、こ
のＤ／Ａコンバ−タ７０はＶｔｏｐの入力端子７１と、
Ｖｂｏｔの入力端子７３と、Ｒｏｕｔの出力端子７５と
を設ける。

【００３０】また、Ｖｔｏｐの入力端子７１に一端が接
続するスイッチ７７ａ，７８ａ，８０ａ，８１ａ，８３
ａ，８５ａと、Ｖｂｏｔの入力端子７３に一端が接続す
るスイッチ７７ｂ，７８ｂ，８０ｂ，８１ｂ，８３ｂ，
８５ｂとを設ける。

【００３１】また、スイッチ７７ａの他端と、７７ｂの
他端とが接続し、スイッチ７８ａ，７８ｂの他端とが接
続するというように、スイッチ７７ａ，７８ａ，８０
ａ，８１ａ，８３ａ，８５ａの他端とスイッチ７７ｂ，
７８ｂ，８０ｂ，８１ｂ，８３ｂ，８５ｂの他端とが各
々接続している。

【００３２】また、スイッチ７７ａの他端にはスイッチ
７７ｄの一端が接続し、スイッチ７８ａの他端にはスイ
ッチ７８ｄの一端が接続するというように、スイッチ７
７ａ，７８ａ，８０ａ，８１ａ，８３ａ，８５ａの他端
にはスイッチ７７ｄ，７８ｄ，８０ｄ，８１ｄ，８３
ｄ，８５ｄの一端とが各々接続する。

【００３３】また、スイッチ７７ａの他端とスイッチ７
７ｂの他端との接続ノードと、スイッチ７８ａの他端と
スイッチ７８ｂの他端との接続ノードとの間には抵抗７
８ｃが接続され、スイッチ７８ａの他端とスイッチ７８
ｂの他端との接続ノードと、スイッチ８０ａの他端とス
イッチ８０ｂの他端との接続ノードとの間には抵抗８０
ｃが接続されるというように、スイッチ７７ａ，７８
ａ，８０ａ，８１ａ，８３ａ，８５ａの他端とスイッチ
７７ｂ，７８ｂ，８０ｂ，８１ｂ，８３ｂ，８５ｂの他
端との接続ノードとの間には抵抗７７ｃ，７８ｃ，８０
ｃ，８１ｃ，８３ｃ，８５ｃが各々接続される。

【００３４】また、各スイッチ７７ｄ，７８ｄ，８０
ｄ，８１ｄ，８３ｄ，８５ｄの他端はＲｏｕｔの出力端
子３３に接続している。

【００３５】また、スイッチ７７ａ、８１ａがＯＮされ
た状態でスイッチ７７ｄのみＯＮする場合、発生する出
力電位はＲｏｕｔ＝Ｖｔｏｐとなる。

【００３６】また、図３のようにスイッチ７７ａ、８１
ａがＯＮされた状態でスイッチ７８ｄのみＯＮする場
合、発生する出力電位はＲｏｕｔ＝（２Ｖｔｏｐ＋Ｖｂ
ｏｔ）／３となる。

【００３７】また、スイッチ７７ａ、８１ａがＯＮされ
た状態でスイッチ８０ｄのみＯＮする場合、発生する出
力電位はＲｏｕｔ＝（Ｖｔｏｐ＋２Ｖｂｏｔ）／３とな
る。

【００３８】また、スイッチ７７ａ、８１ａがＯＮされ
た状態でスイッチ８１ｄのみＯＮする場合、発生する出
力電位はＲｏｕｔ＝Ｖｂｏｔとなる。

【００３９】また、スイッチ７７ａ、８１ａがＯＮされ
た状態でスイッチ８３ｄのみＯＮする場合、発生する出
力電位はＲｏｕｔ＝（Ｖｔｏｐ＋２Ｖｂｏｔ）／３とな
る。

【００４０】また、スイッチ７７ａ、８１ａがＯＮされ
た状態でスイッチ８５ｄのみＯＮする場合、発生する出
力電位はＲｏｕｔ＝（２Ｖｔｏｐ＋Ｖｂｏｔ）／３とな
る。

【００４１】従って、円形に接続されるラダー抵抗の中
から任意の抵抗を選択して用い、選択位置が変換時毎に
動的に変化するように構成される。

【００４２】また、ラダー抵抗を構成する抵抗の数を増
加し、Ｖｔｏｐ、Ｖｂｏｔを電位取り出しに用いない側
の抵抗数が多くなるように接続してもよい。

【００４３】即ち、ラダー抵抗を円形に配置する場合、
Ｖｔｏｐ、Ｖｂｏｔの接続後、時計回り及び反時計回り
の電流パスが生じる。この内一方は出力電位生成用に用
いるが、他方は用いない。そこで片側の抵抗の数を増加
することにより、用いない側の電流を低下させ、消費電
流を低減する。

【００４４】この実施の形態２によると、実施の形態１
同様、Ｖｔｏｐ、Ｖｂｏｔ用のスイッチのＯＮする位置
は時間により変化させ、Ｒｏｕｔ用のスイッチのＯＮす
る位置はＶｔｏｐ、Ｖｂｏｔを基準とし、入力コードに
応じた位置をＯＮするので、抵抗値のばらつき誤差が平
均化されるため、変換精度が向上する。

【００４５】実施の形態３．図４は実施の形態３による
Ｄ／Ａコンバ−タの回路図である。図４を参照して、こ
のＤ／Ａコンバ−タ１００はＶｔｏｐの入力端子１０１
と、Ｖｂｏｔの入力端子１０３と、Ｒｏｕｔの出力端子
１０５とを設ける。

【００４６】また、Ｖｔｏｐの入力端子１０１に一端が
接続するスイッチ１０７ａ，１０８ａ，１１０ａ，１１
１ａと、Ｖｂｏｔの入力端子７３に一端が接続するスイ
ッチ１０７ｂ，１０８ｂ，１１０ｂ，１１１ｂとを設け
る。

【００４７】また、スイッチ１０７ａの他端と、１０７
ｂの他端とが接続し、スイッチ１０８ａ，１０８ｂの他
端とが接続するというように、スイッチ１０７ａ，１０
８ａ，１１０ａ，１１１ａの他端とスイッチ１０７ｂ，
１０８ｂ，１１０ｂ，１１１ｂの他端とが各々接続して
いる。

【００４８】また、スイッチ１０７ａの他端にはスイッ
チ１０７ｅの一端が接続し、スイッチ１０８ａの他端に
はスイッチ１０８ｅの一端が接続するというように、ス
イッチ１０７ａ，１０８ａ，１１０ａ，１１１ａの他端
にはスイッチ１０７ｅ，１０８ｅ，１１０ｅ，１１１ｅ
の一端とが各々接続する。

【００４９】また、スイッチ１０７ａの他端とスイッチ
１０７ｂの他端との接続ノードにはスイッチ１０７ｄの
一端が接続し、スイッチ１０８ａの他端とスイッチ１０
８ｂの他端との接続ノードには抵抗１０８ｃの他端が接
続され、スイッチ１０７ｄの他端と抵抗１０８ｃの一端
が接続している。

【００５０】また、上記同様、スイッチ１０８ａ，１１
０ａ，１１１ａの他端とスイッチ１０８ｂ，１１０ｂ，
１１１ｂの他端との接続ノードとの間にはスイッチ１０
８ｄ，１１０ｄ，１１１ｄと抵抗１１０ｃ，１１１ｃ，
１０７ｃとが各々接続される。

【００５１】また、各スイッチ１０７ｅ，１０８ｅ，１
１０ｅ，１１１ｅの他端はＲｏｕｔの出力端子１０５に
接続している。

【００５２】従って、円形に接続されるラダー抵抗につ
いて、任意の場所で抵抗の接続をＯＦＦできるようなス
イッチを有し、ＯＦＦする場所を変換時毎に動的に変化
するように構成される。

【００５３】また、入力ビットＮに対し、２＾Ｎ個の抵
抗と、それに接続するスイッチにより円形のラダー抵抗
を構成し、それぞれの抵抗の一端にはＶｔｏｐ、Ｖｂｏ
ｔを接続するためのスイッチを設ける。

【００５４】また、それぞれ２＾Ｎ個あるラダー抵抗内
のスイッチのうち１つだけ（例えば１１０ｄ）をＯＦＦ
し、スイッチ１１１ａ，１１０ｂをＯＮした状態でスイ
ッチ１０７ｅをＯＮすることにより、Ｒｏｕｔ＝（２Ｖ
ｔｏｐ＋Ｖｂｏｔ）／３という所望の出力電位を得る。

【００５５】この実施の形態３によると、実施の形態２
に比べ、余分な電流が必要なく、低消費電力化が図れ
る。

【００５６】実施の形態４．図５は実施の形態４による
Ｄ／Ａコンバ−タの回路図である。図５を参照して、こ
のＤ／Ａコンバ−タ１３０は基準電位Ｖｒｅｆ（以下、
Ｖｒｅｆと示す）の入力端子１３１と、＋端子が接地さ
れているアンプ１５３と、アンプ１５３の出力端子およ
び−端子とを接続する抵抗１５１と、アンプ１５３の出
力端子に接続し、出力電位Ｏｕｔ（以下、Ｏｕｔと示
す）が発生する出力端子１５５とを設ける。

【００５７】また、Ｖｒｅｆの入力端子１３１に一端が
接続する抵抗１３３ｃ，１３５ｃ，１３７ｃ，１３８ｃ
と、一端が各抵抗１３３ｃ，１３５ｃ，１３７ｃ，１３
８ｃに接続されるスイッチ１３３ａ，１３５ａ，１３７
ａ，１３８ａとを設ける。

【００５８】また、接地されている端子１３３ｂ，１３
５ｂ，１３７ｂ，１３８ｂと、アンプ１５３の−端子に
接続される端子１３３ｄ，１３５ｄ，１３７ｄ，１３８
ｄとを設ける。

【００５９】図６は実施の形態４によるＤ／Ａコンバ−
タのスイッチ制御回路図である。図６を参照して、この
スイッチ接続回路１７０は入力コードｉの入力端子１７
５と、入力コードｉ及び位置オフセットｋとが入力され
るバッファ１５７と、バッファ１５７の出力信号が入力
されるバッファ１５８と、バッファ１５８の出力信号が
入力されるレジスタ１７１と、レジスタ１７１からの出
力Ｑ及び入力コードｉが入力されるバッファ１７７と、
バッファ１７７からの出力が入力されるサーモメータデ
コーダ１５０とを設ける。また、出力Ｑはバッファ１５
８にも入力される。

【００６０】また、この動作は入力コードｉ及び位置オ
フセットｋの和の累積に入力コードｉを加算し、その結
果をサーモメータデコーダ１５０でデコードしたものを
２＾Ｎの制御情報に変換する。

【００６１】即ち、入力コードｉとそれに直接依存しな
い情報によってスイッチのＯＮ・ＯＦＦを制御する構成
となっている。

【００６２】この実施の形態４によると、実施の形態１
に比べて、さらに変換精度を向上することが可能とな
る。

【００６３】実施の形態５．図７は実施の形態５による
Ｄ／Ａコンバ−タの回路図である。図７を参照して、こ
のＤ／Ａコンバ−タ１８０はＶｒｅｆの入力端子１８１
と、＋端子が接地されているアンプ１９３と、アンプ１
９３の出力端子および−端子とを接続する抵抗１９１
と、アンプ１９３の出力端子に接続し、Ｏｕｔが発生す
る出力端子１９５とを設ける。

【００６４】また、Ｖｒｅｆの入力端子１８１に一端が
接続するスイッチ１８３ａ，１８５ａ，１８７ａ，１８
８ａと、一端が各スイッチ１８３ａ，１８５ａ，１８７
ａ，１８８ａの他端に接続される抵抗１８３ｃ，１８５
ｃ，１８７ｃ，１８８ｃとを設ける。

【００６５】また、一端が各スイッチ１８５ａ，１８７
ａ，１８８ａの他端に接続されるスイッチ１８５ｂ，１
８７ｂ，１８８ｂと、一端がスイッチ１８８ａの他端に
接続される抵抗１８８ｃと、一端が抵抗１８８ｃの他端
に接続するスイッチ１８３ｂとを設ける。

【００６６】また、一端が各スイッチ１８３ａ，１８５
ａ，１８７ａ，１８８ａの他端に接続される抵抗１８３
ｄ，１８５ｄ，１８７ｄ，１８８ｄとを設ける。

【００６７】また、一端が各スイッチ１８３ａ，１８５
ａ，１８７ａ，１８８ａの他端に接続される抵抗１８３
ｅ，１８５ｅ，１８７ｅ，１８８ｅと、一端が各抵抗１
８３ｅ，１８５ｅ，１８７ｅ，１８８ｅの他端に接続さ
れるスイッチ１８３ｆ，１８５ｆ，１８７ｆ，１８８ｆ
とを設ける。

【００６８】また、各スイッチ１８３ｆ，１８５ｆ，１
８７ｆ，１８８ｆの他端は各抵抗１８３ｄ，１８５ｄ，
１８７ｄ，１８８ｄの他端に接続され、一端が各抵抗１
８３ｄ，１８５ｄ，１８７ｄ，１８８ｄの他端に接続さ
れるスイッチ１８３ｇ，１８５ｇ，１８７ｇ，１８８ｇ
とを設ける。

【００６９】また、接地されている端子１８３ｈ，１８
５ｈ，１８７ｈ，１８８ｈと、アンプ１９３の−端子に
接続される端子１８３ｉ，１８５ｉ，１８７ｉ，１８８
ｉとを設ける。

【００７０】従って、２Ｒを構成する抵抗に並列に２Ｒ
の抵抗とスイッチを直列に接続するスイッチを設け、Ｒ
を構成する抵抗に直列にスイッチを挿入して、両端に抵
抗とスイッチを直列に接続したものである。

【００７１】また、Ｖｒｅｆに接続する各スイッチ１８
３ａ，１８５ａ，１８７ａ，１８８ａを時系列に変化さ
せながら選択し、スイッチ１８３ａをＯＮする。次にス
イッチ１８３ｂをＯＦＦし、スイッチ１８８ｆをＯＮに
して、スイッチ１８８ｇを端子１８８ｈ，１８８ｉに切
り替えることにより出力電位を得る。

【００７２】この実施の形態５によると、他の実施の形
態に比べ、少ない抵抗で変換精度を向上することが可能
となる。

【００７３】

【発明の効果】この発明に係るＤ／Ａコンバ−タは複数
ビットのデジタル入力信号に基づいて、複数のスイッチ
を開閉し、スイッチを介してラダー抵抗に基準電圧を供
給するかどうかを選択することによって、デジタル入力
信号をアナログ信号に変換し、出力するＤ／Ａコンバ−
タにおいて、ラダー抵抗を時間的に変化させることによ
り、抵抗値のばらつき誤差を平均化するので、変換精度
を向上することが可能となる。

【００７４】また、請求項１記載のＤ／Ａコンバ−タに
おいて、ラダー抵抗は変換に必要となる個数以上の抵抗
で構成され、抵抗の中から任意の個数を選択し、選択さ
れる抵抗の位置が変換時毎に変化するので、抵抗値のば
らつき誤差が平均化されるため、変換精度が向上する。

【００７５】また、請求項１記載のＤ／Ａコンバ−タに
おいて、ラダー抵抗は円形に構成され、ラダー抵抗の中
から任意の個数を選択し、選択される抵抗の位置が変換
時毎に変化するので、さらに変換精度を向上することが
可能となる。

【００７６】また、請求項３記載のＤ／Ａコンバ−タに
おいて、ラダー抵抗は抵抗の接続を任意の場所でＯＦＦ
できるスイッチを有し、ＯＦＦされる場所が変換時毎に
変化するので、余分な電流が必要なく、低消費電力化が
図れる。

【００７７】また、複数ビットのデジタル入力信号に基
づいて、複数のスイッチを開閉し、基準電圧を抵抗を介
して供給し、電流を加算することによって、デジタル入
力信号をアナログ信号に変換して出力するＤ／Ａコンバ
−タにおいて、複数のスイッチは、入力コード及び入力
コードに直接依存しない情報によって複数のスイッチの
開閉を変換時毎に変化させるので、さらに変換精度を向
上することが可能となる。

【００７８】また、複数ビットのデジタル入力信号に基
づいて、複数のスイッチを開閉し、基準電圧を複数の抵
抗を介して供給し、電圧を加算することによって、デジ
タル入力信号をアナログ信号に変換して出力するＤ／Ａ
コンバ−タにおいて、複数の抵抗の接続を一箇所でＯＦ
Ｆできるスイッチと、変換時毎にＯＦＦする箇所が変化
する複数のスイッチとを有するので、少ない抵抗で変換
精度を向上することが可能となる。

【図面の簡単な説明】

【図１】この発明の実施の形態１によるＤ／Ａコンバ
−タの回路図である。

【図２】この発明の実施の形態１によるＤ／Ａコンバ
−タのスイッチ制御回路図である。

【図３】この実施の実施の形態２によるＤ／Ａコンバ
−タの回路図である。

【図４】この発明の実施の形態３によるＤ／Ａコンバ
−タの回路図である。

【図５】この発明の実施の形態４によるＤ／Ａコンバ
−タの回路図である。

【図６】この発明の実施の形態４によるＤ／Ａコンバ
−タのスイッチ制御回路図である。

【図７】この発明の実施の形態５によるＤ／Ａコンバ
−タの回路図である。

【図８】従来のＤ／Ａコンバ−タのブロック図であ
る。

【符号の説明】

６ａスイッチ６ｂスイッチ６ｃ抵抗６ｄスイッチ７ａスイッチ７ｂスイッチ７ｃ抵抗７ｄスイッチ８ａスイッチ８ｂスイッチ８ｃ抵抗８ｄスイッチ９ａスイッチ９ｂスイッチ９ｃ抵抗９ｄスイッチ５１レジスタ５３デコーダ７７ｃ抵抗７７ｄスイッチ７８ｃ抵抗７８ｄスイッチ８０ｃ抵抗８０ｄスイッチ８１ｃ抵抗８１ｄスイッチ８３ｃ抵抗８３ｄスイッチ８５ｃ抵抗８５ｄスイッチ１０７ｃ抵抗１０７ｄスイッ
チ１０８ｃ抵抗１０８ｄスイッ
チ１１０ｃ抵抗１１０ｄスイッ
チ１１１ｃ抵抗１１１ｄスイッ
チ１３３ａスイッチ１３５ａスイッ
チ１３７ａスイッチ１３８ａスイッ
チ１５０サーモメータデコーダ１８３ｂスイッチ１８３ｇスイッ
チ１８５ｂスイッチ１８５ｇスイッ
チ１８７ｂスイッチ１８７ｇスイッ
チ１８８ｂスイッチ１８８ｇスイッ
チ

───────────────────────────────────────────────────── フロントページの続き (72)発明者奥田孝東京都千代田区丸の内二丁目２番３号三菱電機株式会社内Ｆターム(参考） 5J022 AB03 AB04 AB05 AC05 BA04 CA01 CB06 CD03 CE08 CF07

Claims

【特許請求の範囲】

【請求項１】複数ビットのデジタル入力信号に基づい
て、複数のスイッチを開閉し、前記スイッチを介してラ
ダー抵抗に基準電圧を供給するかどうかを選択すること
によって、前記デジタル入力信号をアナログ信号に変換
し、出力するＤ／Ａコンバ−タにおいて、前記ラダー抵抗を時間的に変化させることにより、抵抗
値のばらつき誤差を平均化することを特徴とするＤ／Ａ
コンバ−タ。
【請求項２】請求項１記載のＤ／Ａコンバ−タにおい
て、ラダー抵抗は変換に必要となる個数以上の抵抗で構成さ
れ、前記抵抗の中から任意の個数を選択し、前記選択さ
れる抵抗の位置が変換時毎に変化することを特徴とする
Ｄ／Ａコンバ−タ。
【請求項３】請求項１記載のＤ／Ａコンバ−タにおい
て、ラダー抵抗は円形に構成され、前記ラダー抵抗の中から
任意の個数を選択し、前記選択される抵抗の位置が変換
時毎に変化することを特徴とするＤ／Ａコンバ−タ。
【請求項４】請求項３記載のＤ／Ａコンバ−タにおい
て、ラダー抵抗は抵抗の接続を任意の場所でＯＦＦできるス
イッチを有し、前記ＯＦＦされる場所が変換時毎に変化
することを特徴とするＤ／Ａコンバ−タ。
【請求項５】複数ビットのデジタル入力信号に基づい
て、複数のスイッチを開閉し、基準電圧を抵抗を介して
供給し、電流を加算することによって、前記デジタル入
力信号をアナログ信号に変換して出力するＤ／Ａコンバ
−タにおいて、前記複数のスイッチは、入力コード及び前記入力コード
に直接依存しない情報によって前記複数のスイッチの開
閉を変換時毎に変化させることを特徴とするＤ／Ａコン
バ−タ。
【請求項６】複数ビットのデジタル入力信号に基づい
て、複数のスイッチを開閉し、基準電圧を複数の抵抗を
介して供給し、電圧を加算することによって、前記デジ
タル入力信号をアナログ信号に変換して出力するＤ／Ａ
コンバ−タにおいて、前記複数の抵抗の接続を一箇所でＯＦＦできるスイッチ
と、変換時毎にＯＦＦする箇所が変化する前記複数のスイッ
チとを有することを特徴とするＤ／Ａコンバ−タ。