TWI831593B - 發光二極體驅動器及其數位類比轉換器參考電路 - Google Patents

發光二極體驅動器及其數位類比轉換器參考電路 Download PDF

Info

Publication number
TWI831593B
TWI831593B TW112103354A TW112103354A TWI831593B TW I831593 B TWI831593 B TW I831593B TW 112103354 A TW112103354 A TW 112103354A TW 112103354 A TW112103354 A TW 112103354A TW I831593 B TWI831593 B TW I831593B
Authority
TW
Taiwan
Prior art keywords
dac
circuit
resistor
type
resistance value
Prior art date
Application number
TW112103354A
Other languages
English (en)
Other versions
TW202412468A (zh
Inventor
趙濟光
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Application granted granted Critical
Publication of TWI831593B publication Critical patent/TWI831593B/zh
Publication of TW202412468A publication Critical patent/TW202412468A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/345—Current stabilisation; Maintaining constant current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/10—Controlling the intensity of the light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/34—Voltage stabilisation; Maintaining constant voltage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • H05B45/54—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits in a series array of LEDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種數位類比轉換器(digital-to-analog converter, DAC)，用以根據輸入碼產生輸出電壓，包括：第一型及第二型子DAC電路。第一型子DAC電路包括第一電阻串及複數第一開關，且用以接收參考電流以決定第一電壓降。複數第一開關由輸入碼之第一位元部分控制，以決定第一電壓降之分壓。第二型子DAC電路包括第二電阻串及複數第二開關。複數第二開關由輸入碼之第二位元部分控制，以決定第二電阻串之一部分接收參考電流，其中第二電阻串之該部分與參考電流用以決定第二電壓降。輸出電壓包括第二電壓降及第一電壓降之分壓的總和。

Description

發光二極體驅動器及其數位類比轉換器參考電路
本發明係有關一種發光二極體(light emitting diode, LED)驅動器，特別是指一種包括高解析度數位類比轉換器(digital-to-analog converter, DAC)參考電路的LED驅動器。本發明也有關於用於LED驅動器之具有較小實體布局面積的一種高解析度DAC參考電路。
為了節省顯示面板整體系統功率且改善影像品質(例如對比度)，LED背光系統的亮度控制扮演重要的角色。現今的趨勢為盡可能採用更多的局部調光區域，並使得局部調光解析度盡可能精細，以達成上述兩項目標，亦即，低功率且高對比度。因此，為了使亮度控制具有更精細的解析度，以達成高對比度，LED驅動器的數量比例將隨著局部調光區域的增加而對應增加，驅動器中的電路元件數量也將增加。然而，上述大數量的電路元件需集中製造於單一晶粒(die)中，或在單一LED背光系統中需有許多分離的晶片，如此將不可避免地造成LED驅動器的大尺寸，因此使得晶片尺寸增加。為克服大面積與高成本問題，需設計出只占用小面積的高解析度LED驅動器。
圖1顯示一種先前技術背光LED驅動器901。背光LED驅動器之亮度控制可藉由數位類比轉換器(DAC)與電壓電流轉換器達成，其中以DAC輸出電壓作為電壓電流轉換器之輸入。亮度控制的解析度由DAC的解析度決定。圖1所示的B位元DAC為溫度計型(thermometer-type)DAC，包括耦接於複數開關的電阻串，複數開關用以選擇電阻串的其中一分壓。複數開關由B位元解碼器所控制，B位元解碼器用以將B位元DAC輸入碼Din[B-1:0]轉換為2 B條控制線，藉此控制複數開關。每增加一個數位DAC輸入碼，DAC的電路元件數量便增加2倍(或4倍)。
DAC的電路元件的總數量由DAC的類型所決定。於一給定的解析度之條件下，二進位型(binary-type)DAC所需的電路元件數量遠少於溫度計型DAC所需的電路元件數量。然而，二進位型DAC的線性特性較差，導致背光亮度之精確度較差。
請繼續參閱圖1，輸出LED電流(ILED)由溫度計型B位元DAC控制，ILED由回授電壓(Vfb)經電流槽電阻(Rcs)的分壓所決定。若運算放大器(OP)為理想運算放大器，Vfb的位準將等於DAC輸出電壓Vref。由於DAC輸出電壓Vref係由B位元DAC中複數開關的其中一開關之導通所決定，因此Vref可被設計為正比於B位元DAC輸入碼，使得ILED正比於B位元DAC輸入碼。DAC輸出電壓Vref可由下列式子表示：
式(1)
式(1)中， 為每單位參考電阻之電阻值。
溫度計型DAC的缺點之一在於，溫度計型DAC的實體布局面積較大且係由電壓與電流之限制所決定，而非由組成元件的精確性(或匹配性)決定。
圖2顯示用以組成圖1中DAC的電阻串的複數電阻之布局圖。根據輸出電壓控制電流源的電壓裕度需求，DAC輸出電壓Vref的最大位準Vref_max通常設計為0.1伏特~0.2伏特。由於LED驅動器中的DAC解析度為B位元，因此每單位參考電阻的壓降為Vref_max/(2 B-1)，再根據給定的參考電流Iref，電阻值Rref_u可由下列式(2)計算出：
式(2)
舉例而言，假設Vref_max=0.2V，Iref=10µA，且B=10，則Rref_u應被設計為大約20歐姆。DAC設計的另一重要規格，即DAC線性表現，也是重要的考量。在圖1的DAC中，Rref_u的匹配性通常決定了DAC的整體線性程度，因此，通常會使用例如P型或N型的多晶矽電阻(poly-silicon resistors)作為矽積體電路晶片上的單位參考電阻Rref_u。
然而，由於上述多晶矽電阻之每平方電阻值(即片電阻sheet resistance)通常為幾百歐姆，因此需並聯耦接許多單位尺寸的電阻，以達成Rref_u。假設並聯耦接的單位尺寸電阻為Ru，圖1中DAC的電阻串的單位電阻為一疊並聯耦接的Ru，如圖2所示。假設並聯耦接的Ru所組成的單位電阻(Rref_u)的數量為Np，則圖1中B位元DAC所需的Ru總數量為：
圖1中Ru的總數量= 式(3)
該數量可多至數千甚至超過一萬個電阻元件。換言之，DAC中的電阻部分便佔據相當大的矽面積。圖1的DAC的另一缺點在於，需要B位元解碼器。一般而言，DAC每增加一位元，解碼器的複雜性、速度及面積將倍數增加，因此，若需高解析度，則圖1所示的方式將需要佔用面積較大的B位元解碼器。
有鑑於此，本發明即針對上述先前技術之不足，提出一種可減少DAC電路元件數量的技術。藉由將DAC分割為至少一溫度計型子DAC以及至少一可切換電阻子DAC，可在達成給定解析度所需的精確度下，同時使得DAC電路元件的總數量大幅減少。相較於圖1的先前技術，本發明所提出的電路可大幅降低LED背光系統中DAC的電阻所佔用的面積。此外，本發明也能顯著地簡化DAC中解碼器的設計，使得解碼器的面積大幅降低。本發明所提出的DAC架構，能以較小的額外硬體避免可能造成的不準確問題。
於一觀點中，本發明提供一種數位類比轉換器(digital-to-analog converter, DAC)參考電路，用以根據一DAC輸入碼產生一DAC輸出電壓，包含：一第一型子數位類比轉換器(sub-DAC)電路，其中該第一型sub-DAC電路包括一第一電阻串及複數第一開關，且用以接收一參考電流以決定一第一電壓降，其中該複數第一開關由該DAC輸入碼之第一位元部分控制，以決定該第一電壓降之一分壓；以及至少一第二型sub-DAC電路，串聯耦接於該第一型sub-DAC電路，其中該第二型sub-DAC電路包括一第二電阻串及複數第二開關，其中該複數第二開關由該DAC輸入碼之第二位元部分控制，以決定該第二電阻串之一部分耦接於該第一電阻串且接收該參考電流，其中該第二電阻串之該部分與該參考電流用以決定一第二電壓降；其中該DAC輸出電壓包括該第二電壓降及該第一電壓降之該分壓的總和。
於一實施例中，該第一電阻串包括互相串聯耦接之一第一數量的第一型電阻，且用以接收該參考電流以產生跨於該第一電阻串上的該第一電壓降，其中該複數第一開關用以根據該DAC輸入碼之該第一位元部分而選擇自該複數第一型電阻之其中一電阻之一端作為該第一電壓降之該分壓；以及其中該第二電阻串包括互相串聯耦接之一第二數量的第二型電阻，其中該複數第二開關之其中一開關根據該DAC輸入碼之該第二位元部分而導通，以建立該參考電流流至該複數第二型電阻之其中一電阻之一端的一電流路徑，藉此選擇該第二電阻串之該部分串聯耦接於該第一電阻串，且用以接收該參考電流以產生跨於該第二電阻串之該部分上的該第二電壓降。
於一實施例中，每一該第一型電阻具有一第一電阻值，且每一該第二型電阻  具有一第二電阻值，其中當該DAC輸入碼之該第一位元部分相較於該DAC輸入碼之該第二位元部分為較高位元部分時，該第一電阻值與該第二電阻值之一電阻值比大於或等於該第二數量，或者當該DAC輸入碼之該第二位元部分相較於該DAC輸入碼之該第一位元部分為較高位元部分時，該電阻值比小於或等於該第一數量之倒數。
於一實施例中，每一該第一型電阻及每一該第二型電阻由一積體電路上的一預設材料所組成； 其中該第一型電阻與該第二型電阻中具有較低電阻值者指稱為具有小電阻值的一小電阻，該第一型電阻與該第二型電阻中具有較高電阻值者指稱為具有大電阻值的一大電阻；其中該小電阻之實體布局之一第一寬長比大至一程度以上，使得該大電阻之實體布局之一第二寬長比小於該第一寬長比，且使得該大電阻之實體布局之面積小於該小電阻之實體布局之面積；其中該第一寬長比及該第二寬長比由各自對應的實體布局之寬度除以長度所決定，其中該參考電流之流向係沿著該長度之方向。
於一實施例中，該小電阻之實體布局之該第一寬長比大於1，或大於5，或大於10 ，其中該第一寬長比由該DAC輸出電壓之一最大位準、該參考電流、該DAC輸入碼所代表之數量及該預設材料之一每平方電阻值所決定。
於一實施例中，每一該第一型電阻之長度與每一該第二型電阻之長度相同。
於一實施例中，為了布局安排，每一該第一型電阻由一第三數量的單位電阻互相並聯耦接而成，且每一該第二型電阻由一第四數量的單位電阻互相並聯耦接而成，其中該第三數量與該第四數量的比值相關於該第一寬長比與該第二寬長比的比值。
於一實施例中，該預設材料之一每平方電阻值大於該小電阻值至該程度以上，使得該大電阻之實體布局之該 第二寬長比小於該第一寬長比，且使得該大電阻之實體布局之面積小於該小電阻之實體布局之面積。
於一實施例中，該預設材料之該每平方電阻值小於該單位電阻 之一單位電阻值。
於一實施例中，該第一型sub-DAC電路與該第二型sub-DAC電路中具有該小電阻者由該DAC輸入碼之一較低位元部分控制，且該第一型sub-DAC電路與該第二型sub-DAC電路中具有該大電阻之另一者由該DAC輸入碼之一較高位元部分控制。
於一實施例中，該DAC參考電路包含 複數第二型sub-DAC電路，其中該複數第二型sub-DAC電路與該第一型sub-DAC電路串聯耦接於該參考電流；其中該DAC輸出電壓包括跨於該第一型sub-DAC電路之電壓降與跨於該複數第二型sub-DAC電路之電壓降的一總和；其中當該DAC輸入碼用以控制該複數第二型sub-DAC電路與該第一型sub-DAC電路中的一個sub-DAC電路之位元部分愈高，該一個sub-DAC電路的該第一型電阻或該第二型電阻之電阻值愈高；其中對應的該第一型sub-DAC電路或對應的該複數第二型sub-DAC電路之一電阻值二次方正比於該DAC輸入碼對應之該位元部分之一位元序，其中當該DAC輸入碼對應之該位元部分之該位元序的比重愈高，該電阻值愈高。
於一實施例中，該DAC參考電路更包含一解碼電路，該解碼電路包括一第一子解碼器及一第二子解碼器，其中該第一子解碼器用以接收與解碼該DAC輸入碼之該第一位元部分，藉此產生複數第一控制訊號以控制對應的該第一開關，且該第二子解碼器用以接收與解碼該DAC輸入碼之該第二位元部分，藉此產生複數第二控制訊號以控制對應的該複數第二開關。
於一實施例中，該DAC參考電路用於與一電壓電流轉換器共同產生一驅動電流，其中該電壓電流轉換器包括一放大器及一驅動電晶體，其中該放大器用以根據該DAC輸出電壓控制該驅動電晶體以產生該驅動電流。
於一實施例中，該電壓電流轉換器更包括一偏移修正電路，該偏移修正電路耦接於該放大器的一回授路徑，其中該偏移修正電路包括：至少一電流源，其中該至少一電流源之一位準相關於該參考電流；以及至少一偏移修正開關，該偏移修正開關固定導通且用以接收該至少一電流源，其中跨於該至少一偏移修正開關的一電壓降抵銷該DAC輸出電壓的一誤差電壓，其中該誤差電壓根據該參考電流流經的至少一第二開關而產生，其中該至少一偏移修正開關的一等效導通電阻值相關於該第二開關的一導通電阻值。
於一實施例中，該DAC參考電路更包含一偏移修正電路，該偏移修正電路耦接於該第一型sub-DAC電路 ，其中該偏移修正電路包括：至少一電流源，其中該至少一電流源之一位準相關於該參考電流；以及至少一偏移修正開關，該偏移修正開關固定導通且用以接收該至少一電流源，其中跨於該至少一偏移修正開關的一電壓降抵銷該DAC輸出電壓的一誤差電壓，其中該誤差電壓根據該參考電流流經的至少一第二開關而產生，其中該至少一偏移修正開關的一等效導通電阻值相關於該第二開關的一導通電阻值。
於另一觀點中，本發明提供一種發光二極體(light emitting diode, LED)驅動器，用以根據一DAC輸入碼產生一驅動電流，包含：一數位類比轉換器(digital-to-analog converter, DAC)參考電路，用以根據該DAC輸入碼產生一DAC輸出電壓；以及一電壓電流轉換器，包括一放大器及一驅動電晶體，其中該放大器用以根據該DAC輸出電壓控制該驅動電晶體以產生該驅動電流；其中該DAC參考電路包括：一第一型子數位類比轉換器(sub-DAC)電路，其中該第一型sub-DAC電路包括一第一電阻串及複數第一開關，且用以接收一參考電流以決定一第一電壓降，其中該複數第一開關由該DAC輸入碼之第一位元部分控制，以決定該第一電壓降之一分壓；以及至少一第二型sub-DAC電路，串聯耦接於該第一型sub-DAC電路，其中該第二型sub-DAC電路包括一第二電阻串及複數第二開關，其中該複數第二開關由該DAC輸入碼之第二位元部分控制，以決定該第二電阻串之一部分耦接於該第一電阻串且接收該參考電流，其中該第二電阻串之該部分與該參考電流用以決定一第二電壓降；其中該DAC輸出電壓包括該第二電壓降及該第一電壓降之該分壓的總和。
以下將藉由具體實施例詳加說明，以更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示各電路間之耦接關係，以及各訊號波形之間之關係，至於電路、訊號波形與頻率則並未依照比例繪製。為明確說明起見，許多實務上的細節將在以下敘述中一併說明，但這並不旨在限制本發明的申請專利範圍。
圖3顯示根據本發明之LED驅動器(903)的一實施例方塊圖。LED驅動器903包含數位類比轉換器(digital-to-analog converter, DAC)參考電路100以及電壓電流轉換器200。DAC參考電路100用以根據B位元的DAC輸入碼Din[B-1:0]產生DAC輸出電壓Vref。電壓電流轉換器200用以根據DAC輸出電壓Vref產生LED電流ILED，以驅動LED燈串300。
在一實施例中，DAC參考電路100包括第一型子數位類比轉換器(sub-DAC)電路10、第二型sub-DAC電路11以及解碼電路13。第一型sub-DAC電路10包括溫度計型電阻結構，該溫度計型電阻結構由DAC輸入碼的較高B0位元所控制。第二型sub-DAC電路11包括可切換電阻串結構，該可切換電阻串結構由DAC輸入碼的其餘較低B1位元所控制。在一實施例中，第一型sub-DAC電路10與第二型sub-DAC電路11串聯耦接以產生DAC輸出電壓Vref。
在一實施例中，參考電流Iref被施加於第一型sub-DAC電路10之較高的一端NU0，第一型sub-DAC電路10之較低的一端NL0耦接於第二型sub-DAC電路11之較高的一端NU1，第二型sub-DAC電路11之較低的一端NL1耦接於接地節點。DAC輸出電壓Vref係跨於第二型sub-DAC電路11的電壓降(即VrefB1-0=VrefB1)以及跨於第一型sub-DAC電路10的電壓降的分壓之總和。跨於第一型sub-DAC電路10的電壓降(即Vref_max-VrefB1)係第一型sub-DAC電路10的總串聯電阻值與參考電流Iref之乘積，電壓降(Vref_max-VrefB1)之分壓比由DAC輸入碼的較高B0位元所控制。跨於第二型sub-DAC電路11的電壓降係第二型sub-DAC電路11的串聯電阻值與參考電流Iref之乘積，其中第二型sub-DAC電路11的串聯電阻值由DAC輸入碼的B1位元所控制。
圖4顯示根據本發明之LED驅動器(904)的一實施例示意圖。在一實施例中，第一型sub-DAC電路10包括第一電阻串以及開關網路101。第一電阻串包括互相串聯耦接於較高的一端NU0與較低的一端NL0之間的複數電阻R0_(1)~R0_(2 B0-1)，開關網路101包括對應數量的複數開關SW0_(0)~SW0_(2 B0-1)。複數電阻R0_(1)~R0_(2 B0-1)的每一電阻具有相同的電阻值2*Rref_u。複數開關SW0_(0)~SW0_(2 B0-1)各自的其中一端分別對應耦接於電阻R0_(1)的較低的一端、複數電阻R0_(1)~R0_(2 B0-1)之其中任兩個相鄰電阻之間的共用節點，以及電阻R0_(2 B0-1) 的較高的一端。複數開關SW0_(0)~SW0_(2 B0-1) 各自的的另一端則互相耦接在一起，以產生DAC輸出電壓Vref。
根據DAC輸入碼的較高B0位元對於第一電阻串之選擇，複數開關SW0_(0)~SW0_(2 B0-1)用以導通第一電阻串所選擇的其中一分壓Vref_(0) ~Vref_(2 B0-1)，以作為DAC輸出電壓Vref。
在一實施例中，圖4中的第二型sub-DAC電路11包括電阻R1_(1)以及對應數量的複數開關SW1_(0)~SW1_(1)，電阻R1_(1)具有電阻值Rref_u。複數開關SW1_(0)~SW1_(1)用以根據DAC輸入碼的最低有效位元(the least significant bit, LSB)而選擇電阻R1_(1)的較高的一端或較低的一端，以與較高的一端NU1導通。需注意的是，在本具體實施例中，第二型sub-DAC電路11的位元數B1為1，第一型sub-DAC電路10的位元數B0為B0，其中B=B0+1。
假設複數開關SW1_(0)~SW1_(1)的每一開關的導通電阻為Rsw，則圖4中較高B0位元電阻串的底端電壓Vref_0(即電壓降VrefB1)等於Iref*Rsw (當Din[0]=0)，或等於Iref*(Rsw+Rref_u) (當Din[0]=1)。因此，DAC輸出電壓Vref可被表示為：
式(4)
式(4)與式(1)幾乎相同，除了式(4)還多了誤差電壓Iref*Rsw。然而，該誤差電壓Iref*Rsw可以藉由額外的偏移修正電路而輕易地被抵銷，細節詳見後述。
請繼續參閱圖4，解碼電路13包括子解碼器130以及子解碼器131。在本實施例中，子解碼器130與子解碼器131用以將DAC輸入碼的較高B0位元解碼至2 B0條控制線，以控制複數開關，且將DAC輸入碼的較低B1位元(即最低有效位元)解碼至2 B1條控制線，以對應控制複數開關。
圖5顯示用以組成圖4中DAC的電阻串的複數電阻之布局圖。如圖5所示，圖4複數電阻R0_(1)~R0_(2 B0-1)中具有電阻值2*Rref_u的每一電阻，在實體布局上，可由僅(Np/2)個Ru電阻並聯而成。因此，圖5中Ru的總數量為：
圖5中Ru的總數量= 式(5)
若DAC輸入碼的總位元數B及Np大至一程度以上，將使得圖4與圖5中Ru的總數量大約僅佔圖1與圖2中先前技術的1/4倍。圖4電路的另一優點在於，相較於圖1之先前技術，子解碼器130的位元數也降低1位元。如前所述，由於解碼器每增加1位元，其面積與複雜性將倍數增加，因此在本實施例中，藉由將解碼電路分割為複數子解碼器，可減少大約2倍的面積與複雜性。
圖6顯示根據本發明之LED驅動器(906)的一實施例示意圖。如圖6所示，本發明的DAC參考電路可廣義化分割為B1位元第一型sub-DAC電路10及B0位元第二型sub-DAC電路11。在本實施例中，總位元數B等於B0+B1，其中B0與B1為大於等於1的整數。需注意的是，當B1等於1，圖6的實施例將與圖4的實施例相同。
在一實施例中，圖6的第一型sub-DAC電路10相似於圖4，不同之處在於，圖6的第一型sub-DAC電路10中，複數電阻R0_(1)~R0_(2 B0-1)的每一電阻具有相同的電阻值2 B1*Rref_u。
在一實施例中，圖6的第二型sub-DAC電路11包括第二電阻串以及開關網路111。第二電阻串包括複數電阻R1_(1)~R1_(2 B1-1)，開關網路111包括對應數量的複數開關SW1_(0)~SW1_(2 B1-1)。複數電阻R1_(1) ~R1_(2 B1-1)的每一電阻具有電阻值Rref_u。複數開關SW1_(0)~SW1_(2 B1-1)的每一開關各自的其中一端對應耦接於電阻R1_(1)的較低的一端、複數電阻R1_(1)~R1_(2 B1-1)之其中任兩個相鄰電阻之間的共用節點，以及電阻R1_(2 B1-1)的較高的一端。複數開關SW1_(0)~SW1_(2 B1-1)各自的另一端互相耦接並耦接於第二型sub-DAC電路11之較高的一端NU1。需注意的是，複數開關SW1_(0)~SW1_(2 B1-1)各自的另一端，可選地，可互相耦接並耦接於第二型sub-DAC電路11之較低的一端NL1，且維持相同運作功能。
複數開關SW1_(0) ~SW1_(2 B1-1)用以根據DAC輸入碼的較低B1位元而選擇電阻R1_(2 B1-1)的較高的一端、電阻R1_(1)的較低的一端，或兩個相鄰電阻之間的共用節點中的一節點導通至較高的一端NU1，藉此選擇第二電阻串的一部分串聯耦接於第一型sub-DAC電路10，以決定Vref_0的電壓位準(即第二電阻串的所選擇部分的電壓降VrefB1)。
因此，圖6實施例中的DAC輸出電壓Vref可被表示為：
式(4’)
需注意的是，式(4’)與式(4)相同。
還需注意的是，自一觀點言，參考電流Iref只流經第一型sub-DAC電路10中第一電阻串的所有串聯電阻，而不流經任何分壓選擇開關(例如圖6中的開關SW0_(0)~SW0_(2 B0-1)之其中一開關)。另一方面，參考電流Iref流經耦接於第二電阻串的其中一選擇開關(例如圖6中的開關SW1_(0)~SW1_(2 B1-1)之其中一開關)，且同時流經第二型sub-DAC電路11中第二電阻串所選的一部分串聯電阻，其中一開關與該一部分串聯電阻係由DAC輸入碼的B1位元所選擇。
圖7顯示用以組成圖6中DAC的電阻串的複數電阻之布局圖。如圖7所示，圖6複數電阻R0_(1)~R0_(2 B0-1)中具有電阻值2 B1*Rref_u的每一電阻，在實體布局上，可由僅(Np/2 B1)個Ru電阻並聯而成。因此，圖7中Ru的總數量為：
圖7中Ru的總數量 式(6)
式(6)及式(3)之間的電阻面積比ARR可被表示如下：
電阻面積比： 式(7)
需注意的是，B等於B0+B1。式(7)實施例中電阻面積比ARR與B1的關係如圖8所示，其中DAC輸入碼的總位元數B假設為10。如圖8所示，當B1為4時，電阻面積比ARR具有最小值，其中B0等於6。在電阻面積比ARR為最小值，亦即當B1為4時，圖7的電阻的實體布局面積只需圖1先前技術的原始面積的1.85%。除了電阻所減少的面積，解碼器面積也能大幅地減少。廣義而言，解碼器的面積與其輸入碼的位元數之平方成正比。因此，解碼器面積減少比ARD可被表示為：
解碼器面積比： 式(8)
當B=10，式(8)與B1的關係如圖9所示。顯然地，當B1為5時，亦即B的一半時，ARD有最小值。當在B1等於5的最小值時，解碼器面積只需圖1先前技術的原始面積的6.25%。即使選擇B=4的最小電阻面積，解碼器面積也只需原始解碼器面積的7.81%。
需注意的是，當電阻配置為例如前述的多晶矽電阻時，如圖7所示，由於電阻材料具有較大的每平方電阻值，因此第二型sub-DAC電路11的第二電阻串中具有電阻值Rref_u的基本電阻(例如R1_(1))，其寬長比(即寬度除以長度)可以為大於1、大於5，或大於10，所述長度的方向係指電流流經電阻之方向。換言之，相較於電阻材料的每平方電阻值，電阻值Rref_u相對較小。
根據本發明，第一型sub-DAC電路10的第一電阻串中的基本電阻(例如R0_(1))具有較高電阻值(例如2 B1*Rref_u)，因此第一電阻串中的基本電阻的寬長比變得較小(即1/2 B1)。若這些基本電阻(例如R0_(1), R1_(1))的長度均相同，則面積也會隨著寬長比縮小而等比例縮小。在一實施例中，由於單位電阻Ru的寬長比如圖7所示小於1，因此單位電阻Ru的電阻值大於多晶矽電阻的每平方電阻值。
根據前述DAC參考電路分割成兩部分的實施例，DAC參考電路可被分割為更多個部分。換言之，本發明的DAC參考電路可被分割為多個sub-DAC電路，如下列實施例所述。
圖10顯示根據本發明之LED驅動器(910)的一實施例示意圖。在本實施例中，圖10中的DAC參考電路100包括第一型sub-DAC電路10、第二型 sub-DAC電路11以及另一第二型 sub-DAC電路12。在本實施例中，第一型sub-DAC電路10、第二型 sub-DAC電路11以及第二型 sub-DAC電路12互相串聯耦接，並分別由B位元DAC輸入碼的較高B0位元、較低B1位元以及中間B2位元所控制，以產生DAC輸出電壓Vref，其中B等於B0+B1+B2。
請繼續參閱圖10，具體而言，參考電流Iref被施加於第一型sub-DAC電路10之較高的一端NU0，第一型sub-DAC電路10之較低的一端NL0耦接於第二型sub-DAC電路12之較高的一端NU2，第二型sub-DAC電路12之較低的一端NL2耦接於第二型sub-DAC電路11之較高的一端NU1，第二型sub-DAC電路11之較低的一端NL1耦接於接地節點。DAC輸出電壓Vref係跨於第二型sub-DAC電路11的電壓降VrefB1、跨於第二型sub-DAC電路12的電壓降(VrefB2-VrefB1)以及跨於第一型sub-DAC電路10的電壓降的分壓之總和。跨於第二型sub-DAC電路12的電壓降(VrefB2-VrefB1)係第二型sub-DAC電路12的串聯電阻值與參考電流Iref之乘積，其中第二型sub-DAC電路12的串聯電阻值由DAC輸入碼的B2位元所控制。
請繼續參閱圖10，圖10中的第一型sub-DAC電路10與第二型sub-DAC電路11分別由DAC輸入碼的較高B0位元與較低B1位元所控制。圖10中第一型sub-DAC電路10的複數電阻R0_(1)~R0_(2 B0-1)的每一電阻具有相同的電阻值2 (B1+B2)*Rref_u。複數電阻R1_(1)~R1_(2 B1-1)的每一電阻具有電阻值Rref_u。複數開關SW1_(0)~SW1_(2 B1-1)用以根據DAC輸入碼的較低B1位元而選擇電阻R1_(2 B1-1)的較高的一端、電阻R1_(1)的較低的一端，或兩個相鄰電阻之間的共用節點中的一節點導通至較高的一端NU1，藉此決定VrefB1的電壓位準。
圖10的第二型sub-DAC電路12包括複數電阻R2_(1) ~R2_(2 B2-1)，以及對應數量的複數開關SW2_(0)~SW2_(2 B2-1)。複數電阻R2_(1) ~R2_(2 B2-1)的每一電阻具有電阻值2 B1*Rref_u。複數開關SW2_(0)~SW2_(2 B2-1)用以根據DAC輸入碼的中間B2位元而選擇電阻R2_(2 B2-1)的較高的一端、電阻R2_(1)的較低的一端，或兩個相鄰電阻之間的共用節點中的一節點導通至較高的一端NU2，藉此決定較高的一端NU2與較低的一端NL2之間的電壓降(VrefB2-VrefB1)的電壓位準。需注意的是，Vref_0的電壓位準(即電壓VrefB2)等於第二型sub-DAC電路12與第二型sub-DAC電路11之電壓降總和。還需注意的是，DAC輸出電壓Vref仍與式(4)的最終結果相同，亦即Vref=Iref*Rref_u*(Din[(B-1):0]所代表之數值)+Iref*Rsw，其中電阻值Rsw在本實施例中為複數開關SW1_(0) ~SW1_(2 B1-1)所被選擇的其中之一與複數開關SW2_(0)~SW2_(2 B2-1) 所被選擇的其中之一的導通電阻的總和。藉由簡單的算式可證明圖10實施例中電阻與解碼器減少面積的效果更大於圖6的實施例。事實上，當DAC參考電路分割的數量增加，減少面積的效果將持續增加。
自一觀點言，第一型sub-DAC電路10或複數第二型sub-DAC電路11或12所對應的第一電阻(例如R0_(1))或第二電阻(例如R1_(1)或R2_(1))之電阻值被安排為平方正比於DAC輸入碼對應之位元部分的位元序，其中當DAC輸入碼對應之位元部分所佔的位元序愈高，該電阻值愈高。
圖11顯示根據本發明之LED驅動器(911)的一實施例示意圖。由於DAC輸入碼的總位元數為B，因此DAC可被分割的最大值為B個子電路。根據圖11，DAC參考電路100包括第一型sub-DAC電路10以及複數第二型sub-DAC電路11_(0)~11_(B-2)。第一型sub-DAC電路10以及複數第二型sub-DAC電路11_(0)~11_(B-2)中的每一電路只包括1個電阻。第一型sub-DAC電路10的電阻之電阻值為2 B-1*Rref_u。第二型sub-DAC電路11_(0)~11_(B-2)的電阻之電阻值分別為2 j*Rref_u，其中j=0~(B-2)。DAC輸入碼的每一位元分別耦接其各自對應的sub-DAC電路，通過1位元解碼器配置單一個反向器，以控制sub-DAC電路中的開關。本DAC架構可稱為二進位型DAC參考電路，其具有最大面積減少的效果。基於給定的線性規格以及DAC參考電路的預算面積，可由上述實施例中選擇適當的架構。
圖12顯示根據本發明之LED驅動器(912)的一實施例示意圖。圖12的DAC參考電路100相似於圖6，不同之處在於以下幾點：第一，第一型sub-DAC電路1013由DAC輸入碼之較低B1位元所控制，且第二型sub-DAC電路1113由DAC輸入碼之較高B0位元所控制。第二，第一型sub-DAC電路1013中每一電阻的電阻值為Rref_u，且第二型sub-DAC電路1113中每一電阻的電阻值為2 B1*Rref_u。換言之，第一型sub-DAC電路的電阻串與第二型sub-DAC電路的電阻串互換，且控制的位元也互換。
需注意的是，圖12中，當較高位元的DAC輸入碼改變時，第二型sub-DAC電路1113的電流開關(例如複數開關SW0_(0)~SW0_(2 B0-1)其中之一)位置隨之改變，而圖6中，則是當較低位元的DAC輸入碼改變時，第二型sub-DAC電路11的電流開關位置隨之改變。圖12的構造更減少了複數開關的導通電阻變異所產生的影響。根據本發明分割DAC的設計，對於電阻與解碼器面積減少的效果則可維持相同。
如圖12所示的將分割電路交換之技術特徵，亦可適用於前述分割DAC參考電路的實施例，例如圖10的電路。並且，每一分割的sub-DAC電路皆可放置於整體分割網路的任一部分，不論其所根據的DAC輸入碼之部分。舉例而言，圖10中由較低位元控制的電阻也能放在最高部分或中間部分，而DAC參考電路的整理功能皆能維持相同。還需注意的是，第二型sub-DAC電路的開關也可配置為選擇性切換第二型sub-DAC電路的較低的一端。
圖13A顯示根據本發明之LED驅動器之電壓電流轉換器(214A)的一實施例示意圖。電壓電流轉換器214A相似於圖1所示的電壓電流轉換器，不同之處在於，電壓電流轉換器214A更包括一個額外的偏移修正電路141A。如圖13A所示，偏移修正電路141A包括耦接於運算放大器的負輸入端的開關網路142A以及電流源Iref/N，其中N大於1。開關網路142A包括一開關，該開關的導通電阻為N*Rsw。該開關恆導通，因此使得放大器140的負輸入端與回授電壓Vfb之間的電壓降為Iref*Rsw，藉此使得回授電壓Vfb等於Vref-Iref*Rsw，因而可抵銷式(4)或式(4’)所示的誤差電壓(Iref*Rsw)，以獲得準確的LED電流。當N增加至一程度，LED電流中的固定抵銷值Iref/N將可最小化，由於開關的導通電阻對應增加，因此將有助於降低開關網路142A的開關尺寸。
需注意的是，開關網路可對應sub-DAC電路而配置，使得開關電阻Rsw等於圖6中第二型sub-DAC電路11的開關的導通電阻，或等於圖10、圖11或圖12中第二型sub-DAC電路中在電流路徑上串聯耦接的開關的導通電阻總和。
圖13B顯示根據本發明之LED驅動器之電壓電流轉換器(214B)的一實施例示意圖。電壓電流轉換器214B相似於電壓電流轉換器214A，不同之處在於，偏移修正電路141B的開關網路142B包括互相串聯耦接的複數開關。該互相串聯耦接的複數開關可對應於例如圖10中sub-DAC電路11~12的複數開關，或對應於圖11中sub-DAC電路11_(0)~11_(B-2)的複數開關。
圖13C顯示根據本發明之LED驅動器之電壓電流轉換器(214C)的一實施例示意圖。電壓電流轉換器214C相似於電壓電流轉換器214B，不同之處在於，電壓電流轉換器214C的偏移修正電路141C更包括電流槽電路，藉此提供汲取電流Iref/N以抵銷電流源Iref/N所造成的誤差，同時抵銷誤差電壓Iref*Rsw。
誤差電壓在DAC參考電路中可選擇性被抵銷。圖14顯示根據本發明之LED驅動器的一實施例示意圖。DAC參考電路100’更包括偏移修正電路151，用以抵銷DAC參考電路100’輸出端(Vref’)的誤差電壓Iref*Rsw。偏移修正電路151耦接於sub-DAC電路10的輸出端(即Vref’)與電壓電流轉換器215的輸入(即Vref)之間。在本實施例中，偏移修正電路151與前述偏移修正電路141C相同，因此有關偏移修正電路151的架構及操作在此不贅述。需注意的是，在本實施例中，電壓電流轉換器215無需偏移修正電路。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。所說明之各個實施例，並不限於單獨應用，亦可以組合應用，舉例而言，兩個或以上之實施例可以組合運用，而一實施例中之部分組成亦可用以取代另一實施例中對應之組成部件。此外，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，舉例而言，本發明所稱「根據某訊號進行處理或運算或產生某輸出結果」，不限於根據該訊號的本身，亦包含於必要時，將該訊號進行電壓電流轉換、電流電壓轉換、及／或比例轉換等，之後根據轉換後的訊號進行處理或運算產生某輸出結果。由此可知，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，其組合方式甚多，在此不一一列舉說明。因此，本發明的範圍應涵蓋上述及其他所有等效變化。
10, 1013:第一型子數位類比轉換器電路
100, 100’:DAC參考電路
101:開關網路
11, 1113:第二型子數位類比轉換器電路
11_(0)~11_(B-2):第二型子數位類比轉換器電路
111:開關網路
12:第二型子數位類比轉換器電路
13:解碼電路
130, 131:子解碼器
141A, 141B, 141C:偏移修正電路
142A, 142B:開關網路
151:偏移修正電路
200, 214A, 214B, 214C, 215:電壓電流轉換器
2B0, 2B1:控制線
901, 903, 904, 906, 910, 911, 912:背光LED驅動器
B:總位元數
B0, B1, B2:位元
Din[(B-1):0], Din[(B-1):B1], Din[B1]:DAC輸入碼
ILED:LED電流
Iref:參考電流
N:大於1之整數
NL0:較低的一端
NL1:較低的一端
NL2:較低的一端
Np:數量
NU0:較高的一端
NU1:較高的一端
NU2:較高的一端
OP:運算放大器
R0_(1)~R0_(2B0-1):電阻
R1_(1)~R1_(2B1-1):電阻
R2_(1) ~R2_(2B2-1):電阻
Rcs:電流槽電阻
Rref_u:電阻值
Rsw:導通電阻
Ru:單位電阻
SW0_(0)~SW0_(2B0-1):開關
SW1_(0)~SW1_(2B1-1):開關
SW2_(0)~SW2_(2B2-1):開關
Vfb:回授電壓
Vref:DAC輸出電壓
Vref_(0)~Vref_(2B0-1):分壓
Vref_max:最大位準
Vref’:輸出端
VrefB1:電壓降
VrefB2:電壓
圖1顯示一種先前技術背光LED驅動器。
圖2顯示用以組成圖1中DAC的電阻串的複數電阻之布局圖。
圖3顯示根據本發明之LED驅動器的一實施例方塊圖。
圖4顯示根據本發明之LED驅動器的一實施例示意圖。
圖5顯示用以組成圖4中DAC的電阻串的複數電阻之布局圖。
圖6顯示根據本發明之LED驅動器的一實施例示意圖。
圖7顯示用以組成圖6中DAC的電阻串的複數電阻之布局圖。
圖8顯示根據本發明之一實施例的電阻面積減少比的特性曲線圖。
圖9顯示根據本發明之一實施例的解碼器面積減少比的特性曲線圖。
圖10顯示根據本發明之LED驅動器的一實施例示意圖。
圖11顯示根據本發明之LED驅動器的一實施例示意圖。
圖12顯示根據本發明之LED驅動器的一實施例示意圖。
圖13A顯示根據本發明之LED驅動器之電壓電流轉換器的一實施例示意圖。
圖13B顯示根據本發明之LED驅動器之電壓電流轉換器的一實施例示意圖。
圖13C顯示根據本發明之LED驅動器之電壓電流轉換器的一實施例示意圖。
圖14顯示根據本發明之LED驅動器的一實施例示意圖。
10:第一型子數位類比轉換器電路
100:DAC參考電路
11:第二型子數位類比轉換器電路
13:解碼電路
130,131:子解碼器
200:電壓電流轉換器
2B0,2B1:控制線
903:LED驅動器
B:總位元數
B0,B1:位元
Din[(B-1)：0],Din[(B-1)：B1],Din[B1：0]:DAC輸入碼
ILED:LED電流
Iref:參考電流
NL0:較低的一端
NL1:較低的一端
NU0:較高的一端
NU1:較高的一端
Vref:DAC輸出電壓
Vref_max:最大位準
VrefB1:電壓降

Claims (28)

  1. 一種數位類比轉換器(digital-to-analog converter,DAC)參考電路，用以根據一DAC輸入碼產生一DAC輸出電壓，包含：一第一型子數位類比轉換器(sub-DAC)電路，其中該第一型sub-DAC電路包括一第一電阻串及複數第一開關，且用以接收一參考電流以決定一第一電壓降，其中該複數第一開關由該DAC輸入碼之第一位元部分控制，以決定該第一電壓降之一分壓；以及至少一第二型sub-DAC電路，串聯耦接於該第一型sub-DAC電路，其中該第二型sub-DAC電路包括一第二電阻串及複數第二開關，其中該複數第二開關由該DAC輸入碼之第二位元部分控制，以決定該第二電阻串之一部分耦接於該第一電阻串且接收該參考電流，其中該第二電阻串之該部分與該參考電流用以決定一第二電壓降；其中該DAC輸出電壓包括該第二電壓降及該第一電壓降之該分壓的總和；其中該第一電阻串包括互相串聯耦接之一第一數量的第一型電阻，且用以接收該參考電流以產生跨於該第一電阻串上的該第一電壓降，其中該複數第一開關用以根據該DAC輸入碼之該第一位元部分而選擇自該複數第一型電阻之其中一電阻之一端作為該第一電壓降之該分壓；以及其中該第二電阻串包括互相串聯耦接之一第二數量的第二型電阻，其中該複數第二開關之其中一開關根據該DAC輸入碼之該第二位元部分而導通，以建立該參考電流流至該複數第二型電阻之其中一電阻之一端的一電流路徑，藉此選擇該第二電阻串之該部分串聯耦接於該第一電阻串，且用以接收該參考電流以產生跨於該第二電阻串之該部分上的該第二電壓降。
  2. 如請求項1所述之DAC參考電路，其中每一該第一型電阻具有一第一電阻值，且每一該第二型電阻具有一第二電阻值，其中當該DAC輸入碼之該第一位元部分相較於該DAC輸入碼之該第二位元部分為較高位元部分時，該第一電阻值與該第二電阻值之一電阻值比大於或等於該第二數量，或者當該DAC輸入碼之該第二位元部分相較於該DAC輸入碼之該第一位元部分為較高位元部分時，該電阻值比小於或等於該第一數量之倒數。
  3. 如請求項2所述之DAC參考電路，其中每一該第一型電阻及每一該第二型電阻由一積體電路上的一預設材料所組成；其中該第一型電阻與該第二型電阻中具有較低電阻值者指稱為具有小電阻值的一小電阻，該第一型電阻與該第二型電阻中具有較高電阻值者指稱為具有大電阻值的一大電阻；其中該小電阻之實體布局之一第一寬長比大至一程度以上，使得該大電阻之實體布局之一第二寬長比小於該第一寬長比，且使得該大電阻之實體布局之面積小於該小電阻之實體布局之面積；其中該第一寬長比及該第二寬長比由各自對應的實體布局之寬度除以長度所決定，其中該參考電流之流向係沿著該長度之方向。
  4. 如請求項3所述之DAC參考電路，其中該小電阻之實體布局之該第一寬長比大於1，或大於5，或大於10，其中該第一寬長比由該DAC輸出電壓之一最大位準、該參考電流、該DAC輸入碼所代表之數量及該預設材料之一每平方電阻值所決定。
  5. 如請求項3所述之DAC參考電路，其中每一該第一型電阻之長度與每一該第二型電阻之長度相同。
  6. 如請求項5所述之DAC參考電路，其中為了布局安排，每一該第一型電阻由一第三數量的單位電阻互相並聯耦接而成，且每一該第二型電阻由一第四數量的單位電阻互相並聯耦接而成，其中該第三數量與該第四數量的比值相關於該第一寬長比與該第二寬長比的比值。
  7. 如請求項3所述之DAC參考電路，其中該預設材料之一每平方電阻值大於該小電阻值至該程度以上，使得該大電阻之實體布局之該第二寬長比小於該第一寬長比，且使得該大電阻之實體布局之面積小於該小電阻之實體布局之面積。
  8. 如請求項6所述之DAC參考電路，其中該預設材料之該每平方電阻值小於該單位電阻之一單位電阻值。
  9. 如請求項3所述之DAC參考電路，其中該第一型sub-DAC電路與該第二型sub-DAC電路中具有該小電阻者由該DAC輸入碼之一較低位元部分控制，且該第一型sub-DAC電路與該第二型sub-DAC電路中具有該大電阻之另一者由該DAC輸入碼之一較高位元部分控制。
  10. 如請求項2所述之DAC參考電路，其中該DAC參考電路包含複數第二型sub-DAC電路，其中該複數第二型sub-DAC電路與該第一型sub-DAC電路串聯耦接於該參考電流；其中該DAC輸出電壓包括跨於該第一型sub-DAC電路之電壓降與跨於該複數第二型sub-DAC電路之電壓降的一總和；其中當該DAC輸入碼用以控制該複數第二型sub-DAC電路與該第一型sub-DAC電路中的一個sub-DAC電路之位元部分愈高，該一個sub-DAC電路的該第一型電阻或該第二型電阻之電阻值愈高；其中對應的該第一型sub-DAC電路或對應的該複數第二型sub-DAC電路之一電阻值二次方正比於該DAC輸入碼對應之該位元部分之一位元序， 其中當該DAC輸入碼對應之該位元部分之該位元序的比重愈高，該電阻值愈高。
  11. 如請求項1所述之DAC參考電路，更包含一解碼電路，該解碼電路包括一第一子解碼器及一第二子解碼器，其中該第一子解碼器用以接收與解碼該DAC輸入碼之該第一位元部分，藉此產生複數第一控制訊號以控制對應的該第一開關，且該第二子解碼器用以接收與解碼該DAC輸入碼之該第二位元部分，藉此產生複數第二控制訊號以控制對應的該複數第二開關。
  12. 如請求項2所述之DAC參考電路，用於與一電壓電流轉換器共同產生一驅動電流，其中該電壓電流轉換器包括一放大器及一驅動電晶體，其中該放大器用以根據該DAC輸出電壓控制該驅動電晶體以產生該驅動電流。
  13. 如請求項12所述之DAC參考電路，其中該電壓電流轉換器更包括一偏移修正電路，該偏移修正電路耦接於該放大器的一回授路徑，其中該偏移修正電路包括：至少一電流源，其中該至少一電流源之一位準相關於該參考電流；以及至少一偏移修正開關，該偏移修正開關固定導通且用以接收該至少一電流源，其中跨於該至少一偏移修正開關的一電壓降抵銷該DAC輸出電壓的一誤差電壓，其中該誤差電壓根據該參考電流流經的至少一第二開關而產生，其中該至少一偏移修正開關的一等效導通電阻值相關於該第二開關的一導通電阻值。
  14. 如請求項1所述之DAC參考電路，更包含一偏移修正電路，該偏移修正電路耦接於該第一型sub-DAC電路，其中該偏移修正電路包括：至少一電流源，其中該至少一電流源之一位準相關於該參考電流；以及至少一偏移修正開關，該偏移修正開關固定導通且用以接收該至少一電流源，其中跨於該至少一偏移修正開關的一電壓降抵銷該DAC輸出電壓的一誤差電壓，其中該誤差電壓根據該參考電流流經的至少一第二開關而產生，其中該至少一偏移修正開關的一等效導通電阻值相關於該第二開關的一導通電阻值。
  15. 一種發光二極體(light emitting diode,LED)驅動器，用以根據一DAC輸入碼產生一驅動電流，包含：一數位類比轉換器(digital-to-analog converter,DAC)參考電路，用以根據該DAC輸入碼產生一DAC輸出電壓；以及一電壓電流轉換器，包括一放大器及一驅動電晶體，其中該放大器用以根據該DAC輸出電壓控制該驅動電晶體以產生該驅動電流；其中該DAC參考電路包括：一第一型子數位類比轉換器(sub-DAC)電路，其中該第一型sub-DAC電路包括一第一電阻串及複數第一開關，且用以接收一參考電流以決定一第一電壓降，其中該複數第一開關由該DAC輸入碼之第一位元部分控制，以決定該第一電壓降之一分壓；以及至少一第二型sub-DAC電路，串聯耦接於該第一型sub-DAC電路，其中該第二型sub-DAC電路包括一第二電阻串及複數第二開關，其中該複數第二開關由該DAC輸入碼之第二位元部分控制，以決定該第二電 阻串之一部分耦接於該第一電阻串且接收該參考電流，其中該第二電阻串之該部分與該參考電流用以決定一第二電壓降；其中該DAC輸出電壓包括該第二電壓降及該第一電壓降之該分壓的總和。
  16. 如請求項15所述之LED驅動器，其中該第一電阻串包括互相串聯耦接之一第一數量的第一型電阻，且用以接收該參考電流以產生跨於該第一電阻串上的該第一電壓降，其中該複數第一開關用以根據該DAC輸入碼之該第一位元部分而選擇自該複數第一型電阻之其中一電阻之一端作為該第一電壓降之該分壓；以及其中該第二電阻串包括互相串聯耦接之一第二數量的第二型電阻，其中該複數第二開關之其中一開關根據該DAC輸入碼之該第二位元部分而導通，以建立該參考電流流至該複數第二型電阻之其中一電阻之一端的一電流路徑，藉此選擇該第二電阻串之該部分串聯耦接於該第一電阻串，且用以接收該參考電流以產生跨於該第二電阻串之該部分上的該第二電壓降。
  17. 如請求項16所述之LED驅動器，其中每一該第一型電阻具有一第一電阻值，且每一該第二型電阻具有一第二電阻值，其中當該DAC輸入碼之該第一位元部分相較於該DAC輸入碼之該第二位元部分為較高位元部分時，該第一電阻值與該第二電阻值之一電阻值比大於或等於該第二數量，或者當該DAC輸入碼之該第二位元部分相較於該DAC輸入碼之該第一位元部分為較高位元部分時，該電阻值比小於或等於該第一數量之倒數。
  18. 如請求項17所述之LED驅動器，其中每一該第一型電阻及每一該第二型電阻由一積體電路上的一預設材料所組成； 其中該第一型電阻與該第二型電阻中具有較低電阻值者指稱為具有小電阻值的一小電阻，該第一型電阻與該第二型電阻中具有較高電阻值者指稱為具有大電阻值的一大電阻；其中該小電阻之實體布局之一第一寬長比大至一程度以上，使得該大電阻之實體布局之一第二寬長比小於該第一寬長比，且使得該大電阻之實體布局之面積小於該小電阻之實體布局之面積；其中該第一寬長比及該第二寬長比由各自對應的實體布局之寬度除以長度所決定，其中該參考電流之流向係沿著該長度之方向。
  19. 如請求項18所述之LED驅動器，其中該小電阻之實體布局之該第一寬長比大於1，或大於5，或大於10，其中該第一寬長比由該DAC輸出電壓之一最大位準、該參考電流、該DAC輸入碼所代表之數量及該預設材料之一每平方電阻值所決定。
  20. 如請求項18所述之LED驅動器，其中每一該第一型電阻之長度與每一該第二型電阻之長度相同。
  21. 如請求項20所述之LED驅動器，其中為了布局安排，每一該第一型電阻由一第三數量的單位電阻互相並聯耦接而成，且每一該第二型電阻由一第四數量的單位電阻互相並聯耦接而成，其中該第三數量與該第四數量的比值相關於該第一寬長比與該第二寬長比的比值。
  22. 如請求項18所述之LED驅動器，其中該預設材料之一每平方電阻值大於該小電阻值至該程度以上，使得該大電阻之實體布局之該第二寬長比小於該第一寬長比，且使得該大電阻之實體布局之面積小於該小電阻之實體布局之面積。
  23. 如請求項21所述之LED驅動器，其中該預設材料之該每平方電阻值小於該單位電阻之一單位電阻值。
  24. 如請求項18所述之LED驅動器，其中該第一型sub-DAC電路與該第二型sub-DAC電路中具有該小電阻者由該DAC輸入碼之一較低位元部分控制，且該第一型sub-DAC電路與該第二型sub-DAC電路中具有該大電阻之另一者由該DAC輸入碼之一較高位元部分控制。
  25. 如請求項17所述之LED驅動器，其中該DAC參考電路包括複數第二型sub-DAC電路，其中該複數第二型sub-DAC電路與該第一型sub-DAC電路串聯耦接於該參考電流；其中該DAC輸出電壓包括跨於該第一型sub-DAC電路之電壓降與跨於該複數第二型sub-DAC電路之電壓降的一總和；其中當該DAC輸入碼用以控制該複數第二型sub-DAC電路與該第一型sub-DAC電路中的一個sub-DAC電路之位元部分愈高，該一個sub-DAC電路的該第一型電阻或該第二型電阻之電阻值愈高；其中對應的該第一型sub-DAC電路或對應的該複數第二型sub-DAC電路之一電阻值二次方正比於該DAC輸入碼對應之該位元部分之一位元序，其中當該DAC輸入碼對應之該位元部分之該位元序的比重愈高，該電阻值愈高。
  26. 如請求項15所述之LED驅動器，其中該DAC參考電路更包括一解碼電路，該解碼電路包括一第一子解碼器及一第二子解碼器，其中該第一子解碼器用以接收與解碼該DAC輸入碼之該第一位元部分，藉此產生複數第一控制訊號以控制對應的該第一開關，且該第二子解碼器用以接收與解碼該DAC輸入碼之該第二位元部分，藉此產生複數第二控制訊號以控制對應的該複數第二開關。
  27. 如請求項17所述之LED驅動器，其中該電壓電流轉換器更包括一偏移修正電路，該偏移修正電路耦接於該放大器的一回授路徑，其中該偏移修正電路包括：至少一電流源，其中該至少一電流源之一位準相關於該參考電流；以及至少一偏移修正開關，該偏移修正開關固定導通且用以接收該至少一電流源，其中跨於該至少一偏移修正開關的一電壓降抵銷該DAC輸出電壓的一誤差電壓，其中該誤差電壓根據該參考電流流經的至少一第二開關而產生，其中該至少一偏移修正開關的一等效導通電阻值相關於該第二開關的一導通電阻值。
  28. 如請求項17所述之LED驅動器，其中該DAC參考電路更包括一偏移修正電路，該偏移修正電路耦接於該第一型sub-DAC電路，其中該偏移修正電路包括：至少一電流源，其中該至少一電流源之一位準相關於該參考電流；以及至少一偏移修正開關，該偏移修正開關固定導通且用以接收該至少一電流源，其中跨於該至少一偏移修正開關的一電壓降抵銷該DAC輸出電壓的一誤差電壓，其中該誤差電壓根據該參考電流流經的至少一第二開關而產生，其中該至少一偏移修正開關的一等效導通電阻值相關於該第二開關的一導通電阻值。
TW112103354A 2022-09-08 2023-01-31 發光二極體驅動器及其數位類比轉換器參考電路 TWI831593B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263404631P 2022-09-08 2022-09-08
US63/404,631 2022-09-08
US18/049,703 2022-10-26
US18/049,703 US11812531B1 (en) 2022-09-08 2022-10-26 LED driver and DAC reference circuit thereof

Publications (2)

Publication Number Publication Date
TWI831593B true TWI831593B (zh) 2024-02-01
TW202412468A TW202412468A (zh) 2024-03-16

Family

ID=88649982

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112103354A TWI831593B (zh) 2022-09-08 2023-01-31 發光二極體驅動器及其數位類比轉換器參考電路

Country Status (4)

Country Link
US (1) US11812531B1 (zh)
KR (1) KR20240035301A (zh)
CN (1) CN117672143A (zh)
TW (1) TWI831593B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742329A (en) * 1985-01-28 1988-05-03 Sanyo Electric Co., Ltd. Digital/analog converter
US5703588A (en) * 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string
US9065462B1 (en) * 2014-02-10 2015-06-23 Fujitsu Semiconductor Limited Digital-to-analog conversion circuit and correction method for digital-to-analog conversion circuit
US20150332638A1 (en) * 2014-05-13 2015-11-19 Apple Inc. Devices and methods for reducing or eliminating mura artifact using dac based techniques
US20160182079A1 (en) * 2014-12-17 2016-06-23 Stmicroelectronics, Inc. Dac with sub-dacs and related methods
CN106253906A (zh) * 2015-06-06 2016-12-21 硅实验室公司 具有改进性能的用于数字模拟转换的装置和相关方法
US9634686B2 (en) * 2014-09-10 2017-04-25 Texas Instruments Incorporated Hybrid digital-to-analog conversion system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041824A (ja) * 1996-07-26 1998-02-13 Mitsubishi Electric Corp Ｄ／ａ変換器及びａ／ｄ変換器
US6448916B1 (en) * 2000-05-31 2002-09-10 Cygnal Integrated Products, Inc. Dual sub-DAC resistor strings with analog interpolation
TWI258267B (en) * 2005-05-20 2006-07-11 Wan-Ru Lin Digital/analog converter using low-bit signal to control
US9928870B1 (en) * 2017-09-29 2018-03-27 Nxp B.V. System and method for providing an output signal without or with reduced jitter based upon an input signal notwithstanding phase changes in a clock signal

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742329A (en) * 1985-01-28 1988-05-03 Sanyo Electric Co., Ltd. Digital/analog converter
US5703588A (en) * 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string
US9065462B1 (en) * 2014-02-10 2015-06-23 Fujitsu Semiconductor Limited Digital-to-analog conversion circuit and correction method for digital-to-analog conversion circuit
US20150332638A1 (en) * 2014-05-13 2015-11-19 Apple Inc. Devices and methods for reducing or eliminating mura artifact using dac based techniques
US9634686B2 (en) * 2014-09-10 2017-04-25 Texas Instruments Incorporated Hybrid digital-to-analog conversion system
US20160182079A1 (en) * 2014-12-17 2016-06-23 Stmicroelectronics, Inc. Dac with sub-dacs and related methods
CN106253906A (zh) * 2015-06-06 2016-12-21 硅实验室公司 具有改进性能的用于数字模拟转换的装置和相关方法

Also Published As

Publication number Publication date
CN117672143A (zh) 2024-03-08
US11812531B1 (en) 2023-11-07
KR20240035301A (ko) 2024-03-15

Similar Documents

Publication Publication Date Title
US6414616B1 (en) Architecture for voltage scaling DAC
JP5166375B2 (ja) スイッチ損失を改善するための回路アーキテクチャを有するデジタル／アナログ変換器
US8830103B2 (en) D/A converter
CN1312616A (zh) 改进的线性度和稳定时间的数字切换式电位计
US7463177B2 (en) Digital-to-analog converter with secondary resistor string
KR20080012070A (ko) 면적을 최소화하는 디지털-아날로그 변환기 및 그것을포함하는 소스 드라이버
KR100822801B1 (ko) 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버
US8937568B2 (en) D/A converter
CN110874113A (zh) 电流生成电路
TWI831593B (zh) 發光二極體驅動器及其數位類比轉換器參考電路
KR960013048B1 (ko) 디지탈/아날로그 변환기의 오차 보상회로
US7907072B1 (en) Digital-to-analog converter
US6344815B2 (en) Digital-to-analog converter
US6975261B1 (en) High accuracy digital to analog converter using parallel P and N type resistor ladders
US7733257B1 (en) Digital-to-analog converter having efficient switch configuration
JPH08167847A (ja) ディジタルアナログ変換器
TW202412468A (zh) 發光二極體驅動器及其數位類比轉換器參考電路
TWI355643B (en) A datadriver and method for an oled display
JP4537840B2 (ja) 電流源セルおよびそれを用いたｄ／ａコンバータ
US10511321B2 (en) Digital-to-analog converter and method for digital-to-analog conversion
US20050200509A1 (en) Current cell matrix type digital-to-analog converter
US11212893B2 (en) LED driver circuit and method
JP2003309469A (ja) 半導体集積回路
Huigang et al. A novel design of dual ladder resistor D/A converter
CN114679180A (zh) 电压控制电路及数模转换器