CN114679180A - 电压控制电路及数模转换器 - Google Patents
电压控制电路及数模转换器 Download PDFInfo
- Publication number
- CN114679180A CN114679180A CN202011546838.2A CN202011546838A CN114679180A CN 114679180 A CN114679180 A CN 114679180A CN 202011546838 A CN202011546838 A CN 202011546838A CN 114679180 A CN114679180 A CN 114679180A
- Authority
- CN
- China
- Prior art keywords
- resistor
- voltage
- node
- resistors
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本公开涉及集成电路技术领域,提供了一种电压控制电路及数模转换器,其利用耦合到该数模转换器串输出节点的电阻网络,提供分节点电压,该电阻网络包括串接于该串输出节点的第一电阻与多个第二电阻,和连接在各连接节点或串输出节点上的第三电阻;以及通过开关网络,选择该开关网络中与每个开关元件连接的第三电阻或第一电阻接入参考电压与接地电压的其中之一,其中,第一电阻与第二电阻的阻值成正比,且第三电阻与第一电阻的阻值成正比。该电路结构简单,只存在三种阻值的电阻,且后两者的阻值为前者阻值的倍数,易于达到电阻网络的阻值匹配,从而能够获得更高的精度,实现分节点电压与参考电压的指数关系。
Description
技术领域
本公开涉及集成电路技术领域,具体涉及一种电压控制电路及数模转换器。
背景技术
将二进制数字量形式的离散信号转换成以标准量(或参考量)为基准的模拟量的转换器,简称DAC或D/A转换器。最常见的数模转换器是将并行二进制的数字量转换为直流电压或直流电流,它常用作过程控制计算机系统的输出通道,与执行器相连,实现对生产过程的自动控制。数模转换器电路还用在利用反馈技术的模数转换器设计中。
DAC是一种将数字信号转换为电流、电压或电荷等形式的模拟信号的设备,从而使得它们能够被外界识别。一般来说,DAC电路可采用串配置或梯配置。采用串配置的DAC电路往往是空间高效及功率高效的,但其更容易受到由工艺失配引起的失真。相比之下,采用梯配置的DAC电路往往对工艺失配较不敏感,但其带来增加的布局面积及功耗的花费。
先前已尝试将串配置与梯配置组合。这些组合通常涉及由梯电路跟随的电压驱动的串电路。因为串电路由恒定电压源驱动,所以串电路需要额外输出缓冲器以使积分非线性(INL)误差及差分非线性(DNL)误差最小化。额外输出缓冲器增加整个DAC电路的功耗及布局大小。在实施多个转换通道的DAC系统中,包含额外输出缓冲器的花费可能非常高。
而在一些特殊的DAC应用中,需要实现输出电压与采样电压(即参考信号)呈现指数函数关系,具体的,参考图1,在现有的数模转换器中的电压控制电路包括有:电阻网络,该电阻网络包括依次串联在参考信号的输入节点与地之间的多个电阻:R(0)、R(1)、R(2)、…R(n),以及连接在任意连接节点与输出节点之间的开关:b(0)、b(1)、b(2)、…b(n),其中,该输入节点用以接入参考信号Vsense,输出节点用以提供节点输出电压Vout,如Vout=Vsense*(1-1/k)n,
其中,当仅开关b(n)闭合时,Vout=Vsense;
当仅开关b(n-1)闭合时,Vout=(1-1/k)*Vsense;
当仅开关b(n-2)闭合时,Vout=(1-1/k)2*Vsense;
以此类推,当仅开关b(1)闭合时,Vout=(1-1/k)(n-1)*Vsense;
当仅开关b(0)闭合时,Vout=(1-1/k)n*Vsense。
设R(0)~R(n)总的电阻阻值为Rtotal,为了得到上述分压关系,我们计算:(Rtotal-R(n))/Rtotal=1-1/k,得到R(n)=1/k*Rtotal,
而(Rtotal-R(n)-R(n-1))/Rtotal=(1-1/k)2,得到R(n-1)=1/k-(1/k)2,
以此类推,可以计算出各个电阻的设计值。
然而,这种分压电路电阻网络存在较大的缺陷。由于R(0)~R(n)之间电阻不相等,且不存在简单的线性关系,在实际设计时,很难精准的取到设计值。且一般高精度电路应用中,一般需要取一个单位电阻,所有电阻需要是单位电阻的倍数,这样再经过合理的版图布局,才能实现高精度,上述电路中,每个电阻阻值的非线性关系使得电路很难取得合适的单位电阻,从而很难实现更高的转换精度要求。
发明内容
为了解决上述技术问题,本公开提供了一种电压控制电路及数模转换器,其电路结构简单,易于达到电阻网络的阻值匹配,从而能够获得更高的转换精度,实现分节点电压与参考电压的指数关系。
一方面本公开提供了一种用于数模转换器的电压控制电路,其包括:
电阻网络,耦合到该数模转换器的串输出节点,用于提供分节点电压,该电阻网络具有第一电阻、多个第二电阻和多个第三电阻,且该第一电阻与前述多个第二电阻串接于前述串输出节点,每个前述的第三电阻均连接在相邻两个第二电阻间的连接节点、相邻的第二电阻和第一电阻间的连接节点和前述串输出节点的其中之一上;
开关网络,耦合于接入参考电压的第一输入节点和接入接地电压的第二输入节点,该开关网络中的每个开关元件均对应连接有一个前述第三电阻或前述第一电阻,且每个前述开关元件选择与之连接的前述第三电阻或第一电阻接入前述参考电压与接地电压的其中之一,
其中,前述第一电阻与前述第二电阻的阻值成正比,且前述第三电阻与前述第一电阻的阻值成正比。
优选地,前述串输出节点经配置以递送前述的分节点电压,该分节点电压与前述参考电压是基于前述电阻网络中连通前述第一输入节点的第三电阻的个数作为幂指数的指数函数关系。
优选地,该电压控制电路还包括:
控制单元,该控制单元与前述开关网络连接,用于根据前述数模转换器输入的数字信号提供多个开关控制信号,每个前述开关控制信号用于控制一个前述开关元件连通至接入前述参考电压的第一输入节点或接入前述接地电压电压的第二输入节点。
优选地,前述第一电阻阻值与一个前述第二电阻阻值的关系为:
R1=(k-1)*R2 (1)
且每个前述第三电阻的阻值与一个前述第二电阻阻值的关系为:
R3=k*(k-1)*R2 (2)
其中,R1为前述第一电阻的阻值,R2为一个前述第二电阻的阻值,R3为一个前述第三电阻的阻值,k为大于1的正实数。
优选地,前述分节点电压与前述参考电压的关系为:
Vout=(1-1/k)(n+1)*Vsense (3)
其中,Vout为前述分节点电压,Vsense为前述参考电压,n为前述电阻网络连通前述第一输入节点的前述第三电阻的个数,(n+1)为前述电阻网络连通前述第一输入节点的前述第三电阻和第一电阻的个数总和。
优选地,每个前述开关元件包括:
第一选择端子,耦合于接入前述参考电压的第一输入节点;
第二选择端子,耦合于接入前述接地电压的第二输入节点;
控制端子,耦合于一个前述第三电阻,用以根据前述开关控制信号选择与之连接的前述第三电阻接入前述参考电压或接地电压。
优选地,任意两个前述开关元件的闭合电阻相等。
优选地,每个前述开关元件为场效应晶体管或双极性晶体管。
优选地,前述开关控制信号为高电平,前述开关元件选择与之连接的第三电阻接入前述参考电压;
前述开关控制信号为低电平,前述开关元件选择与之连接的第三电阻接入前述接地电压。
另一方面本公开提供了一种数模转换器,其包括:
如前述的电压控制电路,用于根据该数模转换器输入的数字信号和参考电压提供分节点电压;
检测单元,与该电压控制电路连接,用于根据前述分节点电压转换生成模拟信号。
本公开的有益效果是:本公开提供了一种电压控制电路和数模转换器,该电压控制电路包括:电阻网络,耦合到该数模转换器的串输出节点,用于提供分节点电压,该电阻网络具有第一电阻、多个第二电阻和多个第三电阻,且该第一电阻与前述多个第二电阻串接于前述串输出节点,每个前述的第三电阻均连接在相邻两个第二电阻间的连接节点、相邻的第二电阻和第一电阻间的连接节点和前述串输出节点的其中之一上;开关网络,耦合于接入参考电压的第一输入节点和接入接地电压的第二输入节点,该开关网络中的每个开关元件均对应连接有一个前述第三电阻或前述第一电阻,且每个前述开关元件选择与之连接的前述第三电阻或第一电阻接入前述参考电压与接地电压的其中之一,其中,前述第一电阻与前述第二电阻的阻值成正比,且前述第三电阻与前述第一电阻的阻值成正比。该电路结构简单,只存在三种阻值的电阻(第二电阻、第一电阻和第三电阻),且后两者的阻值为前者阻值的倍数,易于达到电阻网络的阻值匹配,从而能够获得更高的精度,实现分节点电压与参考电压的指数关系。
附图说明
通过以下参照附图对本公开实施例的描述,本公开的上述以及其他目的、特征和优点将更为清楚。
图1示出现有的数模转换器中电压控制电路的结构示意图;
图2示出本公开实施例提供的一种用于数模转换器的电压控制电路的结构框图;
图3示出图2所示电压控制电路的示意电路图;
图4示出本公开实施例提供的数模转换器的结构框图;
图5示出图4所示数模转换器的电路示意图。
具体实施方式
为了便于理解本公开,下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是,本公开可以通过不同的形式来实现,并不限于本文所描述的实施例。相反的,提供这些实施例的目的是使对本公开的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本公开。
下面,参照附图对本公开进行详细说明。
图2示出本公开实施例提供的一种用于数模转换器的电压控制电路的结构框图,图3示出图2所示电压控制电路的示意电路图。
参考图2和图3,一方面本公开实施例提供了一种用于数模转换器的电压控制电路100,其包括:
电阻网络110,耦合到该数模转换器的串输出节点,用于提供分节点电压Vout1,该电阻网络110具有第一电阻R1、多个第二电阻R2和多个第三电阻R3,且该第一电阻R1与前述多个第二电阻R2串接于前述串输出节点,每个前述的第三电阻R3均连接在相邻两个第二电阻R2间的连接节点、相邻的第二电阻R2和第一电阻R1间的连接节点和前述的串输出节点的其中之一上;
开关网络120,耦合于接入参考电压Vsense的第一输入节点和接地电压GND的第二输入节点,该开关网络120包括多个开关元件:b(0)、b(1)、b(2)、…b(n),每个开关元件均对应连接有一个前述的第三电阻R3或前述的第一电阻R1,且每个前述的开关元件选择与之连接的第三电阻R3或第一电阻R1接入前述的参考电压Vsense与接地电压GND的其中之一,
其中,该第一电阻R1与第二电阻R2的阻值成正比,且该第三电阻R3与第一电阻R1的阻值成正比。
进一步地,前述的串输出节点经配置以递送前述的分节点电压Vout1,该分节点电压Vout1与前述的参考电压Vsense是基于电阻网络110中连通前述第一输入节点的第三电阻R3的个数作为幂指数的指数函数关系。
进一步地,该电压控制电路100还包括:
控制单元130,该控制单元130与前述的开关网络120连接,用于根据前述数模转换器输入的数字信号Vin提供多个开关控制信号,每个前述的开关控制信号用于控制一个前述的开关元件(b(0)、b(1)、b(2)、…b(n)中的任意一个)连通至接入前述参考电压Vsense的第一输入节点或接入前述接地电压GND的第二输入节点。
进一步地,假定第二电阻R2为单位电阻,则前述第一电阻R1的阻值与一个第二电阻R2的阻值的关系为:
R1=(k-1)*R2 (1)
且每个前述的第三电阻R3的阻值与一个第二电阻R2阻值的关系为:
R3=k*(k-1)*R2 (2)
其中,R1为第一电阻R1的阻值,R2为一个第二电阻R2的阻值,R3为一个第三电阻R3的阻值,k为大于1的正实数(k可以不是整数)。
进一步地,前述的分节点电压Vout1与前述的参考电压Vsense的关系为:
Vout1=(1-1/k)(n+1)*Vsense (3)
其中,Vout为前述的分节点电压,Vsense为前述的参考电压,n为前述电阻网络110连通前述第一输入节点的第三电阻R3的个数,(n+1)为前述电阻网络110连通前述第一输入节点的第三电阻R3和第一电阻R1的个数总和。
进一步地,每个前述的开关元件包括:
第一选择端子,耦合于接入前述参考电压Vsense的第一输入节点;
第二选择端子,耦合于接入前述接地电压GND的第二输入节点;
控制端子,耦合于一个前述的第三电阻R3,用以根据前述开关控制信号选择与之连接的第三电阻R3接入前述的参考电压Vsense或接地电压GND。
进一步地,任意两个前述的开关元件(如b(0)、b(1)、b(2)、…b(n)的其中之二)的闭合电阻相等。
进一步地,每个前述的开关元件为场效应晶体管(Field Effect Transistor,FET)或双极性晶体管(Bipolar Junction Transistor,BJT)。在本实施例中,利用N型金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Filed Effect Transistor,简称为NMOS管)做开关,那么高电平为导通,低电平为截止;若用PMOS管来做,那么就是低电平导通,高电平截止。当然,这里的每个开关元件应当理解为多个例如NMOS管的组合电路构成,或在其他的实施方式中每个开关元件也可以为多个NMOS管和PMOS的组合电路构成,在此不作限制。
在一具体的实施方式中,前述的开关控制信号为高电平,前述开关元件选择与之连接的第三电阻接入前述参考电压;前述开关控制信号为低电平,前述开关元件选择与之连接的第三电阻接入前述接地电压。
或者在其他可替代的实施方式中,前述的开关控制信号为高电平,前述开关元件选择与之连接的第三电阻接入前述接地电压;前述开关控制信号为低电平,前述开关元件选择与之连接的第三电阻接入前述参考电压。
进一步地,该第一电阻R1、第二电阻R2和第三电阻R3均选用的精度高的金属膜电阻。其阻值误差范围阈值为0.5%,优选为0.3%,更优为0.1%。由于串联方式电阻阻值的分散性,可以大幅图提高电阻的精度,同时抑制温漂,有效减少电阻发热,减少温度变化产生的电阻误差。因此在可替代的实施例中,可以采用多个成本较低的精度低的电阻串联成高精度电阻,只要满足前述实施例中的三种电阻间的比例关系即可,这样在提高精度的同时也能有效降低制造成本。
进一步地,前述开关控制信号的输入编码为1,前述的开关元件选择与之连接的第三电阻R3接入前述的参考电压Vsense;前述开关控制信号的输入编码为0,前述的开关元件选择与之连接的第三电阻R3接入前述接地电压GND。
具体在本实施例中,每个开关元件例如为NMOS管,受控于前述开关控制信号的每个开关元件有两个状态:高电平状态和低电平状态,分别对应开关控制信号的输入编码为“1”状态和“0”状态,即当开关控制信号的输入编码为“0”时,其控制的开关元件处于低电平状态,该开关元件控制其连接的第三电阻R3或第一电阻R1连接到接地电压GND。当当开关控制信号的输入编码为“1”时,其控制的开关元件处于高电平状态,该开关元件控制其连接的第三电阻R3或第一电阻R1连接到参考电压Vsense。该电压控制电路100的电路工作方式如下:
当b(0)=1,b(1)=…=b(n)=0时,则Vout1=(1-1/k)n*Vsense,
当b(0)=b(1)=1,b(2)=…=b(n)=0时,则Vout1=(1-1/k)(n-1)*Vsense,
以此类推,
当b(0)=b(1)=…=b(n-1)=1,b(n)=0时,则Vout1=(1-1/k)*Vsense,
当b(0)=b(1)=…=b(n)=1时,则Vout1=Vsense。
由此可见,通过控制b(0)~b(n)的开关状态,同样可以实现分节点电压与采样电压(参考电压Vsense)的指数关系。
同时,该电压控制电路100电路结构简单,只存在三种阻值的电阻,且三者相互间具有一定的比例关系。通过调节该电阻网络110中R1,(k-1)R2,k(k-1)R2三种阻值,很容易找到合适的单位电阻通过串并联组合实现,同时根据该电阻网络110的规律在版图上也很容易实现匹配,从而能够获得更高的精度。
图4示出本公开实施例提供的数模转换器的结构框图,图5示出图4所示数模转换器的电路示意图。
参考图4和图5,另一方面本公开实施例提供了一种数模转换器10,该数模转换器10例如包括有:高参考输入端口101、低参考输入端口102、数字输入端口103及DAC输出端口104。高参考输入端口101经配置以接收高参考信号,例如Vsense信号。低参考输入端口102经配置以接收低参考信号,例如为接地电压GND信号。Vsense信号与GND信号之间的电位差提供跨越该数模转换器10的内部电路的参考电压(Vref)。而参考电压(Vref)使该数模转换器10能够根据参考框架转换生成该数模转换器10输出的模拟信号Vout2。
在本实施例中,该数模转换器10还包括:
如前述实施例中的电压控制电路100,用于根据该数模转换器10输入的数字信号Vin和参考电压Vsense提供分节点电压Vout1;
检测单元200,与该电压控制电路100连接,用于根据前述分节点电压Vout1转换生成该数模转换器10输出的模拟信号Vout2。
如图5所示,该电压控制电路100与上述实施例相同,其包括:
电阻网络110,耦合到该数模转换器的串输出节点,用于提供分节点电压Vout1,该电阻网络110具有第一电阻R1、多个第二电阻R2和多个第三电阻R3,且该第一电阻R1与前述多个第二电阻R2串接于前述串输出节点,每个前述的第三电阻R3均连接在相邻两个第二电阻R2间的连接节点、相邻的第二电阻R2和第一电阻R1间的连接节点和前述的串输出节点的其中之一上;
开关网络120,耦合于接入参考电压Vsense的高参考输入端口101和接地电压GND的低参考输入端口102,该开关网络120包括多个开关元件:b(0)、b(1)、b(2)、…b(n),每个开关元件均对应连接有一个前述的第三电阻R3或前述的第一电阻R1,且每个前述的开关元件选择与之连接的第三电阻R3或第一电阻R1接入前述的参考电压Vsense与接地电压GND的其中之一,
其中,该第一电阻R1与第二电阻R2的阻值成正比,且该第三电阻R3与第一电阻R1的阻值成正比。
进一步地,该电压控制电路100同样还包括:
控制单元130,该控制单元130与前述的开关网络120连接,用于根据前述数模转换器10的数字输入端口103输入的数字信号Vin提供多个开关控制信号,每个前述的开关控制信号用于控制一个前述的开关元件(b(0)、b(1)、b(2)、…b(n)中的任意一个)连通至接入前述参考电压Vsense的高参考输入端口101或接入前述接地电压GND的低参考输入端口102。
在本实施例中,该电压控制电路100的电路工作方式和前述实施例中相同,在此不做赘述。
进一步地,该检测单元200至少包括:
放大器210,该放大器210的同相输入端接入前述的分节点电压Vout1,反向输入端连接起自身的输出端,该输出端连接前述的DAC输出端口104,用以放大该分节点电压Vout1,输出成模拟信号Vout2。
综上所述,本公开实施例提供的电压控制电路100和数模转换器10,该电压控制电路100包括:电阻网络110,耦合到该数模转换器10的串输出节点,用于提供分节点电压Vout1,该电阻网络110具有第一电阻R1、多个第二电阻R2和多个第三电阻R3,且该第一电阻R1与前述多个第二电阻R2串接于前述串输出节点,每个前述的第三电阻R3均连接在相邻两个第二电阻R2间的连接节点、相邻的第二电阻R2和第一电阻R1间的连接节点和前述串输出节点的其中之一上;开关网络120,耦合于接入参考电压Vsense的第一输入节点(高参考输入端口101)和接入接地电压GND的第二输入节点(低参考输入端口102),该开关网络120中的每个开关元件均对应连接有一个前述第三电阻R3或前述第一电阻R1,且每个前述开关元件选择与之连接的前述第三电阻R3或第一电阻R1接入前述参考电压Vsense与接地电压GND的其中之一,其中,前述第一电阻R1与前述第二电阻R2的阻值成正比,且前述第三电阻R3与前述第一电阻R1的阻值成正比。该电路结构简单,占用较小的布局面积;只存在三种阻值的电阻(第二电阻R2、第一电阻R1和第三电阻R3),且后两者的阻值为前者阻值的倍数,易于达到电阻网络的阻值匹配,从而能够获得更高的精度,实现分节点电压Vout1与参考电压Vsense的指数关系。
应当说明的是,在本公开的描述中,需要理解的是,术语“上”、“下”、“内”等指示方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的组件或元件必须具有特定的方位,以特定的方位构造和操作,因此不能理解为对本公开的限制。
此外,在本文中,所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是:显然,上述实施例仅仅是为清楚地说明本公开所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。
Claims (10)
1.一种用于数模转换器的电压控制电路,其中,包括:
电阻网络,耦合到所述数模转换器的串输出节点,用于提供分节点电压,所述电阻网络具有第一电阻、多个第二电阻和多个第三电阻,且所述第一电阻与所述多个第二电阻串接于所述串输出节点,每个所述第三电阻均连接在相邻两个第二电阻间的连接节点、相邻的所述第二电阻与第一电阻间的连接节点和所述串输出节点的其中之一上;
开关网络,耦合于接入参考电压的第一输入节点和接入接地电压的第二输入节点,所述开关网络中的每个开关元件均对应连接有一个所述第三电阻或所述第一电阻,且每个所述开关元件选择与之连接的所述第三电阻或第一电阻接入所述参考电压与接地电压的其中之一,
其中,所述第一电阻与所述第二电阻的阻值成正比,且所述第三电阻与所述第一电阻的阻值成正比。
2.根据权利要求1所述的电压控制电路,其中,所述串输出节点经配置以递送所述分节点电压,所述分节点电压与所述参考电压是基于所述电阻网络中连通所述第一输入节点的所述第三电阻的个数作为幂指数的指数函数关系。
3.根据权利要求2所述的电压控制电路,其中,还包括:
控制单元,所述控制单元与所述开关网络连接,用于根据所述数模转换器输入的数字信号提供多个开关控制信号,每个所述开关控制信号用于控制一个所述开关元件连通至接入所述参考电压的第一输入节点或接入所述接地电压的第二输入节点。
4.根据权利要求3所述的电压控制电路,其中,所述第一电阻阻值与一个所述第二电阻阻值的关系为:
R1=(k-1)*R2 (1)
且每个所述第三电阻的阻值与一个所述第二电阻阻值的关系为:
R3=k*(k-1)*R2 (2)
其中,R1为所述第一电阻的阻值,R2为一个所述第二电阻的阻值,R3为一个所述第三电阻的阻值,k为大于1的正实数。
5.根据权利要求4所述的电压控制电路,其中,所述分节点电压与所述参考电压的关系为:
Vout=(1-1/k)(n+1)*Vsense (3)
其中,Vout为所述分节点电压,Vsense为所述参考电压,n为所述电阻网络连通所述第一输入节点的所述第三电阻的个数,(n+1)为所述电阻网络连通所述第一输入节点的所述第三电阻和第一电阻的个数总和。
6.根据权利要求5所述的电压控制电路,其中,每个所述开关元件包括:
第一选择端子,耦合于接入所述参考电压的第一输入节点;
第二选择端子,耦合于接入所述接地电压的第二输入节点;
控制端子,耦合于一个所述第三电阻,用以根据所述开关控制信号选择与之连接的所述第三电阻接入所述参考电压或接地电压。
7.根据权利要求6所述的电压控制电路,其中,任意两个所述开关元件的闭合电阻相等。
8.根据权利要7所述的电压控制电路,其中,每个所述开关元件为场效应晶体管或双极性晶体管。
9.根据权利要求7所述的电压控制电路,其中,所述开关控制信号为高电平,所述开关元件选择与之连接的第三电阻接入所述参考电压;
所述开关控制信号为低电平,所述开关元件选择与之连接的第三电阻接入所述接地电压。
10.一种数模转换器,其中,包括:
如权利要求1~9中任一项所述的电压控制电路,用于根据所述数模转换器输入的数字信号和参考电压提供分节点电压;
检测单元,与所述电压控制电路连接,用于根据所述分节点电压转换生成模拟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011546838.2A CN114679180A (zh) | 2020-12-24 | 2020-12-24 | 电压控制电路及数模转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011546838.2A CN114679180A (zh) | 2020-12-24 | 2020-12-24 | 电压控制电路及数模转换器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114679180A true CN114679180A (zh) | 2022-06-28 |
Family
ID=82070425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011546838.2A Pending CN114679180A (zh) | 2020-12-24 | 2020-12-24 | 电压控制电路及数模转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114679180A (zh) |
-
2020
- 2020-12-24 CN CN202011546838.2A patent/CN114679180A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6914547B1 (en) | Triple resistor string DAC architecture | |
JP4548562B2 (ja) | カレントミラー回路及びアナログデジタル変換回路 | |
US5798723A (en) | Accurate and precise current matching for low voltage CMOS digital to analog converters | |
US8830103B2 (en) | D/A converter | |
US7884747B2 (en) | Digital to analog converters having circuit architectures to overcome switch losses | |
US20100141496A1 (en) | D/a conversion circuit | |
US8410820B2 (en) | High speed latch comparators | |
US10340941B1 (en) | Trim digital-to-analog converter (DAC) for an R2R ladder DAC | |
US11303294B2 (en) | Digital to analog converters | |
US20130234685A1 (en) | Highly linear programmable v-i converter using a compact switching network | |
US20070205841A1 (en) | Voltage-controlled current source and variable-gain amplifier | |
CN114679180A (zh) | 电压控制电路及数模转换器 | |
US6906588B2 (en) | Variable-gain differential input and output amplifier | |
US11251806B2 (en) | Binary weighted current source and digital-to-analog converter | |
US8154433B2 (en) | Linearity correction circuit for voltage mode DAC | |
JP2006173721A (ja) | 電流源セルおよびそれを用いたd/aコンバータ | |
US6759975B1 (en) | Digital-to-analog converter with a shifted output and an increased range | |
US11811420B2 (en) | Digital-to-analog converter with cascaded least significant bit (LSB) interpolator circuit | |
CN220913561U (zh) | 修调电路及包括其的芯片 | |
JPH03296319A (ja) | Cr発振回路を備えた半導体装置 | |
US20240012501A1 (en) | Charge source circuit, analog-to-digital converter and oled touch panel | |
McLachlan et al. | A 20b clockless DAC with sub-ppm-linearity 7.5 nV/vHz-noise and 0.05 ppm/° C-stability | |
KR19990030332A (ko) | 저전압에서 동작 가능한 2-단계 아날로그-디지털 변환기 회로 | |
CN116800272A (zh) | 一种高速分段式数模转换电路、电子电路、电子设备 | |
CN115664166A (zh) | 电流缓变电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |