WO2011024337A1 - デジタル－アナログ変換器およびデルタシグマ型デジタル－アナログ変換装置 - Google Patents

Abstract

　製造ばらつきによる変換精度の低下を招かずに、高精度なＤＡ変換を行え、しかも回路規模、消費電流の増大も防ぐ。　抵抗素子Ｒ₁～Ｒ_Nからなるリング状抵抗回路１を設け、接続回路２、３により基準電圧端子Ｖ_ref1、Ｖ_ref2が接続されるリング状抵抗回路１のノード、接続回路４によりアナログ信号出力端子Ｖ_outに接続されるリング状抵抗回路１のノード、開放回路５により開放されるリング状抵抗回路１のノードをデジタル信号のＡＤ変換毎に巡回させる。その巡回方法の１つは、１つ前の変換でアナログ信号出力端子Ｖ_outと抵抗素子群の接続に用いていた接続回路４の状態と同じ状態に、今回の変換時に２つの基準電圧端子Ｖ_ref1、Ｖ_ref2と抵抗素子群とを接続する接続回路２、３の状態を設定する。また抵抗素子間を接続する開放回路５については上記２つの基準電圧端子と抵抗素子群とを接続する接続回路２、３の状態とは逆の状態に設定する。

Description

デジタル－アナログ変換器およびデルタシグマ型デジタル－アナログ変換装置

　本発明は、デジタル信号をアナログ信号に変換するための演算を行うデジタル－アナログ変換器（以下、ＤＡ変換器と記す）およびそれを用いたデルタシグマ型デジタル－アナログ変換装置（以下、デルタシグマ型ＤＡ変換装置と記す）に関するものであり、特に製造バラツキによる抵抗ミスマッチの低減に関するものである。

　デジタル信号をアナログ信号に変換するＤＡ変換器には様々な構成がある。その中の一例として、図４のような抵抗ストリング型ＤＡ変換器が一般的に知られている。この抵抗ストリング型ＤＡ変換器は、２つの基準電圧端子Ｖ_ref1、Ｖ_ref2の間に、必要な分解能に応じた個数の抵抗素子群（抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nからなる）を直列に配置することで構成される。抵抗素子間のそれぞれのノードは、スイッチＳ₁、Ｓ₂、・・・、Ｓ_N-1を介してアナログ信号出力端子Ｖ_outに接続される。変換対象の入力デジタル信号の値に応じて、これらのスイッチＳ₁、Ｓ₂、・・・、Ｓ_N-1のうちオンにする一つのスイッチを選択することによって、基準電圧端子Ｖ_ref1、Ｖ_ref2の電圧差を（Ｎ－１）分圧したアナログ出力電圧が得られる。

　抵抗ストリング型ＤＡ変換器の特徴としては、微分非直線性誤差が小さく、単調性に優れていること、製造ばらつきによる積分非直線性誤差が大きいことが挙げられる。積分非直線性誤差が大きいことは、出力波形の歪みの悪化に繋がる。

　また、他の例として、図５のような抵抗型ＤＡ変換器がある。この抵抗型ＤＡ変換器は、２つの基準電圧端子Ｖ_ref1、Ｖ_ref2と、必要な分解能に応じた、同じ抵抗値Ｒを持つ抵抗素子群（抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nからなる）と、抵抗素子群の一端と基準電圧端子Ｖ_ref1および基準電圧端子Ｖ_ref2のいずれか一方とを変換対象のデジタル信号の値に応じて選択的に接続する制御を行う１ビットＤＡ変換器ＤＡ₁、ＤＡ₂、・・・、ＤＡ_Nとからなる。

　今、ある入力信号Ｄ₁、Ｄ₂、・・・、Ｄ_Nが入力され、１ビットＤＡ変換器ＤＡ₁、ＤＡ₂、・・・、ＤＡ_kが基準電圧端子Ｖ_ref2の電圧を出力し、１ビットＤＡ変換器ＤＡ_k+1、ＤＡ_k+2、・・・、ＤＡ_Nが基準電圧端子Ｖ_ref1の電圧を出力したと仮定する。この時、アナログ信号出力端子Ｖ_outと基準電圧端子Ｖ_ref1の間には抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_kが並列に接続され、アナログ信号出力端子Ｖ_outと基準電圧端子Ｖ_ref2の間には抵抗素子Ｒ_k+1、Ｒ_k+2、・・・、Ｒ_Nが並列に接続されるので、アナログ信号出力端子Ｖ_outでは２つの抵抗値
　　Ｒ／ｋ、Ｒ／（Ｎ－ｋ）
により分圧された電圧が得られる。

　上記した図５のような抵抗型ＤＡ変換器においては、製造ばらつきによる影響を低減する方法として、特許文献１に示すDynamic Element Matching(ＤＥＭ)という手法が知られている。ＤＥＭとは、ＤＡ変換器の出力ノードを巡回させることで、製造ばらつきによるミスマッチ、すなわち抵抗値Ｒのばらつきをランダマイズし、歪み特性の改善を図る手法である。

　上記抵抗型ＤＡ変換器において、抵抗素子群（抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nからなる）が製造ばらつきによるミスマッチを持っていると仮定すると、実際に得られる電圧は、そのばらつきにより所望の電圧からずれてしまい、出力信号の歪みは悪化する。しかし、先に紹介したＤＥＭを用いることにより、先の例と同じようにｋ個の抵抗素子が基準電圧端子Ｖ_ref1に、（Ｎ－ｋ）個の抵抗素子が基準電圧端子Ｖ_ref2に接続される場合においても、変換の度に異なる抵抗素子ｋ個が基準電圧端子Ｖ_ref1に接続され、同様に異なる抵抗素子（Ｎ－ｋ）個が基準電圧端子Ｖ_ref2に接続されるため、製造ばらつきによるミスマッチがランダマイズされ、歪みの悪化が低減される。

　このように、図５の抵抗型ＤＡ変換器では、ＤＥＭを用いることで製造ばらつきによる歪みの悪化を低減することができる。しかし、一方で、基準電圧端子Ｖ_ref1、Ｖ_ref2の持つ抵抗成分がＤＡ変換器の分圧に用いられている２つの並列抵抗素子群に対して直列に繋がってしまうため、ＤＡ変換器を流れる電流値が理想値からずれてしまい、歪みが悪化するという別の課題も存在する。

　この問題に対しては、特許文献２に示すように、電流補償回路を用いることで歪みの悪化を低減できることが知られている。電流補償回路は、電流値にデータ依存性のあるＤＡ変換器に、ＤＡ変換器と同じ電流特性を持つ電流補償回路を並列に接続し、電流補償回路をＤＡ変換器と逆相で動作させることで、流れる電流値の合計を一定に保つ手法である。しかし、この手法の問題点としては、回路規模が約２倍になることと、回路を流れる電流値が約２倍になることが挙げられる。なお、抵抗ストリング型ＤＡ変換器では、流れる電流は常に一定となるため、このような課題は発生しない。

　ところで、高速な変換を必要としない場合、低消費電力かつ高精度な変換を実現しやすいことから、図６のようなデルタシグマ型ＤＡ変換装置がよく用いられている。このデルタシグマ型ＤＡ変換装置は、デジタル入力Ｄｉｎを補間するデジタル補間フィルタ１０と、デジタル補間フィルタ１０から出力されるデジタル信号のデルタシグマ変調を行うデルタシグマ変調器２０と、デルタシグマ変調器２０の出力信号をデジタル－アナログ変換する、上記抵抗型ＤＡ変換器に代表される一般的なＤＡ変換器３０とによって構成される。ＤＡ変換器３０からアナログ出力Ａoutが出力される。

　デジタル補間フィルタ１０では、あるサンプリング周波数ｆ_s、ｎビットのデジタル入力信号ＤＩＮに対し、折り返しを防止しながら、あるオーバーサンプリング周波数ｆ_osのデジタル信号を出力する。なお、オーバーサンプリング周波数ｆ_osは、オーバーサンプリング率OSRによって、サンプリング周波数ｆ_sとの間に、
　ｆ_os　＝　OSR　×　ｆ_s
の関係を持っている。オーバーサンプリング周波数ｆ_osとしては、一般的に６４ｆ_s、１２８ｆ_s等の周波数が用いられる。

　デルタシグマ変調器２０は、デジタル補間フィルタ１０から得られたデジタル信号に対してノイズシェイピングを施し、サンプリング周波数ｆ_sより高い周波数のより低分解能のデジタル信号へと変換する。

　ＤＡ変換器３０は、デルタシグマ変調器２０から得られた高周波数、低分解能のデジタル信号をＤＡ変換し、アナログ信号を出力する。

　上記のように、デルタシグマ型ＤＡ変換装置を用いることで、高精度なＤＡ変換を行うことができる。しかし、デルタシグマ型ＤＡ変換装置内のＤＡ変換器３０に製造ばらつきやデジタルデータ入力に依存する電流値の変動が存在すると、変換誤差が生じ、意図した変換精度が得られなくなってしまう。

　そこで、先に紹介したＤＥＭや電流補償回路を用い、図７のような構成とすることで、変換精度を保つことがなされている。図７において、符号４０はＤＥＭ回路を示し、符号５０は電流補償回路付ＤＡ変換器を示している。

　しかし、上記抵抗型ＤＡ変換器と同様に、変換精度が改善する一方で、回路規模と消費電流とが増加するというトレードオフが存在する。

特開平７－９９４５１号公報 特表２００４－５１０３８１号公報 特許第３３２３４６０号公報

　図４に示した抵抗ストリング型ＤＡ変換器は、微分非直線性誤差が小さく、単調性に優れ、広く用いられている回路である。しかし、半導体集積回路の製造ばらつきの影響などによって、直列に配置した抵抗素子の抵抗値にばらつきが生じると、抵抗素子のミスマッチによって出力電圧が所望の電圧からずれてしまう。その結果、ＤＡ変換器の積分非直線性誤差が大きくなり、出力信号の歪みが悪化するという課題がある。

　また、図５に示した抵抗型ＤＡ変換器を用いれば、ＤＥＭを用いることで製造ばらつきの影響を低減できることが知られている。しかし、この抵抗型ＤＡ変換器には、電流値のデータ依存性による歪みの悪化という別の課題が存在する。この課題の対処法としては、電流補償回路の挿入が知られているが、この手法を用いると回路面積、消費電流が約２倍になってしまう。

　また、図６に示すデルタシグマ型ＤＡ変換装置では、製造ばらつきや電流値の変動によって変換精度が低下してしまう。図７に示すように、ＤＥＭ回路と電流補償回路との挿入によってその影響を低減することはできるが、回路規模や消費電流が増加してしまう。

　半導体プロセスにおける製造ばらつきは避けることのできない課題であり、またＤＡ変換器の小型化および低消費電力化を目指すため、より簡素な構造によって製造ばらつきの影響を低減する設計手法が求められる。

　したがって、本発明の目的は、製造ばらつきによる変換精度の低下を招くことなく、高精度なＤＡ変換を行え、しかも回路規模、消費電流の増大も防ぐことができるＤＡ変換器およびデルタシグマ型ＤＡ変換装置を提供することである。

　上記課題を解決するために、本発明のＤＡ変換器は、複数個の抵抗素子からなる抵抗回路と、第１および第２の基準電圧端子と、アナログ信号出力端子と、前記抵抗回路のいずれかのノードに前記第１の基準電圧端子を選択的に接続する第１の接続回路と、前記抵抗回路のいずれかのノードに前記第２の基準電圧端子を選択的に接続する第２の接続回路と、前記抵抗回路における、前記第１の基準電圧端子が接続されたノードから前記第２の基準電圧端子が接続されたノードへ至る経路中の、デジタル－アナログ変換対象となるデジタル信号の値に対応したいずれかのノードに前記アナログ信号出力端子を選択的に接続する第３の接続回路とを備えることを特徴とする。

　この構成によれば、第１および第２の接続回路によって第１の基準電圧端子および第２の基準電圧端子が接続される抵抗回路のノードがそれぞれ変更され、それに対応して第３の接続回路によってアナログ信号出力端子が接続される抵抗回路のノードが変更されるので、製造ばらつきによる変換精度の低下を招くことなく、高精度なＤＡ変換を行える。しかも、第１、第２および第３の接続回路が必要となるものの、抵抗型ＤＡ変換器のようなＤＥＭ回路や電流補償回路が不要で回路規模、消費電流の増大も防ぐことができる。

　上記構成のＤＡ変換器においては、抵抗回路は、リング状に接続された複数個の抵抗素子からなるリング状抵抗回路であり、リング状抵抗回路のいずれかのノードで抵抗素子間の接続を選択的に開放する開放回路を備えることが好ましい。

　この構成によれば、複数個の抵抗素子をリング状に接続してリング状抵抗回路を構成し、第１および第２の接続回路によって第１の基準電圧端子および第２の基準電圧端子が接続されるリング状抵抗回路のノードがそれぞれ変更され、それに対応して第３の接続回路によってアナログ信号出力端子が接続されるリング状抵抗回路のノードが変更され、開放回路によってリング状抵抗回路のいずれかのノードの位置で抵抗素子間の接続が開放されるので、製造ばらつきによる変換精度の低下を招くことなく、高精度なＤＡ変換を行える。しかも、第１、第２および第３の接続回路と開放回路とが必要となるものの、抵抗型ＤＡ変換器のようなＤＥＭ回路や電流補償回路が不要で回路規模、消費電流の増大も防ぐことができる。

　また、開放回路を有するＤＡ変換器においては、第１および第２の接続回路によって第１の基準電圧端子および第２の基準電圧端子が接続されるリング状抵抗回路のノードがそれぞれ変更され、それに対応して第３の接続回路によって出力端子が接続されるリング状抵抗回路のノードが変更され、開放回路によってリング状抵抗回路における、第２の基準電圧端子が接続されたノードから第１の基準電圧端子が接続されたノードへ戻る経路中のいずれかのノードの位置で抵抗素子間の接続が開放されることが好ましい。

　この構成によれば、複数個の抵抗素子をリング状に接続してリング状抵抗回路を構成し、第１および第２の接続回路によって第１の基準電圧端子および第２の基準電圧端子が接続されるリング状抵抗回路のノードがそれぞれ変更され、それに対応して第３の接続回路によってアナログ信号出力端子が接続されるリング状抵抗回路のノードが変更され、開放回路によってリング状抵抗回路における、第２の基準電圧端子が接続されたノードから第１の基準電圧端子が接続されたノードへ戻る経路中のいずれかのノードの位置で抵抗素子間の接続が開放されるので、製造ばらつきによる変換精度の低下を招くことなく、高精度なＤＡ変換を行える。しかも、第１、第２および第３の接続回路と開放回路とが必要となるものの、抵抗型ＤＡ変換器のようなＤＥＭ回路や電流補償回路が不要で回路規模、消費電流の増大も防ぐことができる。

　上記構成のＤＡ変換器においては、第１の接続回路は、リング状抵抗回路の各ノードと第１の基準電圧端子との間にそれぞれ接続された第１のスイッチ群からなり、第２の接続回路は、リング状抵抗回路の各ノードと第２の基準電圧端子との間にそれぞれ接続された第２のスイッチ群からなり、第３の接続回路は、リング状抵抗回路の各ノードとアナログ信号出力端子との間にそれぞれ接続された第３のスイッチ群からなり、開放回路は、リング状抵抗回路において、隣接する抵抗素子同士の間にそれぞれ挿入された第４のスイッチ群からなり、第１の接続回路は、第４のスイッチ群の各スイッチの一端側でリング状抵抗回路の各ノードに接続され、第２および第３の接続回路は、第４のスイッチ群の各スイッチの他端側でリング状抵抗回路の各ノードに接続され、第１、第２、第３および第４のスイッチ群を構成する各スイッチは、変換対象となるデジタル信号に応じて、短絡状態と開放状態とが切り替えられることが好ましい。

　上記構成のＤＡ変換器においては、リング状抵抗回路において、第１の基準電圧端子が接続されるノードと第２の基準電圧端子が接続されるノードとアナログ信号出力端子が接続されるノードと抵抗素子間が開放されるノードとをそれぞれ巡回させることが好ましい。

　また、リング状抵抗回路において、第１の基準電圧端子が接続されるノードと第２の基準電圧端子が接続されるノードとアナログ信号出力端子が接続されるノードと抵抗素子間が開放されるノードとをそれぞれ巡回させる構成においては、巡回は例えば以下のように行うことが好ましい。すなわち、デジタル－アナログ変換対象となるデジタル信号が時系列的に入力される場合において、前回のデジタル－アナログ変換時においてデジタル信号の値に対応してアナログ信号出力端子に接続されたリング状抵抗回路のノードを、今回のアナログ－デジタル変換時において第１および第２の基準電圧端子のいずれか一方が接続されるノードとする巡回を行うことが好ましい。

　また、上記のように、第１の基準電圧端子が接続されるノードと第２の基準電圧端子が接続されるノードとを巡回させる場合に、リング状抵抗回路において、第１および第２の基準電圧端子のいずれか一方が接続されるノードから見て、第１および第２の基準電圧端子に接続される両ノード間の抵抗値が最大となるノードを、第１および第２の基準電圧端子のいずれか他方が接続されるノードとすることが好ましい。

　また、上記のように、第１の基準電圧端子が接続されるノードと第２の基準電圧端子が接続されるノードとを巡回させる場合に、リング状抵抗回路において、第４のスイッチ群によって抵抗素子間が開放されるノードの一側の抵抗素子の開放端を第１の基準電圧端子が接続されるノードとし、抵抗素子間が開放されるノードの他側の抵抗素子の開放端を第２の基準電圧端子が接続されるノードとしてもよい。

　本発明のデルタシグマ型ＤＡ変換装置は、所定のサンプリング周波数でサンプリングされた第１のデジタル信号をアナログ信号に変換するデルタシグマ型デジタル－アナログ変換装置であって、第１のデジタル信号を補間して、サンプリング周波数より高い周波数の第２のデジタル信号に変換するデジタル補間フィルタと、第２のデジタル信号をノイズシェイピングして、より低ビット数の第３のデジタル信号に変換するデルタシグマ変調器と、第３のデジタル信号をアナログ信号に変換するデジタル－アナログ変換器と、を備えている。

　そして、デジタル－アナログ変換器は、リング状に接続された複数個の抵抗素子からなるリング状抵抗回路と、第１および第２の基準電圧端子と、アナログ信号出力端子と、リング状抵抗回路のいずれかのノードに第１の基準電圧端子を選択的に接続する第１の接続回路と、リング状抵抗回路のいずれかのノードに第２の基準電圧端子を選択的に接続する第２の接続回路と、リング状抵抗回路における、第１の基準電圧端子が接続されたノードから第２の基準電圧端子が接続されたノードへ至る経路中の、デジタル－アナログ変換対象となるデジタル信号の値に対応したいずれかのノードにアナログ信号出力端子を選択的に接続する第３の接続回路と、リング状抵抗回路のいずれかのノードの位置で抵抗素子間の接続を選択的に開放する開放回路とを備え、第１および第２の接続回路によって第１の基準電圧端子および第２の基準電圧端子が接続されるリング状抵抗回路のノードがそれぞれ変更され、それに対応して第３の接続回路によってアナログ信号出力端子が接続されるリング状抵抗回路のノードが変更され、開放回路によってリング状抵抗回路における、第２の基準電圧端子が接続されたノードから第１の基準電圧端子が接続されたノードへ戻る経路中のいずれかのノードの位置で抵抗素子間の接続が開放される。

　この構成によれば、本発明のＤＡ変換器と同様の作用効果を奏する。

　上記構成のデルタシグマ型ＤＡ変換装置においては、第１の接続回路は、リング状抵抗回路の各ノードと第１の基準電圧端子との間にそれぞれ接続された第１のスイッチ群からなり、第２の接続回路は、リング状抵抗回路の各ノードと第２の基準電圧端子との間にそれぞれ接続された第２のスイッチ群からなり、第３の接続回路は、リング状抵抗回路の各ノードとアナログ信号出力端子との間にそれぞれ接続された第３のスイッチ群からなり、開放回路は、リング状抵抗回路において、隣接する抵抗素子同士の間にそれぞれ挿入された第４のスイッチ群からなり、第１の接続回路は、第４のスイッチ群の各スイッチの一端側でリング状抵抗回路の各ノードに接続され、第２および第３の接続回路は、第４のスイッチ群の各スイッチの他端側でリング状抵抗回路の各ノードに接続され、第１、第２、第３および第４のスイッチ群を構成する各スイッチは、変換対象となるデジタル信号に応じて、短絡状態と開放状態とが切り替えられることが好ましい。

　上記構成のデルタシグマ型ＤＡ変換装置においては、デコーダは、製造ばらつきによる影響をランダマイズするように、第１、第２、第３および第４のスイッチ群を切り替えることが好ましい。

　また、上記構成のデルタシグマ型ＤＡ変換装置においては、デコーダは、常に同じスイッチ群が選択されないように、第１、第２、第３および第４のスイッチ群を切り替えることが好ましい。

　本発明のＤＡ変換器によれば、複数個の抵抗素子をリング状に接続してリング状抵抗回路を構成し、第１および第２の接続回路によって第１の基準電圧端子および第２の基準電圧端子が接続されるリング状抵抗回路のノードがそれぞれ変更され、それに対応して第３の接続回路によってアナログ信号出力端子が接続されるリング状抵抗回路のノードが変更され、開放回路によってリング状抵抗回路における、第２の基準電圧端子が接続されたノードから第１の基準電圧端子が接続されたノードへ戻る経路中のいずれかのノードの位置で抵抗素子間の接続が開放されるので、製造ばらつきによる変換精度の低下を招くことなく、高精度なＤＡ変換を行える。しかも、第１、第２および第３の接続回路が必要となるものの、抵抗型ＤＡ変換器のようなＤＥＭ回路や電流補償回路が不要で回路規模、消費電流の増大も防ぐことができる。

　また、本発明のデルタシグマ型ＤＡ変換装置によれば、上記した本発明のＤＡ変換器を用いて構成されるので、上記本発明のＤＡ変換器と同様の作用効果を奏する。

図１は本発明の実施の形態１のＤＡ変換器の構成を示す回路図である。 図２は本発明の実施の形態１のＤＡ変換器を用いて構成したＤＡ変換装置の構成を示すブロック図である。 図３は本発明のＤＡ変換器を用いて構成した本発明の実施の形態２のデルタシグマ型ＤＡ変換装置の構成を示すブロック図である。 図４は一般的な抵抗ストリング型ＤＡ変換器の構成を示す回路図である。 図５は一般的な抵抗型ＤＡ変換器の構成を示す回路図である。 図６は一般的なデルタシグマ型ＤＡ変換装置の構成を示すブロック図である。 図７はＤＥＭ回路と電流補償回路とが追加されたデルタシグマ型変換装置の構成を示すブロック図である。

　以下、本発明の実施の形態を、図面を参照しながら説明する。

　（実施の形態１）
　本発明の実施の形態１のＤＡ変換器は、図１に示すように、リング状に接続された複数個の抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nからなるリング状抵抗回路１と、第１および第２の基準電圧端子Ｖ_ref1、Ｖ_ref2と、アナログ信号出力端子Ｖ_outと、リング状抵抗回路１のいずれかのノード（抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_N同士の接続点）に第１の基準電圧端子Ｖ_ref1を選択的に接続する第１の接続回路２と、リング状抵抗回路１のいずれかのノードに第２の基準電圧端子Ｖ_ref2を選択的に接続する第２の接続回路３と、リング状抵抗回路１における、第１の基準電圧端子Ｖ_ref1が接続されたノードから第２の基準電圧端子Ｖ_ref2が接続されたノードへ至る経路中の、デジタル－アナログ変換対象となるデジタル信号の値に対応したいずれかのノードにアナログ信号出力端子Ｖ_outを選択的に接続する第３の接続回路４と、リング状抵抗回路１のいずれかのノードの位置で抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_N間の接続を選択的に開放する開放回路５とを備えている。

　そして、このＤＡ変換器では、第１および第２の接続回路２、３によって第１の基準電圧端子Ｖ_ref1および第２の基準電圧端子Ｖ_ref2が接続されるリング状抵抗回路１のノードがそれぞれ変更され、開放回路５によってリング状抵抗回路１における、第２の基準電圧端子Ｖ_ref2が接続されたノードから第１の基準電圧端子Ｖ_ref1が接続されたノードへ戻る経路中のいずれかのノードの位置で抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_N間の接続が開放され、それに対応して第３の接続回路によってアナログ信号出力端子Ｖ_outが接続されるリング状抵抗回路１のノードが変更される。

　上記構成のＤＡ変換器においては、第１の接続回路２は、リング状抵抗回路１の各ノードと第１の基準電圧端子Ｖ_ref1との間にそれぞれ接続された第１のスイッチ群（スイッチＳ_{d_1}、Ｓ_{d_2}、・・・、Ｓ_{d_N}からなる）からなる。第２の接続回路３は、リング状抵抗回路１の各ノードと第２の基準電圧端子Ｖ_ref2との間にそれぞれ接続された第２のスイッチ群（スイッチＳ_{g_1}、Ｓ_{g_2}、・・・、Ｓ_{g_N}からなる）からなる。第３の接続回路４は、リング状抵抗回路１の各ノードとアナログ信号出力端子Ｖ_outとの間にそれぞれ接続された第３のスイッチ群（スイッチＳ_{o_1}、Ｓ_{o_2}、・・・、Ｓ_{o_N}からなる）からなる。開放回路５は、リング状抵抗回路１において、隣接する抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_N同士の間にそれぞれ挿入された第４のスイッチ群（スイッチＳ_{r_1}、Ｓ_{r_2}、・・・、Ｓ_{r_N}からなる）からなる。

　第１の接続回路２は、開放回路５となる第４のスイッチ群の各スイッチＳ_{r_1}、Ｓ_{r_2}、・・・、Ｓ_{r_N}の一端側でリング状抵抗回路１の各ノードに接続される。第２および第３の接続回路３、４は、開放回路５となる第４のスイッチ群の各スイッチＳ_{r_1}、Ｓ_{r_2}、・・・、Ｓ_{r_N}の他端側でリング状抵抗回路１の各ノードに接続される。そして、第１、第２、第３および第４のスイッチ群を構成する各スイッチは、変換対象となるデジタル信号に応じて、短絡状態と開放状態とが切り替えられる。

　また、上記構成のＤＡ変換器においては、リング状抵抗回路１において、第１の基準電圧端子Ｖ_ref1が接続されるノードと第２の基準電圧端子Ｖ_ref2が接続されるノードとアナログ信号出力端子Ｖ_outが接続されるノードと抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_N間が開放されるノードとを一つのデジタル信号のＤＡ変換を行う毎にそれぞれ巡回させる構成としている。

　また、巡回は例えば以下のように行われる。すなわち、デジタル－アナログ変換対象となるデジタル信号が時系列的に入力される場合において、前回のデジタル－アナログ変換時においてデジタル信号の値に対応してアナログ信号出力端子Ｖ_outに接続されたリング状抵抗回路１のノードを、今回のアナログ－デジタル変換時において第１および第２の基準電圧端子Ｖ_ref1、Ｖ_ref2のいずれか一方が接続されるノードとする巡回を行っている。

　また、上記のように、第１の基準電圧端子Ｖ_ref1が接続されるノードと第２の基準電圧端子Ｖ_ref2が接続されるノードとを巡回させる場合に、リング状抵抗回路１において、第１および第２の基準電圧端子Ｖ_ref1、Ｖ_ref2のいずれか一方が接続されるノードから見て、第１および第２の基準電圧端子Ｖ_ref1、Ｖ_ref2に接続される両ノード間の抵抗値が最大となるノードを、第１および第２の基準電圧端子Ｖ_ref1、Ｖ_ref2のいずれか他方が接続されるノードとしている。

　また、上記のように、第１の基準電圧端子Ｖ_ref1が接続されるノードと第２の基準電圧端子Ｖ_ref2が接続されるノードとを巡回させる場合に、リング状抵抗回路１において、開放回路５となる第４のスイッチ群（スイッチＳ_{r_1}、Ｓ_{r_2}、・・・、Ｓ_{r_N}からなる）によって抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_N間が開放されるいずれか一つのノードの一側の抵抗素子の開放端を第１の基準電圧端子Ｖ_ref1が接続されるノードとし、抵抗素子間が開放されるノードの他側の抵抗素子の開放端を第２の基準電圧端子Ｖ_ref2が接続されるノードとしている。

　以下、この実施の形態１のＤＡ変換器についてさらに詳細に説明する。このＤＡ変換器は、高電圧が供給される基準電圧端子Ｖ_ref1、低電圧が供給される基準電圧端子Ｖ_ref2と、ＤＡ変換のための必要な分解能に応じた個数の、同じ抵抗値Ｒを持つ抵抗素子群（リング状（ループ状）に接続された抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nからなる）と、基準電圧端子Ｖ_ref1と抵抗素子群とを接続するスイッチ群（スイッチＳ_{d_1}、Ｓ_{d_2}、・・・、Ｓ_{d_N}からなる）と、基準電圧端子Ｖ_ref2と抵抗素子群とを接続するスイッチ群（スイッチＳ_{g_1}、Ｓ_{g_2}、・・・、Ｓ_{g_N}からなる）と、リング状に接続された抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nにおいて互いに隣接した抵抗素子同士の間に各々挿入されたスイッチ群（スイッチＳ_{r_1}、Ｓ_{r_2}、・・・、Ｓ_{r_N}からなる）と、アナログ信号出力端子Ｖ_outと抵抗素子群とを接続するスイッチ群（スイッチＳ_{o_1}、Ｓ_{o_2}、・・・、Ｓ_{o_N}からなる）とからなる。

　抵抗素子とそれぞれのスイッチは、（Ｎ－１）値のＤＡ変換器の場合、それぞれＮ個ある。ｋ番目の抵抗素子Ｒ_kは、一方の端子がｋ番目のスイッチＳ_{g_k}、Ｓ_{r_k}、Ｓ_{o_k}に接続され、他方の端子が（ｋ＋１）番目のスイッチＳ_{d_k+1}、Ｓ_{r_k+1}に接続されている。ｋ番目のスイッチＳ_{d_k}は、一方の端子が基準電圧端子Ｖ_ref1に接続され、他方の端子が（ｋ－１）番目の抵抗素子Ｒ_k-1とｋ番目のスイッチＳ_{r_k}とに接続されている。ｋ番目のスイッチＳ_{g_k}は、一方の端子が基準電圧端子Ｖ_ref2に接続され、他方の端子がｋ番目の抵抗素子Ｒ_kと、ｋ番目のスイッチＳ_{r_k}、Ｓ_{o_k}とに接続されている。ｋ番目のスイッチＳ_{r_k}は、一方の端子が（ｋ－１）番目の抵抗素子Ｒ_k-1とｋ番目のスイッチＳ_{d_k}とに接続され、他方の端子がｋ番目の抵抗素子Ｒ_kと、ｋ番目のスイッチＳ_{g_k}、Ｓ_{o_k}とに接続されている。ｋ番目のスイッチＳ_{o_k}は、一方の端子がｋ番目の抵抗素子Ｒ_kと、ｋ番目のスイッチＳ_{r_k}、Ｓ_{g_k}とに接続され、他方の端子がアナログ信号出力端子Ｖ_outに接続されている。

　本発明の実施の形態１のＤＡ変換器は、各スイッチＳ_{d_1}、Ｓ_{d_2}、・・・、Ｓ_{d_N}、Ｓ_{g_1}、Ｓ_{g_2}、・・・、Ｓ_{g_N}、Ｓ_{r_1}、Ｓ_{r_2}、・・・、Ｓ_{r_N}、Ｓ_{o_1}、Ｓ_{o_2}、・・・、Ｓ_{o_N}を制御することによって、図４に示した抵抗ストリング型ＤＡ変換器と同様に、基準電圧端子Ｖ_ref1と基準電圧端子Ｖ_ref2の電圧差を（Ｎ－１）分圧した電圧を得ることができる。

　この電圧を得るためのスイッチＳ_{d_1}、Ｓ_{d_2}、・・・、Ｓ_{d_N}、Ｓ_{g_1}、Ｓ_{g_2}、・・・、Ｓ_{g_N}、Ｓ_{r_1}、Ｓ_{r_2}、・・・、Ｓ_{r_N}、Ｓ_{o_1}、Ｓ_{o_2}、・・・、Ｓ_{o_N}の制御について、以下に説明する。

　今、基準電圧端子Ｖ_ref1と抵抗素子群とを接続するスイッチ群において、ｋ番目のスイッチＳ_{d_k}が短絡され、他のＮ－１個のスイッチＳ_{d_1}、Ｓ_{d_2}、・・・、Ｓ_{d_k-1}、Ｓ_{d_k+1}、・・・、Ｓ_{d_N}が開放されており、基準電圧端子Ｖ_ref2と抵抗素子群を接続するスイッチ群においても、ｋ番目のスイッチＳ_{g_k}が短絡され、他のＮ－１個のスイッチＳ_{g_1}、Ｓ_{g_2}、・・・、Ｓ_{g_k-1}、Ｓ_{g_k+1}、・・・、Ｓ_{g_N}が開放されているとする。この時、抵抗素子同士を接続するスイッチ群では、ｋ番目のスイッチＳ_{r_k}が開放され、他のＮ－１個のスイッチＳ_{r_1}、Ｓ_{r_2}、・・・、Ｓ_{r_k-1}、Ｓ_{r_k+1}、・・・、Ｓ_{r_N}は短絡される。

　本発明のＤＡ変換器において、図４に示した従来の抵抗ストリング型ＤＡ変換器における、抵抗素子Ｒ_l-1と抵抗素子Ｒ_lの間の電圧に相当する電圧を取り出す際には、（ｋ＋ｌ）をＮで割った余りをmとすると、アナログ信号出力端子Ｖ_outと抵抗素子群を接続するスイッチ群のm番目のスイッチＳ_{o_m}が短絡され、他のＮ－１個のスイッチＳ_{o_1}、Ｓ_{o_2}、・・・、Ｓ_{o_ m -1}、Ｓ_{o_m+1}、・・・、Ｓ_{o_N}は開放される。

　このようにスイッチを制御することで、この実施の形態１のＤＡ変換器において、スイッチＳ_{d_k}に接続されている抵抗素子Ｒ_k-1が従来の抵抗ストリング型ＤＡ変換器における抵抗素子Ｒ_Nに、スイッチＳ_{g_k}に接続されている抵抗素子Ｒ_kが従来の抵抗ストリング型ＤＡ変換器における抵抗素子Ｒ₁に、スイッチＳ_{o_m}に接続されている抵抗素子Ｒ_m-1、Ｒ_mがそれぞれ従来の抵抗ストリング型ＤＡ変換器における抵抗素子Ｒ_l-1、Ｒ_lに相当し、所望の電圧を取り出すことができる。

　このように構成した結果、図１に示す本発明の実施の形態１のＤＡ変換器において、基準電圧端子Ｖ_ref1と抵抗素子群（抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nからなる）とを接続するスイッチ群（スイッチＳ_{d_1}、Ｓ_{d_2}、・・・、Ｓ_{d_N}からなる）、基準電圧端子Ｖ_ref2と抵抗素子群（抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nからなる）とを接続するスイッチ群（スイッチＳ_{g_1}、Ｓ_{g_2}、・・・、Ｓ_{g_N}からなる）、抵抗素子群（抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nからなる）の隣り合う抵抗素子同士を接続するスイッチ群（スイッチＳ_{r_1}、Ｓ_{r_2}、・・・、Ｓ_{r_N}からなる）、および、アナログ信号出力端子Ｖ_outと抵抗素子群（抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nからなる）とを接続するスイッチ群（スイッチＳ_{o_1}、Ｓ_{o_2}、・・・、Ｓ_{o_N}からなる）によって、２つの基準電圧端子Ｖ_ref1、Ｖ_ref2と、分圧によってＤＡ変換を行う抵抗素子群（抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nからなる）との接続点を巡回させることにより、製造ばらつきによる影響をランダマイズできる。また、本発明の実施の形態１のＤＡ変換器は、抵抗ストリング型ＤＡ変換器と同様の動作原理によりＤＡ変換を行うので、基準電圧端子の抵抗成分の影響によって電流値が変化することはない。

　以上のように、この実施の形態１によれば、複数個の抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nをリング状に接続してリング状抵抗回路１を構成し、第１および第２の接続回路２、３によって第１の基準電圧端子Ｖ_ref1および第２の基準電圧端子Ｖ_ref2が接続されるリング状抵抗回路１のノードがそれぞれ変更され、開放回路５によって抵抗素子間の接続が開放されるノードが変更され、それに対応して第３の接続回路４によってアナログ信号出力端子Ｖ_outが接続されるリング状抵抗回路１のノードが変更されるので、製造ばらつきによる変換精度の低下を招くことなく、高精度なＤＡ変換を行える。しかも、第１、第２および第３の接続回路２、３、４と、開放回路５とが追加されるものの、抵抗型ＤＡ変換器のようなＤＥＭ回路や電流補償回路が不要で回路規模、消費電流の増大も防ぐことができる。

　すなわち、本発明の実施の形態１のＤＡ変換器はＤＥＭと同様に製造ばらつきによる影響をランダマイズし、積分非直線性誤差の増大、歪みの悪化を低減できる。また、デジタルデータ入力による電流値の変化もなく、電流補償回路の挿入による回路規模、消費電流の増大も防ぐことができる。

　本発明の具体的実施例として、７値のＤＡ変換を行う図２のようなＤＡ変換装置の動作を説明する。図２の実施例では、デジタル入力Ｄｉｎ、具体的には、３ビットのデジタル信号Ｄ₁、Ｄ₂、Ｄ₃を図１に示したＤＡ変換器を駆動するための各スイッチの制御信号に変換するデコーダ６０と、図１に示したＤＡ変換器７０とからなる。ＤＡ変換器７０からアナログ出力Ａoutが出力される。

　デコーダ６０は、３ビットのデジタル信号Ｄ₁、Ｄ₂、Ｄ₃を入力とし、８つのデジタル信号Ｄ_{v_1}、Ｄ_{v_2}、・・・、Ｄ_{v_8}と、８つのデジタル信号Ｄ_{r_1}、Ｄ_{r_2}、・・・、Ｄ_{r_8}と、８つのデジタル信号Ｄ_{o_1}、Ｄ_{o_2}、・・・、Ｄ_{o_8}とを出力する。

　デジタル信号Ｄ_{v_1}、Ｄ_{v_2}、・・・、Ｄ_{v_8}は、ＤＡ変換器７０において、各基準電圧端子Ｖ_ref1、Ｖ_ref2と抵抗素子群（抵抗素子Ｒ₁、Ｒ₂、・・・、Ｒ_Nからなる）を接続するスイッチ群（スイッチＳ_{d_1}、Ｓ_{d_2}、・・・、Ｓ_{d_8}からなる）とスイッチ群（スイッチＳ_{g_1}、Ｓ_{g_2}、・・・、Ｓ_{g_8}からなる）の制御信号として用いられる。

　デジタル信号Ｄ_{r_1}、Ｄ_{r_2}、・・・、Ｄ_{r_8}は、ＤＡ変換器７０において、抵抗素子同士を接続するスイッチ群（スイッチＳ_{r_1}、Ｓ_{r_2}、・・・、Ｓ_{r_8}からなる）の制御信号として用いられる。

　デジタル信号Ｄ_{o_1}、Ｄ_{o_2}、・・・、Ｄ_{o_8}は、アナログ信号出力端子Ｖ_outと抵抗素子群を接続するスイッチ群（スイッチＳ_{o_1}、Ｓ_{o_2}、・・・、Ｓ_{o_8}からなる）の制御信号として用いられる。

　デコーダ６０は、ある法則を持ってデジタル入力信号をデコードし、常に同じスイッチが選択されないようなデジタル信号を出力する。

　デコーダの入力として、例えば“０１１”、“１１０”、“１００”、“０１１”、“１０１”、“０１１”、“１００”、“０１０”、“００１”、“１１０”というデジタル信号を連続して変換する場合を考える。

　今、デコーダ６０は、「１つ前の変換でＤ_{o_k}=１の時、今回の変換でＤ_{v_k}=１とし、１つ前の変換でＤ_{o_l}=０の時、今回の変換でＤ_{v_l}=０とする」という変換法則を持っているとする。なお、簡単のため、ＤＡ変換器７０の２つの基準電圧端子Ｖ_ref1、Ｖ_ref2について、基準電圧端子Ｖ_ref1の電圧を１、基準電圧端子Ｖ_ref2の電圧を０とする。この時のデコーダ６０のデジタル出力、ＤＡ変換器７０のアナログ出力を表１に示す。

　デジタル信号Ｄ_{v_1}、Ｄ_{v_2}、・・・、Ｄ_{v_8}は、１つ前の変換のデジタル信号Ｄ_{o_1}、Ｄ_{o_2}、・・・、Ｄ_{o_8}をそのまま用いており、デジタル信号Ｄ_{r_1}、Ｄ_{r_2}、・・・、Ｄ_{r_8}は、デジタル信号Ｄ_{v_1}、Ｄ_{v_2}、・・・、Ｄ_{v_8}が反転されたものである。デジタル信号Ｄ_{o_1}、Ｄ_{o_2}、・・・、Ｄ_{o_8}は、デコーダ６０に入力されるデジタル信号Ｄ₁、Ｄ₂、Ｄ₃によって定まる所望のアナログ出力を変換するため、抵抗ストリング型ＤＡ変換器と同じ要領で決められる。

　簡単に言えば、この巡回方法は、1つ前の変換でアナログ信号出力端子Ｖ_outと抵抗素子群の接続に用いていたスイッチの番号と、次の変換で２つの基準電圧端子Ｖ_ref1、Ｖ_ref2と抵抗素子群とを接続するスイッチの番号を同じとし、また抵抗素子間を接続するスイッチについては上記２つの基準電圧端子と抵抗素子群とを接続するスイッチとは逆の制御を行うことで、実現できる。

　以上のように、本発明の実施の形態１のＤＡ変換器を用いることで、基準電圧端子Ｖ_ref1と抵抗素子群を接続するスイッチＳ_{d_1}、Ｓ_{d_2}、・・・、Ｓ_{d_N}、基準電圧端子Ｖ_ref2と抵抗素子群を接続するスイッチＳ_{g_1}、Ｓ_{g_2}、・・・、Ｓ_{g_N}、アナログ信号出力端子Ｖ_outと抵抗素子群を接続するスイッチＳ_{o_1}、Ｓ_{o_2}、・・・、Ｓ_{o_N}を巡回させながら、抵抗ストリング型ＤＡ変換器と同じ仕組みでアナログ信号を取り出すことができる。すなわち、本発明ではリング状に接続された複数の抵抗素子において、２つの基準電圧端子Ｖ_ref1、Ｖ_ref2との接続点を巡回させることで、抵抗ストリング型ＤＡ変換器と同様の仕組みでＤＡ変換を行う。その結果、そのため、製造ばらつきによる影響をランダマイズし、積分非直線性の増大、歪みの悪化を低減でき、また、デジタルデータ入力による電流値の変化もないため、電流補償回路の挿入による回路規模、消費電流の増大も防ぐことができる。

　なお、上述のＤＡ変換器は、基準電圧端子Ｖ_ref1、Ｖ_ref2の電圧を直接出力させることにより、９値のＤＡ変換器として用いることもできる。また、上述の説明では７値のＤＡ変換を例として示したが、ＤＡ変換の分解能はいくつであっても良い。また、デコーダの制御については、実施例で示した巡回方法以外にいくつも考えることができ、例えば、特許文献３のように、ＤＥＭに関する文献に書かれているものを応用することができる。

　また、上記の実施の形態では、抵抗素子間の接続を開放するノードと、第１および第２の基準電圧端子に接続するノードとが同じノードであったが、同じノードである必要はない。つまり、抵抗素子群の全ての抵抗素子の直列回路の両端以外のノードに第１および第２の基準電圧端子の何れか少なくとも一方を接続する構成であってもよい。この場合、第１および第２の基準電圧端子が接続されたノードより外側に位置する抵抗素子は、ＤＡ変換に寄与しない状態となる。

　なお、上記の実施の形態では、リング状抵抗回路１のいずれかのノードを開放回路５で選択的に開放するようにしたが、抵抗回路を複数個の抵抗の直列回路で構成し、開放回路を省いたものを実施例としてあげることができる。この構成は、リング状抵抗回路における開放ノードを固定したものと等価である。

　（実施の形態２）
　つぎに、本発明のＤＡ変換器を用いた実施の形態２のデルタシグマ型ＤＡ変換装置について、図３を用いて説明する。図３のデルタシグマ型ＤＡ変換装置は、所定のサンプリング周波数でサンプリングされた第１のデジタル信号をアナログ信号に変換するデルタシグマ型ＤＡ変換装置であり、入力された第１のデジタル信号すなわちデジタル入力Ｄｉｎを補間して、サンプリング周波数より高い周波数の第２のデジタル信号に変換するデジタル補間フィルタ８０と、第２のデジタル信号をノイズシェイピングして、より低ビット数の第３のデジタル信号に変換するデルタシグマ変調器９０と、デルタシグマ変調器９０から出力される第３のデジタル信号をデコードするデコーダ１００と、デコーダ１００の出力を駆動信号として第３のデジタル信号をアナログ信号すなわちアナログ出力Ａoutに変換するＤＡ変換器１１０とを備えている。そして、デコーダ１００およびデジタル－アナログ変換器１１０は、実施の形態１で説明したものが使用される。

　デジタル補間フィルタ８０は、図７および図８で示したものと同じ構成で、あるサンプリング周波数ｆ_s、ｎビットのデジタル入力信号に対し、折り返しを防止しながら、あるオーバーサンプリング周波数ｆ_osのデジタル信号を出力する。なお、オーバーサンプリング周波数ｆ_osは、オーバーサンプリング率OSRによって
　ｆ_os　＝　OSR　×　ｆ_s
の関係を持っている。オーバーサンプリング周波数ｆ_osとしては、一般的に６４ｆ_s、１２８ｆ_s等の周波数が用いられる。

　デルタシグマ変調器９０は、図７および図８で示したものと同じ構成で、デジタル補間フィルタ８０から得られたデータを、サンプリング周波数ｆ_sより高い周波数によってより低分解能のデータへと変換し、また同時にノイズシェイピングが施される。さらに、デコーダ１００では、デルタシグマ変調器９０から得られた高周波数、低分解能のデータをデコーダ１００によって本発明のＤＡ変換器１１０を駆動するデジタル信号に変換し、本発明のＤＡ変換器１１０では、デコーダ１００の出力に基づいて、デルタシグマ変調器９０から得られた高周波数、低分解能のデータに対応したアナログ信号を出力する。

　この実施の形態２によれば、実施の形態１で述べたように、このＤＡ変換器は、製造ばらつきや電流値の変化による変換誤差の悪化を低減できるので、デルタシグマ型ＤＡ変換装置にこのＤＡ変換器を使用することで、製造ばらつきによる変換精度の低下を招くことなく、高精度なＤＡ変換を行える。また、電流補償回路が不要なため、回路規模、消費電流の増大も防ぐことができる。

　本発明にかかるＤＡ変換器およびデルタシグマ変調型ＤＡ変換装置は、製造ばらつきや電流値の変化による変換誤差の悪化を低減でき、製造ばらつきによる変換精度の低下を招くことなく、高精度なＤＡ変換を行え、また電流補償回路が不要なため、回路規模、消費電流の増大も防ぐことができるという効果を有し、デジタル音楽プレーヤなどにおけるＤＡ変換処理回路として有用である。

　１　　リング状抵抗回路
　２　　第１の接続回路
　３　　第２の接続回路
　４　　第３の接続回路
　５　　開放回路
　８０　　デジタル補間フィルタ
　９０　　デルタシグマ変調器
　１００　　デコーダ
　１１０　　ＤＡ変換器
　Ｖ_ref1　　第１の基準電圧端子
　Ｖ_ref2　　第２の基準電圧端子
　Ｒ₁、Ｒ₂、・・・、Ｒ_N　　抵抗素子
　Ｓ_{d_1}、Ｓ_{d_2}、・・・、Ｓ_{d_N}　　スイッチ
　Ｓ_{g_1}、Ｓ_{g_2}、・・・、Ｓ_{g_N}　　スイッチ
　Ｓ_{o_1}、Ｓ_{o_2}、・・・、Ｓ_{o_N}　　スイッチ
　Ｓ_{r_1}、Ｓ_{r_2}、・・・、Ｓ_{r_N}　　スイッチ

Claims (12)

1. 　複数個の抵抗素子からなる抵抗回路と、
   　第１および第２の基準電圧端子と、
   　アナログ信号出力端子と、
   　前記抵抗回路のいずれかのノードに前記第１の基準電圧端子を選択的に接続する第１の接続回路と、
   　前記抵抗回路のいずれかのノードに前記第２の基準電圧端子を選択的に接続する第２の接続回路と、
   　前記抵抗回路における、前記第１の基準電圧端子が接続されたノードから前記第２の基準電圧端子が接続されたノードへ至る経路中の、デジタル－アナログ変換対象となるデジタル信号の値に対応したいずれかのノードに前記アナログ信号出力端子を選択的に接続する第３の接続回路とを備えたデジタル－アナログ変換器。
2. 　前記抵抗回路は、リング状に接続された複数個の抵抗素子からなるリング状抵抗回路であり、前記リング状抵抗回路のいずれかのノードで抵抗素子間の接続を選択的に開放する開放回路を備えた請求項１記載のデジタル－アナログ変換器。
3. 　前記第１および第２の接続回路によって前記第１の基準電圧端子および前記第２の基準電圧端子が接続される前記リング状抵抗回路のノードがそれぞれ変更され、それに対応して前記第３の接続回路によって前記出力端子が接続される前記リング状抵抗回路のノードが変更され、前記開放回路によって前記リング状抵抗回路における、前記第２の基準電圧端子が接続されたノードから前記第１の基準電圧端子が接続されたノードへ戻る経路中のいずれかのノードの位置で抵抗素子間の接続が開放される請求項２記載のデジタル－アナログ変換器。
4. 　前記第１の接続回路は、前記リング状抵抗回路の各ノードと前記第１の基準電圧端子との間にそれぞれ接続された第１のスイッチ群からなり、
   　前記第２の接続回路は、前記リング状抵抗回路の各ノードと前記第２の基準電圧端子との間にそれぞれ接続された第２のスイッチ群からなり、
   　前記第３の接続回路は、前記リング状抵抗回路の各ノードと前記アナログ信号出力端子との間にそれぞれ接続された第３のスイッチ群からなり、
   　前記開放回路は、前記リング状抵抗回路において、隣接する抵抗素子同士の間にそれぞれ挿入された第４のスイッチ群からなり、
   　前記第１の接続回路は、前記第４のスイッチ群の各スイッチの一端側で前記リング状抵抗回路の各ノードに接続され、
   　前記第２および第３の接続回路は、前記第４のスイッチ群の各スイッチの他端側で前記リング状抵抗回路の各ノードに接続され、
   　前記第１、第２、第３および第４のスイッチ群を構成する各スイッチは、前記変換対象となるデジタル信号に応じて、短絡状態と開放状態とが切り替えられる請求項３記載のデジタル－アナログ変換器。
5. 　前記リング状抵抗回路において、前記第１の基準電圧端子が接続されるノードと前記第２の基準電圧端子が接続されるノードと前記アナログ信号出力端子が接続されるノードと抵抗素子間が開放されるノードとをそれぞれ巡回させる請求項３記載のデジタル－アナログ変換器。
6. 　前記デジタル－アナログ変換対象となるデジタル信号は時系列的に入力され、前回のデジタル－アナログ変換時においてデジタル信号の値に対応して前記アナログ信号出力端子に接続された前記リング状抵抗回路のノードを、今回のアナログ－デジタル変換時において前記第１および第２の基準電圧端子のいずれか一方が接続されるノードとする請求項５記載のデジタル－アナログ変換器。
7. 　前記リング状抵抗回路において、前記第１および第２の基準電圧端子のいずれか一方が接続されるノードから見て、前記第１および第２の基準電圧端子に接続される両ノード間の抵抗値が最大となるノードを、前記第１および第２の基準電圧端子のいずれか他方が接続されるノードとする請求項５、６のいずれか１項記載のデジタル－アナログ変換器。
8. 　前記リング状抵抗回路において、前記第４のスイッチ群によって抵抗素子間が開放されるノードの一側の抵抗素子の開放端を前記第１の基準電圧端子が接続されるノードとし、前記抵抗素子間が開放されるノードの他側の抵抗素子の開放端を前記第２の基準電圧端子が接続されるノードとした請求項５、６のいずれか１項記載のデジタル－アナログ変換器。
9. 　所定のサンプリング周波数でサンプリングされた第１のデジタル信号をアナログ信号に変換するデルタシグマ型デジタル－アナログ変換装置であって、
   　前記第１のデジタル信号を補間して、前記サンプリング周波数より高い周波数の第２のデジタル信号に変換するデジタル補間フィルタと、
   　前記第２のデジタル信号をノイズシェイピングして、より低ビット数の第３のデジタル信号に変換するデルタシグマ変調器と、
   　前記第３のデジタル信号を前記アナログ信号に変換するデジタル－アナログ変換器と、を備え、
   　前記デジタル－アナログ変換器は、
   　リング状に接続された複数個の抵抗素子からなるリング状抵抗回路と、
   　第１および第２の基準電圧端子と、
   　アナログ信号出力端子と、
   　前記リング状抵抗回路のいずれかのノードに前記第１の基準電圧端子を選択的に接続する第１の接続回路と、
   　前記リング状抵抗回路のいずれかのノードに前記第２の基準電圧端子を選択的に接続する第２の接続回路と、
   　前記リング状抵抗回路における、前記第１の基準電圧端子が接続されたノードから前記第２の基準電圧端子が接続されたノードへ至る経路中の、デジタル－アナログ変換対象となるデジタル信号の値に対応したいずれかのノードに前記アナログ信号出力端子を選択的に接続する第３の接続回路と、
   　前記リング状抵抗回路のいずれかのノードの位置で抵抗素子間の接続を選択的に開放する開放回路とを備え、
   　前記第１および第２の接続回路によって前記第１の基準電圧端子および前記第２の基準電圧端子が接続される前記リング状抵抗回路のノードがそれぞれ変更され、それに対応して前記第３の接続回路によって前記アナログ信号出力端子が接続される前記リング状抵抗回路のノードが変更され、前記開放回路によって前記リング状抵抗回路における、前記第２の基準電圧端子が接続されたノードから前記第１の基準電圧端子が接続されたノードへ戻る経路中のいずれかのノードの位置で抵抗素子間の接続が開放されることを特徴とするデルタシグマ型デジタル－アナログ変換装置。
10. 　前記第１の接続回路は、前記リング状抵抗回路の各ノードと前記第１の基準電圧端子との間にそれぞれ接続された第１のスイッチ群からなり、
    　前記第２の接続回路は、前記リング状抵抗回路の各ノードと前記第２の基準電圧端子との間にそれぞれ接続された第２のスイッチ群からなり、
    　前記第３の接続回路は、前記リング状抵抗回路の各ノードと前記アナログ信号出力端子との間にそれぞれ接続された第３のスイッチ群からなり、
    　前記開放回路は、前記リング状抵抗回路において、隣接する抵抗素子同士の間にそれぞれ挿入された第４のスイッチ群からなり、
    　前記第１の接続回路は、前記第４のスイッチ群の各スイッチの一端側で前記リング状抵抗回路の各ノードに接続され、
    　前記第２および第３の接続回路は、前記第４のスイッチ群の各スイッチの他端側で前記リング状抵抗回路の各ノードに接続され、
    　前記第１、第２、第３および第４のスイッチ群を構成する各スイッチは、前記変換対象となるデジタル信号に応じて、短絡状態と開放状態とが切り替えられる請求項９記載のデルタシグマ型デジタル－アナログ変換装置。
11. 　前記デコーダは、製造ばらつきによる影響をランダマイズするように、前記第１、第２、第３および第４のスイッチ群を切り替える請求項１０記載のデルタシグマ型デジタル－アナログ変換装置。
12. 　前記デコーダは、常に同じスイッチ群が選択されないように、前記第１、第２、第３および第４のスイッチ群を切り替える請求項１０記載のデルタシグマ型デジタル－アナログ変換装置。

Images