JP2022179274A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2022179274A JP2022179274A JP2021151450A JP2021151450A JP2022179274A JP 2022179274 A JP2022179274 A JP 2022179274A JP 2021151450 A JP2021151450 A JP 2021151450A JP 2021151450 A JP2021151450 A JP 2021151450A JP 2022179274 A JP2022179274 A JP 2022179274A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- buffer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】複数のアナログ入力信号を切り替えて出力する際の応答速度を向上させる半導体装置を提供する。【解決手段】半導体装置1において、信号切替回路10は、バッファ回路5a、bに対応して設けられ、各々が、複数の入力ノード2a~nと対応するバッファ回路との間に設けられる複数の入力信号切替回路11a~14bと、バッファ回路に対応して設けられ、各々が、出力ノードOUTと対応するバッファ回路との間に設けられるの出力信号切替回路101a、bと、を含む。制御回路4は、比較結果に基づき、バッファ回路のうちの1つのバッファ回路と当該アナログ入力信号が入力される入力ノードとを接続するために複数の入力信号切替回路のうちの1つを選択するための第1の選択信号CNTH1~n、CNTL1~n及び当該バッファ回路と出力ノードとを接続するために出力信号切替回路のうちの1つを選択するための第2の選択信号CNTOH、Lを出力する。【選択図】図1
Description
複数のアナログ入力信号を切り替えて出力する半導体装置に関する。
ラインセンサやイメージセンサといったセンサ装置や、ディスプレイ装置などでは、複数のアナログ信号を一つの出力にスイッチで切り替えて出力する回路が使われている。
センサ装置の解像度やディスプレイ装置の画素数が増加し、取り扱う信号が増加するにしたがって、入力信号を切り替えた際の出力の応答速度の高速化が求められる。
アナログ信号の電圧の応答は以下の式であらわされる。
ここでVoutは出力電圧、Vsigは入力電圧の振幅、tは時間、Rは信号が通る経路の抵抗値、Cは信号が通る経路に付加している容量値である。
応答速度を高速化するためには、スイッチと配線の抵抗と容量の積が最小となるようにスイッチや配線のサイズを調整するが、スイッチおよび配線の抵抗と容量はトレードオフの関係となっており、一方を小さくするともう一方が大きくなるため、大幅な改善は難しい。
特開2016-212837号公報では複数のアナログ信号を比較して、最も高電圧のアナログ信号ひとつを出力することで、出力電圧の変動を低減する構成が提案されているが、複数のアナログ入力信号それぞれを順次出力する構成には適用できず、応答速度の高速化は得られない。
本開示は、上記の課題を解決するためのものであって、複数のアナログ入力信号を切り替えて出力する際の応答速度を向上させることが可能な半導体装置に関する。
ある実施形態に従う半導体装置は、複数の入力ノードにそれぞれ対応して入力される、第1の電圧と第1の電圧よりも高い第2の電圧との範囲内の複数のアナログ入力信号を順次切り替えて出力ノードに出力する信号切替回路と、複数のアナログ入力信号のうちの1つのアナログ入力信号の電圧と、N個の基準電圧(N≧1)とを順次比較する比較回路と、比較回路の比較結果に基づき、信号切替回路を制御する制御回路とを備える。信号切替回路は、(N+1)個のバッファ回路と、(N+1)個のバッファ回路にそれぞれ対応して設けられ、各々が、複数の入力ノードと対応するバッファ回路との間に設けられる複数の入力信号切替回路と、(N+1)個のバッファ回路にそれぞれ対応して設けられ、各々が、出力ノードと対応するバッファ回路との間に設けられる(N+1)個の出力信号切替回路とを含む。制御回路は、比較回路の比較結果に基づき、(N+1)個のバッファ回路のうちの1つのバッファ回路と当該アナログ入力信号が入力される入力ノードとを接続するために複数の入力信号切替回路のうちの1つの入力信号切替回路を選択するための第1の選択信号および当該バッファ回路と出力ノードとを接続するために(N+1)個の出力信号切替回路のうちの1つの出力信号切替回路を選択するための第2の選択信号を出力する。
本開示の半導体装置は、複数のアナログ入力信号を切り替えて出力する際の応答速度を向上させることが可能である。
実施の形態1.
図1は、本開示の実施の形態1における半導体装置1について説明する図である。
図1は、本開示の実施の形態1における半導体装置1について説明する図である。
図1を参照して、実施の形態1に従う半導体装置1は、信号切替回路10と、信号電圧比較回路3と、制御回路4と、入力部2とを含む。
入力部2は、複数のアナログ入力信号SIG1~SIGn(以下、総称してアナログ入力信号SIGとも称する)が入力される入力ノード2a~2nを有する。入力部2は、図示しないラインセンサやイメージセンサといったセンサ装置や、ディスプレイ装置等の外部装置と接続されて、複数のアナログ入力信号SIG1~SIGnが入力される。
信号電圧比較回路3は、複数のアナログ入力信号SIG1~SIGnのうちの1つのアナログ入力信号SIGの電圧と、基準電圧Vrefとを順次比較する。信号電圧比較回路3は、比較結果に基づく判定信号Vcompを制御回路4に出力する。例えば、信号電圧比較回路3は、複数のアナログ入力信号SIG1~SIGnのうちの1つのアナログ入力信号SIGの電圧と、基準電圧Vrefとを順次比較して、アナログ入力信号SIGの電圧が基準電圧Vref以上である場合には、判定信号Vcomp(「H」レベル)を出力する。一方、信号電圧比較回路3は、複数のアナログ入力信号SIG1~SIGnのうちの1つのアナログ入力信号SIGの電圧と、基準電圧Vrefとを順次比較して、アナログ入力信号SIGの電圧が基準電圧Vref未満である場合には、判定信号Vcomp(「L」レベル)を出力する。
信号電圧比較回路3は、一例として任意のクロックやトリガ等を用いて複数のアナログ入力信号SIG1~SIGnのうちの1つのアナログ入力信号SIGの電圧と、基準電圧Vrefとを順次比較し、比較結果に基づく判定信号Vcompを制御回路4に出力するようにしてもよい。なお、これに限られず、例えば予め複数のアナログ入力信号SIG1~SIGnのうちの1つのアナログ入力信号SIGの電圧と基準電圧Vrefとを比較し、比較結果をレジスタ等に保存して、レジスタから順次比較結果に基づく判定信号Vcompを制御回路4にスイッチ等を用いて切り替えて出力するようにしてもよい。
制御回路4は、信号電圧比較回路3の比較結果に基づき信号切替回路10を制御する。
制御回路4は、任意のクロックやトリガ等を用いて信号電圧比較回路3の比較結果に基づき信号切替回路10を制御する。
信号切替回路10は、(N+1)個(N≧1)のバッファ回路5と、(N+1)個のバッファ回路にそれぞれ対応して設けられ、各々が、複数の入力ノードと対応するバッファ回路との間に設けられる複数の入力信号切替回路と、(N+1)個のバッファ回路にそれぞれ対応して設けられ、各々が、出力ノードと対応するバッファ回路との間に設けられる(N+1)個の出力信号切替回路とを含む。
本例においては、信号電圧比較回路3は、1つの基準電圧Vrefを用いてアナログ入力信号SIGの電圧と、基準電圧Vrefとを比較する。基準電圧Vrefの数(N≧1)に応じて、バッファ回路を設ける。
一例として、信号切替回路10は、2個のバッファ回路5a,5b(以下、総称してバッファ回路5とも称する)と、2個のバッファ回路5a,5bにそれぞれ対応して設けられ、各々が、複数の入力ノードと対応するバッファ回路5との間に設けられる複数の入力信号切替回路11a,11b,12a,12b,・・・と、2個のバッファ回路5にそれぞれ対応して設けられ、各々が、出力ノードOUTと対応するバッファ回路5との間に設けられる2個の出力信号切替回路101a,101bとを含む。
制御回路4は、信号電圧比較回路3の比較結果に基づき、(N+1)個のバッファ回路のうちの1つのバッファ回路と当該アナログ入力信号が入力される入力ノードとを接続するために複数の入力信号切替回路11a,11b,12a,12b,・・・のうちの1つの入力信号切替回路を選択するための第1の選択信号および当該バッファ回路と出力ノードとを接続するために(N+1)個の出力信号切替回路のうちの1つの出力信号切替回路を選択するための第2の選択信号を出力する。
一例として、制御回路4は、信号電圧比較回路3の比較結果に基づき、2個のバッファ回路5a,5bのうちの1つのバッファ回路5と当該アナログ入力信号が入力される入力ノードとを接続するために複数の入力信号切替回路11a,11b,12a,12b,・・・のうちの1つの入力信号切替回路を選択するための第1の選択信号CNTH1~CNTHn(以下、総称して選択信号CNTHとも称する),CNTL1~CNTLn(以下、総称して、選択信号CNTL)および当該バッファ回路と出力ノードOUTとを接続するために2個の出力信号切替回路101a,101bのうちの1つの出力信号切替回路を選択するための第2の選択信号CNTOH,CNTOLを出力する。
2つのバッファ回路5a,5bが設けられ、当該バッファ回路5a,5bと、出力ノードOUTとの間には、出力信号切替回路101a,101bとが設けられる。
バッファ回路5a,5bは、ボルテージフォロワ型のオペアンプである。
すなわち、オペアンプの入力ノードの一方は、出力ノードと接続されている。
バッファ回路5aの入力ノードは、ノードBUSHと接続されている。バッファ回路5aは、出力信号切替回路101aを介して出力ノードOUTにバッファ回路5aの入力ノードBUSHと同じ電圧レベルの電圧を出力する。
バッファ回路5bの入力ノードは、ノードBUSLと接続されている。バッファ回路5bは、出力信号切替回路101bを介して出力ノードOUTにバッファ回路5bの入力ノードBUSLと同じ電圧レベルの電圧を出力する。
入力信号切替回路11aは、入力ノード2aとノードBUSHとの間に設けられ、選択信号CNTH1を受けて動作する。一例として、選択信号CNTH1が「H」レベルの場合には、入力信号切替回路11aがオンし、入力ノード2aとバッファ回路5aとが接続される。一方、選択信号CNTH1が「L」レベルの場合には、入力信号切替回路11aはオフである。
入力信号切替回路11bは、入力ノード2aとノードBUSLとの間に設けられ、選択信号CNTL1を受けて動作する。一例として、選択信号CNTL1が「H」レベルの場合には、入力信号切替回路11bがオンし、入力ノード2aとバッファ回路5bとが接続される。一方、選択信号CNTL1が「L」レベルの場合には、入力信号切替回路11bはオフである。
すなわち、信号電圧比較回路3は、入力ノード2に入力されるアナログ入力信号SIGと基準電圧Vrefとを比較する。制御回路4は、選択信号CNTH,CNTLの一方を「H」レベルに設定し、他方を「L」レベルに設定する。また、制御回路4は、選択信号CNTOH,CNTOLのいずれかを「H」レベルに設定する。
選択信号CNTHが「H」レベルの場合には、選択信号CNTOHも「H」レベルに設定する。一方、選択信号CNTLが「H」レベルの場合には、選択信号CNTOLも「H」レベルに設定する。
これにより、入力ノード2は、バッファ回路5a,5bのいずれかと接続される。
バッファ回路5a,5bは、出力信号切替回路101a,101bのいずれか一方を介して出力ノードOUTに入力ノード2に入力されるアナログ入力信号SIGと同じ電圧を出力する。
具体的には、例えば、入力ノード2aに入力されるアナログ入力信号SIG1が基準電圧Vref以上である場合について説明する。
信号電圧比較回路3は、判定信号Vcomp(「H」レベル)を出力する。
制御回路4は、第1の選択信号CNTH1(「H」レベル)を出力し、他の選択信号は「L」レベルに設定する。また、制御回路4は、第2の選択信号CNTOH(「H」レベル)を出力し、選択信号CNTOL(「L」レベル)を設定する。
これにより、アナログ入力信号SIG1は、バッファ回路5aのバッファ処理により出力ノードOUTに出力される。
一方、入力ノード2aに入力されるアナログ入力信号SIG1が基準電圧Vref未満である場合について説明する。
信号電圧比較回路3は、判定信号Vcomp(「L」レベル)を出力する。
制御回路4は、第1の選択信号CNTL1(「H」レベル)を出力し、他の選択信号は「L」レベルに設定する。また、制御回路4は、第2の選択信号CNTOL(「H」レベル)を出力し、選択信号CNTOH(「L」レベル)を設定する。
これにより、アナログ入力信号SIG1は、バッファ回路5bのバッファ処理により出力ノードOUTに出力される。
当該処理をアナログ入力信号SIG2~SIGnについて順次実行する。
すなわち、入力ノード2に入力されるアナログ入力信号SIGが基準電圧Vref以上であれば、バッファ回路5aのバッファ処理により出力ノードOUTに出力される。
一方、入力ノード2に入力されるアナログ入力信号SIGが基準電圧Vref未満であれば、バッファ回路5bのバッファ処理により出力ノードOUTに出力される。
図2は、比較例として出力ノードOUTの電圧変化を説明する図である。図2に示されるように、本例においては、電圧0Vから電圧VDDまで変化する場合が示されている。入力ノード2に入力されるアナログ入力信号が電圧0V~VDDまで変化した場合には、出力ノードOUTも同様に電圧0V~VDDまで変化する。したがって、出力の応答速度として電圧0V~電圧VDDに変化するまで振幅VDDに上昇するまでの遷移時間T1がかかる。
図3は、本開示の実施の形態1に従う出力ノードOUTの電圧変化を説明する図である。図3に示されるように、本例においては、2通りの電圧変化となる。
具体的には、実施の形態1においてバッファ回路5bは、入力ノードのアナログ入力信号SIGが基準電圧Vref未満の場合に出力ノードOUTに出力する。したがって、バッファ回路5bは、電圧0Vから電圧Vref未満の範囲内で出力ノードOUTを変化させる。一例として、ここでは、アナログ入力信号SIGに従ってバッファ回路5bは、電圧Vref近傍に出力ノードOUTの電圧を上昇させた場合が示されている。
一方、実施の形態1においてバッファ回路5aは、入力ノードのアナログ入力信号SIGが基準電圧Vref以上の場合に出力ノードOUTに出力する。したがって、バッファ回路5aは、電圧Vrefから電圧VDDの範囲内で出力ノードOUTを変化させる。一例として、ここでは、アナログ入力信号SIGに従ってバッファ回路5bは、電圧VDD近傍に出力ノードOUTの電圧を上昇させた場合が示されている。
入力ノードに入力されるアナログ入力信号が電圧0V~Vrefまで変化する場合には、出力ノードOUTも同様に電圧0V~Vrefまで変化する。したがって、出力の応答速度として電圧0V~電圧Vrefに変化するまで振幅VDD/2に上昇するまでの遷移時間T2がかかる。
入力ノードに入力されるアナログ入力信号が電圧Vref~VDDまで変化する場合には、出力ノードOUTも同様に電圧Vref~VDDまで変化する。したがって、出力の応答速度として電圧Vref~電圧VDDに変化するまで振幅VDD/2に上昇するまでの遷移時間T2がかかる。
したがって、上昇させる振幅幅が比較例の半分であるため比較例よりも高速に出力ノードに出力することが可能である。
このとき、ノードBUSHには配線の引き回しによる寄生容量と入力信号切替回路11a,12a,13a,・・・によるドレイン容量、バッファ回路5aの入力ゲート容量が付与している。
ノードBUSLも同様に配線の引き回しによる寄生容量と入力信号切替回路11b,12b,13b,・・・によるドレイン容量、バッファ回路5bの入力ゲート容量が付与している。入力信号数の増加によって、配線の引き回しやスイッチ数は増大し、その総和は数pF程度となる。
容量削減のために、配線を細めたり、スイッチのサイズを小さくしたりすると、抵抗が増大するトレードオフとなっており、時定数としてはほぼ変わらず、応答速度はほとんど改善されない。
また、各バッファ回路5a,5bの入力ゲート容量を削減するために入力差動対のサイズを小さくすると、バッファ回路5a,5bでのオフセット誤差が増大し、出力電圧の精度が損なわれてしまう。
一般に差動増幅回路の面積とオフセットは、1/面積の平方根に逆比例するというpelgrom則が知られている。
入力信号切替回路やバッファ回路の入力ゲートのサイズを変更することなく応答速度の改善を行うことが可能である。
入力信号SIG1~nは電圧範囲0~VDDのアナログ入力信号であり、それぞれの入力信号間の電圧差は最大でVDDである。電圧差がVDDの入力信号を共通の出力にスイッチングした際の応答は次式(1)で表される。
アナログ入力信号SIG1~SIGnのそれぞれについて、基準電圧Vref1以上の高電圧か、それよりも低い低電圧かに分類して、入力ノードからバッファ回路までの信号経路を切り替えている。それによりノードBUSHおよびバッファ回路5aの信号電圧は、基準電圧Vref1~VDDの範囲に限定される。同様に、ノードBUSLおよびバッファ回路5bの信号電圧は0V~Vref1の範囲に限定される。
基準電圧Vref1は、任意の電圧値であり、入力する電圧範囲や入力頻度によって、任意の値に設定変更することが可能である。
入力電圧範囲が0~VDDの全範囲であり、入力される値がランダムに分布しているとして、電圧範囲を最も小さく分割するためにここでは基準電圧Vref1をVDD/2に設定している。
ノードBUSHおよびバッファ回路5aに接続される入力信号の電圧範囲はVDD/2~VDDである。
ノードBUSLおよびバッファ回路5bに接続される入力信号の電範囲は0V~VDD/2である。それぞれの入力信号間の電圧差は最大でVDD/2である。
電圧差がVDD/2の入力信号切替回路がスイッチングした際の共通配線の電圧応答は次式(2)で示される。
ここで電圧Vbusは、ノードBUSHあるいはBUSLの電圧、tは応答時間、RはノードBUSHあるいはBUSLの信号経路の抵抗、CはノードBUSHあるいはBUSLに付加する全ての容量である。
本例においては、n個の入力信号に対して、ノードBUSHおよびBUSLに接続される信号切替回路の個数はn個であり、入力信号を分類しない場合と同じである。したがって、RCの値は変化しない。それに対して、最大の振幅電圧は1/2となっているため、電圧応答も1/2の時間に短縮されることになる。
バッファ回路5a,5bから出力ノードOUTまでの応答について、出力する電圧差は最大でVDDとなる。しかしながら、出力ノードOUTに接続されている出力信号切替回路101a,101bは、2個のみであり、入力信号切替回路の個数と比較して少なく、この部分の時定数は十分小さい値となる。
電圧差がVDDのときの出力ノードOUTの電圧応答は次式(3)で示される。
ここで、SRはバッファ回路のスルーレート、電圧VbusはノードBUSHあるいはBUSLの電圧、tは応答時間、R’はバッファ回路から出力ノードOUTまでの信号経路の抵抗、C’はバッファ回路から出力ノードOUTまでに付加する全ての容量である。
R’C’はRCと比較して十分に小さく、またバッファ回路の駆動能力が十分であれば、次式(4)が成立する。
すなわち、出力ノードOUTの電圧応答はノードBUSHあるいはBUSLの電圧応答が支配的となる。
以上により、本開示では、ノードBUSH,BUSLおよび信号切替回路のトレードオフを超えて、また各バッファ回路の入力差動対のサイズを小型化した際のオフセット誤差による精度の悪化を回避した形で、応答速度を2倍に高速化することが可能となる。
なお、バッファ回路5aは、基準電圧Vref1よりも高電圧をバッファ処理し、バッファ回路5bは、基準電圧Vref1未満の低電圧をバッファ処理している。
バッファ回路5aは、上記バッファ処理動作に好適になるように、オペアンプのカレントソースをカレントシンクよりも例えば、2倍程強くしておくことで、セトリングタイムを高速化できる上に、チップサイズの増大もカレントソース側だけを増加させるだけでよく、カレントシンクも同時に強くする場合に比べて、チップ面積の増加は1/2以下に設定することが可能である。同様に、バッファ回路5bについても、カレントシンクをカレントソースよりも強くすることにより、チップ面積の増加を抑制しつつ、セトリングタイムの高速化が可能となる。
また、バッファ回路5a,5bのそれぞれの入力電圧が制限されており、出力はボルテージフォロア型であるので、バッファ回路5a,5bの構成として、耐圧の低いトランジスタで構成することが可能である。具体的には、電圧0V~VDDの耐圧よりも低いトランジスタを用いることが可能である。
低耐圧トランジスタは、素子サイズが小さく、駆動能力が高いので、さらなる小面積化、及び、入力オフセットの低減を図ることが可能である。さらに、式(3)のSRをさらに小さくすることが可能である。耐圧が半分にすることが可能であれば、トランジスタの長さLも半分、しきい値電圧も低下するため、SRは1/2以下に設定することも可能である。また、信号切替回路についても低耐圧トランジスタの適用は有効であり、寄生抵抗及び、寄生容量が低減できるので、さらなる高速化が可能となる。
ただし、この場合、出力信号切替回路は、出力ノードOUTに接続され、出力ノードOUTは、電圧0V~VDDの電圧範囲を取り得るので、ドレイン部分のみ高耐圧化したLDMOSや、ドレイン高耐圧トランジスタを用いるようにしてもよい。
なお、一例として、基準電圧Vref1=VDD/2に設定する場合について説明したが、信号の性質に応じて、適宜変更するようにしてもよい。
実施の形態2.
図4は、本開示の実施の形態2における半導体装置1Aについて説明する図である。
図4は、本開示の実施の形態2における半導体装置1Aについて説明する図である。
図4を参照して、実施の形態2に従う半導体装置1Aは、信号切替回路10Aと、信号電圧比較回路3Aと、制御回路4Aと、入力部2とを含む。入力部2の構成については実施の形態1で説明したのと同様である。
信号電圧比較回路3Aは、複数のアナログ入力信号SIG1~SIGnのうちの1つのアナログ入力信号SIGの電圧と、基準電圧Vref11およびVref12(<Vref1)とを順次比較する。信号電圧比較回路3は、比較結果に基づく判定信号Vcomp11およびVcomp12を制御回路4Aに出力する。
例えば、信号電圧比較回路3Aは、複数のアナログ入力信号SIG1~SIGnのうちの1つのアナログ入力信号SIGの電圧と、基準電圧Vref11とを順次比較して、アナログ入力信号SIGの電圧が基準電圧Vref11以上である場合には、判定信号Vcomp11(「H」レベル)を出力する。
一方、信号電圧比較回路3Aは、複数のアナログ入力信号SIG1~SIGnのうちの1つのアナログ入力信号SIGの電圧と、基準電圧Vref11とを順次比較して、アナログ入力信号SIGの電圧が基準電圧Vref11未満である場合には、判定信号Vcomp11(「L」レベル)を出力する。
同様に、信号電圧比較回路3Aは、複数のアナログ入力信号SIG1~SIGnのうちの1つのアナログ入力信号SIGの電圧と、基準電圧Vref12とを順次比較して、アナログ入力信号SIGの電圧が基準電圧Vref12以上である場合には、判定信号Vcomp12(「H」レベル)を出力する。
一方、信号電圧比較回路3Aは、複数のアナログ入力信号SIG1~SIGnのうちの1つのアナログ入力信号SIGの電圧と、基準電圧Vref12とを順次比較して、アナログ入力信号SIGの電圧が基準電圧Vref12未満である場合には、判定信号Vcomp12(「L」レベル)を出力する。
これにより、判定信号Vcomp11,Vcomp12に基づいてアナログ入力信号SIGの電圧範囲を3つのグループに判定することが可能である。
具体的には、判定信号Vcomp11,Vcomp12がともに「H」レベルである場合には、アナログ入力信号SIGは、基準電圧Vref11以上~電圧VDDの範囲であることが判定される。判定信号Vcomp11が「L」レベル,Vcomp12が「H」レベルである場合には、アナログ入力信号SIGは、基準電圧Vref12以上~電圧Vref11未満の範囲であることが判定される。判定信号Vcomp11が「L」レベル,Vcomp12が「L」レベルである場合には、アナログ入力信号SIGは、電圧0~電圧Vref12未満の範囲であることが判定される。
制御回路4Aは、信号電圧比較回路3Aの比較結果に基づき信号切替回路10を制御する。
信号切替回路10Aは、(N+1)個(N≧1)のバッファ回路5と、(N+1)個のバッファ回路にそれぞれ対応して設けられ、各々が、複数の入力ノードと対応するバッファ回路との間に設けられる複数の入力信号切替回路と、(N+1)個のバッファ回路にそれぞれ対応して設けられ、各々が、出力ノードと対応するバッファ回路との間に設けられる(N+1)個の出力信号切替回路とを含む。
本例においては、信号電圧比較回路3Aは、2つの基準電圧Vref11,Vref12を用いてアナログ入力信号SIGの電圧と、基準電圧Vref11,Vref12とを比較する。基準電圧Vref11,Vref12の数(N)に応じて、バッファ回路を設ける。
一例として、信号切替回路10は、3個のバッファ回路25a,25b,25c(以下、総称してバッファ回路25とも称する)と、3個のバッファ回路25a,25b,25cにそれぞれ対応して設けられ、各々が、複数の入力ノードと対応するバッファ回路25との間に設けられる複数の入力信号切替回路21a,21b,21c,22a,22b,22c,・・・と、3個のバッファ回路25にそれぞれ対応して設けられ、各々が、出力ノードOUTと対応するバッファ回路25との間に設けられる3個の出力信号切替回路201a,201b,201cとを含む。
制御回路4Aは、信号電圧比較回路3Aの比較結果に基づき、(N+1)個のバッファ回路のうちの1つのバッファ回路と当該アナログ入力信号が入力される入力ノードとを接続するために複数の入力信号切替回路21a,21b,21c,22a,22b,22c,・・・のうちの1つの入力信号切替回路を選択するための第1の選択信号および当該バッファ回路と出力ノードとを接続するために(N+1)個の出力信号切替回路のうちの1つの出力信号切替回路を選択するための第2の選択信号を出力する。
一例として、制御回路4Aは、信号電圧比較回路3Aの比較結果に基づき、3個のバッファ回路25a,25b,25cのうちの1つのバッファ回路25と当該アナログ入力信号が入力される入力ノードとを接続するために複数の入力信号切替回路21a,21b,21c,22a,22b,22c,・・・のうちの1つの入力信号切替回路を選択するための第1の選択信号CNTH1~CNTHn(以下、総称して選択信号CNTHとも称する),CNTM1~CNTMn(以下、総称して選択信号CNTMとも称する),CNTL1~CNTLn(以下、総称して、選択信号CNTL)および当該バッファ回路と出力ノードOUTとを接続するために3個の出力信号切替回路201a,201b,201cのうちの1つの出力信号切替回路を選択するための第2の選択信号CNTOH,CNTOM,CNTOLを出力する。
3つのバッファ回路25a,25b,25cが設けられ、当該バッファ回路25a,25b,25cと、出力ノードOUTとの間には、出力信号切替回路201a,201b,201cとが設けられる。
バッファ回路25a,25b,25cは、ボルテージフォロワ型のオペアンプである。
すなわち、オペアンプの入力ノードの一方は、出力ノードと接続されている。
バッファ回路25aの入力ノードは、ノードBUSHと接続されている。バッファ回路25aは、出力信号切替回路201aを介して出力ノードOUTにバッファ回路25aの入力ノードBUSHと同じ電圧レベルの電圧を出力する。
バッファ回路25bの入力ノードは、ノードBUSMと接続されている。バッファ回路25bは、出力信号切替回路201bを介して出力ノードOUTにバッファ回路25bの入力ノードBUSMと同じ電圧レベルの電圧を出力する。
バッファ回路25cの入力ノードは、ノードBUSLと接続されている。バッファ回路25cは、出力信号切替回路201cを介して出力ノードOUTにバッファ回路25cの入力ノードBUSLと同じ電圧レベルの電圧を出力する。
入力信号切替回路21aは、入力ノード2aとノードBUSHとの間に設けられ、選択信号CNTH1を受けて動作する。一例として、選択信号CNTH1が「H」レベルの場合には、入力信号切替回路21aがオンし、入力ノード2aとバッファ回路25aとが接続される。一方、選択信号CNTH1が「L」レベルの場合には、入力信号切替回路21aはオフである。
入力信号切替回路21bは、入力ノード2aとノードBUSMとの間に設けられ、選択信号CNTM1を受けて動作する。一例として、選択信号CNTM1が「H」レベルの場合には、入力信号切替回路21bがオンし、入力ノード2aとバッファ回路25bとが接続される。一方、選択信号CNTM1が「L」レベルの場合には、入力信号切替回路21bはオフである。
入力信号切替回路21cは、入力ノード2aとノードBUSLとの間に設けられ、選択信号CNTL1を受けて動作する。一例として、選択信号CNTL1が「H」レベルの場合には、入力信号切替回路21cがオンし、入力ノード2aとバッファ回路25cとが接続される。一方、選択信号CNTL1が「L」レベルの場合には、入力信号切替回路21cはオフである。
すなわち、信号電圧比較回路3Aは、入力ノード2に入力されるアナログ入力信号SIGと基準電圧Vref11,Vref12とを比較する。制御回路4Aは、選択信号CNTH,CNTM,CNTLの一方を「H」レベルに設定し、それ以外を「L」レベルに設定する。また、制御回路4Aは、選択信号CNTOH,CNTOM,CNTOLのいずれかを「H」レベルに設定する。
選択信号CNTHが「H」レベルの場合には、選択信号CNTOHも「H」レベルに設定する。一方、選択信号CNTMが「H」レベルの場合には、選択信号CNTOMも「H」レベルに設定する。一方、選択信号CNTLが「H」レベルの場合には、選択信号CNTOLも「H」レベルに設定する。
これにより、入力ノード2は、バッファ回路25a,25b,25cのいずれかと接続される。
バッファ回路25a,25b,25cは、出力信号切替回路201a,201b,201cのいずれか一方を介して出力ノードOUTに入力ノード2に入力されるアナログ入力信号SIGと同じ電圧を出力する。
具体的には、例えば、入力ノード2aに入力されるアナログ入力信号SIG1が基準電圧Vref11以上である場合について説明する。
信号電圧比較回路3Aは、判定信号Vcomp11(「H」レベル),Vcomp12(「H」レベル)を出力する。
制御回路4Aは、第1の選択信号CNTH1(「H」レベル)を出力し、他の選択信号は「L」レベルに設定する。また、制御回路4Aは、第2の選択信号CNTOH(「H」レベル)を出力し、選択信号CNTOM(「L」レベル),CNTOL(「L」レベル)を設定する。
これにより、アナログ入力信号SIG1は、バッファ回路25aのバッファ処理により出力ノードOUTに出力される。
一方、入力ノード2aに入力されるアナログ入力信号SIG1が基準電圧Vref11未満、基準電圧Vref12以上である場合について説明する。
信号電圧比較回路3Aは、判定信号Vcomp11(「L」レベル),Vcomp12(「H」レベル)を出力する。
制御回路4Aは、第1の選択信号CNTM1(「H」レベル)を出力し、他の選択信号は「L」レベルに設定する。また、制御回路4Aは、第2の選択信号CNTOM(「H」レベル)を出力し、選択信号CNTOH(「L」レベル),CNTOL(「L」レベル)を設定する。
これにより、アナログ入力信号SIG1は、バッファ回路25bのバッファ処理により出力ノードOUTに出力される。
一方、入力ノード2aに入力されるアナログ入力信号SIG1が基準電圧Vref12未満である場合について説明する。
信号電圧比較回路3Aは、判定信号Vcomp11(「L」レベル),Vcomp12(「L」レベル)を出力する。
制御回路4Aは、第1の選択信号CNTL1(「H」レベル)を出力し、他の選択信号は「L」レベルに設定する。また、制御回路4Aは、第2の選択信号CNTOL(「H」レベル)を出力し、選択信号CNTOH(「L」レベル),CNTOM(「L」レベル)を設定する。
これにより、アナログ入力信号SIG1は、バッファ回路25cのバッファ処理により出力ノードOUTに出力される。
当該処理をアナログ入力信号SIG2~SIGnについて順次実行する。
すなわち、入力ノード2に入力されるアナログ入力信号SIGが基準電圧Vref11以上であれば、バッファ回路25aのバッファ処理により出力ノードOUTに出力される。
一方、入力ノード2に入力されるアナログ入力信号SIGが基準電圧Vref11未満であり、基準電圧Vref12以上であれば、バッファ回路25bのバッファ処理により出力ノードOUTに出力される。
一方、入力ノード2に入力されるアナログ入力信号SIGが基準電圧Vref12未満であれば、バッファ回路25cのバッファ処理により出力ノードOUTに出力される。
当該方式の場合に、基準電圧Vref11が2VDD/3に設定され、Vref12がVDD/3に設定される場合について説明する。
この構成の場合には、上記したように、上昇させる振幅幅が比較例の1/3であるため比較例よりも高速に出力ノードに出力することが可能である。すなわち、最大の振幅電圧は1/3となっているため、電圧応答も1/3の時間に短縮されることになる。
アナログ入力信号SIG1~SIGnのそれぞれについて、基準電圧Vref11よりも高電圧か、基準電圧Vref11未満かつ基準電圧Vref12以上の高電圧か、基準電圧Vref12よりも低い低電圧かの3つに分類して、入力ノードからバッファ回路までの信号経路を切り替えている。それによりノードBUSHおよびバッファ回路25aの信号電圧は、基準電圧Vref11~VDDの範囲に限定される。同様に、ノードBUSMおよびバッファ回路25bの信号電圧はVref12~Vref11の範囲に限定される。同様に、ノードBUSLおよびバッファ回路25cの信号電圧は0V~Vref12の範囲に限定される。
基準電圧Vref11,Vref12は、基準電圧Vref11>Vref12を満たす任意の電圧値である。電圧範囲を最も小さく分割するために、基準電圧Vref11を2VDD/3に設定している。基準電圧Vref12をVDD/3に設定している。
ノードBUSHおよびバッファ回路25aに接続される入力信号の電圧範囲は2VDD/3~VDDである。
ノードBUSMおよびバッファ回路25bに接続される入力信号の電範囲はVDD/3~2VDD/3である。それぞれの入力信号間の電圧差は最大でVDD/2である。
ノードBUSLおよびバッファ回路25cに接続される入力信号の電範囲は0V~VDD/3である。それぞれの入力信号間の電圧差は最大でVDD/3である。
電圧差がVDD/3の入力信号切替回路がスイッチングした際の共通配線の電圧応答は次式(5)で示される。
本例においては、2つの基準電圧Vrefを用いて信号電圧比較回路3Aにてアナログ入力信号SIG1~SIGnを3段階で判定する場合について説明したが、基準電圧VrefをN個用いることでアナログ入力信号SIG1~SIGnを(N+1)段階で判定することが可能である。これにより、バッファ回路と接続される入力ノードの電圧振幅をより小さい振幅とにすることで高速化することが可能である。
上記において実施の形態2に従う信号電圧比較回路3Aは、基準電圧Vref11およびVref12を用いて、アナログ入力信号を3段階で判定するために判定信号Vcomp11およびVcomp12を用いて判定する方式について説明した。
一方で、信号電圧比較回路3Aの代わりに2ビットのアナログデジタルコンバータ回路を用いても同様に適用可能である。仮に、アナログ入力信号SIG1~SIGnを(N+1)段階で判定する場合には、信号電圧比較回路3Aの代わりに、(N+1)≦2mを満たすmビットのアナログデジタルコンバータ回路を用いてもよい。
nビットのアナログデジタルコンバータ回路を用いた場合には、アナログ入力信号を2n段階で判定することが可能である。したがって、最大電圧振幅はVDD/2nとなるため、出力における電圧応答時間も1/2nに高速化することが可能である。
実施の形態3.
図5は、本開示の実施の形態3における半導体装置1Bについて説明する図である。
図5は、本開示の実施の形態3における半導体装置1Bについて説明する図である。
図5を参照して、実施の形態3に従う半導体装置1Bは、信号切替回路10Bと、信号電圧比較回路3と、制御回路4Bと、入力部2Pとを含む。信号電圧比較回路3の構成については実施の形態1で説明したのと同様である。
入力部2Pは、複数のアナログ入力信号SIG1~SIGnm(以下、総称してアナログ入力信号SIGとも称する)が入力される入力ノード2a~2nmを有する。
実施の形態3においては、複数のアナログ入力信号SIG1~SIGnmを複数のグループに分割する場合について説明する。一例として、m個のアナログ入力信号SIG毎にn個のグループに分割する場合について説明する。
信号電圧比較回路3は、複数のアナログ入力信号SIG1~SIGnmのうちの1つのアナログ入力信号SIGの電圧と、基準電圧Vrefとを順次比較する。信号電圧比較回路3は、比較結果に基づく判定信号Vcompを制御回路4Bに出力する。例えば、信号電圧比較回路3は、複数のアナログ入力信号SIG1~SIGnmのうちの1つのアナログ入力信号SIGの電圧と、基準電圧Vrefとを順次比較して、アナログ入力信号SIGの電圧が基準電圧Vref以上である場合には、判定信号Vcomp(「H」レベル)を出力する。一方、信号電圧比較回路3は、複数のアナログ入力信号SIG1~SIGnmのうちの1つのアナログ入力信号SIGの電圧と、基準電圧Vrefとを順次比較して、アナログ入力信号SIGの電圧が基準電圧Vref未満である場合には、判定信号Vcomp(「L」レベル)を出力する。
制御回路4Bは、信号電圧比較回路3の比較結果に基づき信号切替回路10Bを制御する。
信号切替回路10Bは、(N+1)個(N≧1)のバッファ回路5と、(N+1)個のバッファ回路にそれぞれ対応して設けられ、各々が、複数の入力ノードと対応するバッファ回路との間に設けられる複数の入力信号切替回路と、(N+1)個のバッファ回路にそれぞれ対応して設けられ、各々が、出力ノードと対応するバッファ回路との間に設けられる(N+1)個の出力信号切替回路とを含む。
また、信号切替回路10Bは、n個のグループにそれぞれ対応して設けられ、各グループに属する入力ノードに接続される入力信号切替回路と(N+1)個のバッファ回路との間に設けられる複数のサブ入力信号切替回路をさらに含む。
本例においては、信号電圧比較回路3は、1つの基準電圧Vrefを用いてアナログ入力信号SIGの電圧と、基準電圧Vrefとを比較する。基準電圧Vrefの数(N)に応じて、バッファ回路を設ける。
一例として、信号切替回路10Bは、2個のバッファ回路5a,5b(以下、総称してバッファ回路5とも称する)と、2個のバッファ回路5a,5bにそれぞれ対応して設けられ、各々が、複数の入力ノードと対応するバッファ回路5との間に設けられる複数の入力信号切替回路311a,311b,312a,312b,・・・と、2個のバッファ回路5にそれぞれ対応して設けられ、各々が、出力ノードOUTと対応するバッファ回路5との間に設けられる2個の出力信号切替回路101a,101bとを含む。
また、信号切替回路10Bは、m個のグループにそれぞれ対応して設けられ、各グループに属する入力ノードに接続される入力信号切替回路と2個のバッファ回路5a,5bとの間に設けられるサブ入力信号切替回路321a,321b,322a,322b,323a,323b,・・・をさらに含む。
制御回路4は、信号電圧比較回路3の比較結果に基づき、(N+1)個のバッファ回路のうちの1つのバッファ回路と当該アナログ入力信号が入力される入力ノードとを接続するために複数の入力信号切替回路11a,11b,12a,12b,・・・のうちの1つの入力信号切替回路を選択するための第1の選択信号および当該バッファ回路と出力ノードとを接続するために(N+1)個の出力信号切替回路のうちの1つの出力信号切替回路を選択するための第2の選択信号を出力する。
一例として、制御回路4は、信号電圧比較回路3の比較結果に基づき、2個のバッファ回路5a,5bのうちの1つのバッファ回路5と当該アナログ入力信号が入力される入力ノードとを接続するために複数の入力信号切替回路311a,311b,312a,312b,・・・のうちの1つの入力信号切替回路を選択するための第1の選択信号CNTH1~CNTHnm(以下、総称して選択信号CNTHとも称する),CNTL1~CNTLnm(以下、総称して、選択信号CNTL)および当該バッファ回路と出力ノードOUTとを接続するために2個の出力信号切替回路101a,101bのうちの1つの出力信号切替回路を選択するための第2の選択信号CNTOH,CNTOLを出力する。
また、制御回路4は、信号電圧比較回路3の比較結果に基づき、2個のバッファ回路5a,5bのうちの1つのバッファ回路と当該アナログ入力信号が入力される入力ノードとを接続するために複数のサブ入力信号切替回路321a,321b,322a,322b,323a,323b,・・・のうちの1つのサブ入力信号切替回路を選択するための第3の選択信号CNT2H1~CNT2Hn,CNT2L1~CNT2Lnを出力する。
2つのバッファ回路5a,5bが設けられ、当該バッファ回路5a,5bと、出力ノードOUTとの間には、出力信号切替回路101a,101bとが設けられる。
バッファ回路5a,5bは、ボルテージフォロワ型のオペアンプである。
すなわち、オペアンプの入力ノードの一方は、出力ノードと接続されている。
バッファ回路5aの入力ノードは、ノードBUSHと接続されている。バッファ回路5aは、出力信号切替回路101aを介して出力ノードOUTにバッファ回路5aの入力ノードBUSHと同じ電圧レベルの電圧を出力する。
バッファ回路5bの入力ノードは、ノードBUSLと接続されている。バッファ回路5bは、出力信号切替回路101bを介して出力ノードOUTにバッファ回路5bの入力ノードBUSLと同じ電圧レベルの電圧を出力する。
サブ入力信号切替回路321a,321bは、m個の入力ノードに対応して共通に設けられる。サブ入力信号切替回路322a,322bは、m個の入力ノードに対応して共通に設けられる。サブ入力信号切替回路323a,323bは、m個の入力ノードに対応して共通に設けられる。
サブ入力信号切替回路321aは、ノードBUSHとm個の入力ノードに対応してそれぞれ設けられた入力信号切替回路311a,312a,・・・との間に設けられ、選択信号CNT2H1を受けて動作する。一例として、選択信号CNT2H1が「H」レベルの場合には、サブ入力信号切替回路321aがオンし、m個の入力ノードに対応して設けられた入力信号切替回路311a,312a,・・・とバッファ回路5aとが接続される。一方、選択信号CNTH1が「L」レベルの場合には、サブ入力信号切替回路321aはオフである。
サブ入力信号切替回路321bは、ノードBUSLとm個の入力ノードに対応してそれぞれ設けられた入力信号切替回路311b,312b,・・・との間に設けられ、選択信号CNT2L1を受けて動作する。一方、選択信号CNTL1が「L」レベルの場合には、サブ入力信号切替回路321bはオフである。
入力信号切替回路311aは、入力ノード2aとサブ入力信号切替回路321aとの間に設けられ、選択信号CNTH1を受けて動作する。一例として、選択信号CNTH1が「H」レベルの場合には、入力信号切替回路311aがオンし、入力ノード2aとサブ入力信号切替回路321aとが接続される。一方、選択信号CNTH1が「L」レベルの場合には、入力信号切替回路311aはオフである。
入力信号切替回路311bは、入力ノード2aとサブ入力信号切替回路321bとの間に設けられ、選択信号CNTL1を受けて動作する。一例として、選択信号CNTL1が「H」レベルの場合には、入力信号切替回路311bがオンし、入力ノード2aとサブ入力信号切替回路321bとが接続される。一方、選択信号CNTL1が「L」レベルの場合には、入力信号切替回路311bはオフである。
すなわち、信号電圧比較回路3は、入力ノード2に入力されるアナログ入力信号SIGと基準電圧Vrefとを比較する。制御回路4は、選択信号CNTH,CNTLの一方を「H」レベルに設定し、他方を「L」レベルに設定する。また、制御回路4は、選択信号CNT2H,CNT2Lの一方を「H」レベルに設定し、他方を「L」レベルに設定する。また、制御回路4は、選択信号CNTOH,CNTOLのいずれかを「H」レベルに設定する。
選択信号CNTHが「H」レベルの場合には、選択信号CNT2H,選択信号CNTOHも「H」レベルに設定する。一方、選択信号CNTLが「H」レベルの場合には、選択信号CNT2L,選択信号CNTOLも「H」レベルに設定する。
これにより、入力ノード2は、バッファ回路5a,5bのいずれかと接続される。
バッファ回路5a,5bは、出力信号切替回路101a,101bのいずれか一方を介して出力ノードOUTに入力ノード2に入力されるアナログ入力信号SIGと同じ電圧を出力する。
具体的には、例えば、入力ノード2aに入力されるアナログ入力信号SIG1が基準電圧Vref以上である場合について説明する。
信号電圧比較回路3は、判定信号Vcomp(「H」レベル)を出力する。
制御回路4Bは、第1の選択信号CNTH1(「H」レベル)を出力し、他の選択信号は「L」レベルに設定する。また、制御回路4は、第2の選択信号CNTOH(「H」レベル)を出力し、選択信号CNTOL(「L」レベル)を設定する。また、制御回路4は、第3の選択信号CNT2H1(「H」レベル)を出力し、他の選択信号を「L」レベルに設定する。
これにより、アナログ入力信号SIG1は、バッファ回路5aのバッファ処理により出力ノードOUTに出力される。
一方、入力ノード2aに入力されるアナログ入力信号SIG1が基準電圧Vref未満である場合について説明する。
信号電圧比較回路3は、判定信号Vcomp(「L」レベル)を出力する。
制御回路4Bは、第1の選択信号CNTL1(「H」レベル)を出力し、他の選択信号は「L」レベルに設定する。また、制御回路4は、第2の選択信号CNTOL(「H」レベル)を出力し、選択信号CNTOH(「L」レベル)を設定する。また、制御回路4は、第3の選択信号CNT2L1(「H」レベル)を出力し、他の選択信号を「L」レベルに設定する。
これにより、アナログ入力信号SIG1は、バッファ回路5bのバッファ処理により出力ノードOUTに出力される。
当該処理をアナログ入力信号SIG2~SIGnmについて順次実行する。
すなわち、入力ノード2に入力されるアナログ入力信号SIGが基準電圧Vref以上であれば、バッファ回路5aのバッファ処理により出力ノードOUTに出力される。
一方、入力ノード2に入力されるアナログ入力信号SIGが基準電圧Vref未満であれば、バッファ回路5bのバッファ処理により出力ノードOUTに出力される。
本例においては、入力信号切替回路をグループ毎に分割して、グループ毎にサブ入力信号切替回路を設けて、入力信号切替回路と、バッファ回路との間に設ける構成とした。
当該構成により、バッファ回路の入力ノードに直接接続される入力信号切替回路の個数を削減することが可能となる。入力ノードに直接接続される入力信号切替回路の個数を削減することにより、バッファ回路の入力ノードにかかる容量成分を低減することが可能となる。
これにより、アナログ入力信号の総数が多い場合であっても、電圧応答時間を高速化することが可能となる。
実施の形態4.
実施の形態4においては、バッファ回路の精度を向上させる方式について説明する。
実施の形態4においては、バッファ回路の精度を向上させる方式について説明する。
図6は、本開示の実施の形態4における半導体装置1Cについて説明する図である。
図6を参照して、実施の形態4に従う半導体装置1Cは、信号切替回路10Cと、信号電圧比較回路3と、制御回路4Cと、入力部2とを含む。入力部2、信号電圧比較回路3の構成については実施の形態1で説明したものと同様である。
制御回路4Cは、信号電圧比較回路3の比較結果に基づき信号切替回路10Cを制御する。
信号切替回路10Cは、2個のバッファ回路5a,5bと、2個のバッファ回路5a,5bにそれぞれ対応して設けられ、各々が、複数の入力ノードと対応するバッファ回路5との間に設けられる複数の入力信号切替回路11a,11b,12a,12b,・・・と、2個のバッファ回路5にそれぞれ対応して設けられ、各々が、出力ノードOUTと対応するバッファ回路5との間に設けられる2組の出力信号切替回路とを含む。
本例においては、基準電圧Vrefに対して、当該基準電圧Vrefよりも少し大きい供給電圧VrefUおよび当該基準電圧Vrefよりも少し小さい供給電圧VrefDの入力を受ける。
当該、供給電圧VrefUおよびVrefDはバッファ回路5で用いられる。
具体的には、バッファ回路5aは、電源電圧VDDと、供給電圧VrefDと接続されて動作する。また、バッファ回路5bは、供給電圧VrefUとVSSと接続されて動作する。
各出力信号切替回路は、対応するバッファ回路5a,5bと内部ノードとの間に設けられる第1スイッチ101a,101bと、内部ノードと出力ノードOUTとの間に設けられる第2スイッチ103a,103bと、内部ノードと対応するバッファ回路5a,5bが供給を受ける第1および第2の供給電圧のうちの一方の供給電圧との間に設けられる第3スイッチ102a,102bとを含む。
本例においては、第1スイッチ101aは、選択信号CNTOH1の入力を受けて動作する。一例として、第1スイッチ101aは、選択信号CNTOH1が「H」レベルの場合には導通して、バッファ回路5aと内部ノードとが接続される。なお、第1スイッチ101aは、選択信号CNTOH1が「L」レベルの場合には非導通となり、バッファ回路5aと内部ノードとは切離される。
第1スイッチ101bは、選択信号CNTOL1の入力を受けて動作する。一例として、第1スイッチ101bは、選択信号CNTOL1が「H」レベルの場合には導通して、バッファ回路5bと内部ノードとが接続される。なお、第1スイッチ101bは、選択信号CNTOL1が「L」レベルの場合には非導通となり、バッファ回路5bと内部ノードとは切離される。
第2スイッチ102aは、選択信号CNTOH2の入力を受けて動作する。一例として、第2スイッチ102aは、選択信号CNTOH2が「H」レベルの場合には導通して、内部ノードと供給電圧VrefDとが接続される。なお、第2スイッチ102aは、選択信号CNTOH2が「L」レベルの場合には非導通となり、内部ノードと供給電圧VrefDとは切離される。
第2スイッチ102bは、選択信号CNTOL2の入力を受けて動作する。一例として、第2スイッチ102bは、選択信号CNTOL2が「H」レベルの場合には導通して、内部ノードと供給電圧VrefUとが接続される。なお、第2スイッチ102bは、選択信号CNTOL2が「L」レベルの場合には非導通となり、内部ノードと供給電圧VrefUとは切離される。
第3スイッチ103aは、選択信号CNTOH3の入力を受けて動作する。一例として、第3スイッチ103aは、選択信号CNTOH3が「H」レベルの場合には導通して、内部ノードと出力ノードOUTとが接続される。なお、第3スイッチ103aは、選択信号CNTOH3が「L」レベルの場合には非導通となり、内部ノードと出力ノードOUTとは切離される。
第3スイッチ103bは、選択信号CNTOL3の入力を受けて動作する。一例として、第3スイッチ103bは、選択信号CNTOL3が「H」レベルの場合には導通して、内部ノードと出力ノードOUTとが接続される。なお、第3スイッチ103bは、選択信号CNTOL3が「L」レベルの場合には非導通となり、内部ノードと出力ノードOUTとは切離される。
具体的には、例えば、入力ノード2aに入力されるアナログ入力信号SIG1が基準電圧Vref以上である場合について説明する。
信号電圧比較回路3は、判定信号Vcomp(「H」レベル)を出力する。
制御回路4Cは、第1の選択信号CNTH1(「H」レベル)を出力し、他の選択信号は「L」レベルに設定する。また、制御回路4Cは、第2の選択信号CNTOH1(「H」レベル)を出力し、第2の選択信号CNTOL1(「L」レベル)を設定する。
また、制御回路4Cは、選択信号CNTOH2(「L」レベル)、選択信号CNTOH3(「H」レベル)、選択信号CNTOL2(「H」レベル)、選択信号CNTOL3(「L」レベル)を設定する。
これにより、アナログ入力信号SIG1は、バッファ回路5aのバッファ処理により出力ノードOUTに出力される。
一方、入力ノード2aに入力されるアナログ入力信号SIG1が基準電圧Vref未満である場合について説明する。
信号電圧比較回路3は、判定信号Vcomp(「L」レベル)を出力する。
制御回路4Cは、第1の選択信号CNTL1(「H」レベル)を出力し、他の選択信号は「L」レベルに設定する。また、制御回路4Cは、第2の選択信号CNTOL1(「H」レベル)を出力し、第2の選択信号CNTOH1(「L」レベル)を設定する。
また、制御回路4Cは、選択信号CNTOL2(「L」レベル)、選択信号CNTOL3(「H」レベル)、選択信号CNTOH2(「L」レベル)、選択信号CNTOH3(「L」レベル)を設定する。
これにより、アナログ入力信号SIG1は、バッファ回路5bのバッファ処理により出力ノードOUTに出力される。
当該処理をアナログ入力信号SIG2~SIGnについて順次実行する。
すなわち、入力ノード2に入力されるアナログ入力信号SIGが基準電圧Vref以上であれば、バッファ回路5aのバッファ処理により出力ノードOUTに出力される。
一方、入力ノード2に入力されるアナログ入力信号SIGが基準電圧Vref未満であれば、バッファ回路5bのバッファ処理により出力ノードOUTに出力される。
図7は、本開示の実施形態4に従うバッファ回路5a,5bの動作電圧範囲について説明する図である。図7に示されるようにバッファ回路5aは、電圧VDDと供給電圧VrefDとの供給を受けるため動作電圧範囲BufferHは、供給電圧VrefD~電圧VDDの範囲内で動作する。
また、バッファ回路5bは、供給電圧VrefUと電圧VSSとの供給を受けるため動作電圧範囲BuufferLは、電圧VSS~供給電圧VrefUの範囲内で動作する。
したがって、バッファ回路5a,5bともに基準電圧Vrefを跨ぐように動作電圧範囲が広い状態で動作可能に設けられている。
仮に、信号電圧比較回路3の基準電圧Vrefに対して、バッファ回路5a,5bの動作電圧範囲下限およびバッファ回路5bの動作電圧範囲上限がVrefだったとした場合、入力電圧が基準電圧Vref付近の電圧であった際、バッファ回路5の動作電圧範囲近傍の値となり、誤差が生じる可能性がる。
本開示の適用例として、LCDやOLEDなどの表示装置を一例とした場合に、当該表示装置では、人間の色の見え方に対する補正として、γカーブ補正が適用され、中間階調付近の電圧は見え方に対して敏感に影響を与える可能性がある。したがって、中間階調付近の電圧となる基準電圧Vrefを入力した際に誤差が発生することを回避することが望ましい。
本開示の構成の如く、供給電圧VrefUとVrefDとの間を一例として1V程度の電圧差がつくように設定することで、バッファ回路5a,5bの動作電圧範囲は1V程度オーバーラップする領域を有する。このオーバーラップ領域内に基準電圧Vrefの電圧値が入るように電圧値の設定を行うことで、基準電圧Vref近傍の電圧が入力された場合にも動作電圧範囲に余裕があるため、誤差を抑制することが可能となる。すなわち、バッファ回路の精度を向上させることが可能である。
本開示の如く、バッファ回路5a,5bの動作電圧範囲は制限されているため、バッファ回路5a,5bは全体を耐圧の低いトランジスタで構成することが可能である。
具体的には、バッファ回路5aは、電圧がVrefD~VDDの耐圧を確保し、バッファ回路5bは、電圧がVSS~VrefUの耐圧を確保すればよい。
供給電圧VrefU,VrefD、基準電圧Vrefの関係は次の式(6)にて示される。
VrefD≦Vref≦VrefU・・・(6)
また、制御回路4Cは、バッファ回路5aを動作させる場合には、第2スイッチ102bに対して選択信号CNTOL2(「H」レベル)に設定する。一方、制御回路4Cは、バッファ回路5bを動作させる場合には、第2スイッチ102aに対して選択信号CNTOH2(「H」レベル)に設定する。
また、制御回路4Cは、バッファ回路5aを動作させる場合には、第2スイッチ102bに対して選択信号CNTOL2(「H」レベル)に設定する。一方、制御回路4Cは、バッファ回路5bを動作させる場合には、第2スイッチ102aに対して選択信号CNTOH2(「H」レベル)に設定する。
出力ノードOUTは、電圧VSS~VDDまでの動作電圧範囲となるため、バッファ回路5a,5bと出力ノードOUTを直接接続した場合、バッファ回路5aと5bとを切り替えた際に、バッファ回路5a,5bの出力にはそれぞれのバッファ回路5a,5bを構成するトランジスタの耐圧を超える可能性がある。
そのため、それぞれのバッファ回路5a,5bの出力と出力ノードOUTの間に中間ノードを設け、出力ノードOUTに選択されていない方のバッファ回路側の中間ノードに、バッファ回路5a,5bの動作電圧範囲内の電圧を与える。本例においては、第2スイッチ102a,102bを設ける。
具体的には、制御回路4Cは、例えば、入力ノード2aにアナログ入力信号SIG1が基準電圧Vref以上の場合には選択信号CNTOL2(「H」レベル)に設定して、バッファ回路5aの出力電圧を出力ノードOUTに出力するとともに、バッファ回路5b側の中間ノードを供給電圧VrefUに固定する。
制御回路4Cは、例えば、入力ノード2aにアナログ入力信号SIG1が基準電圧Vref未満の場合には選択信号CNTOH2(「H」レベル)に設定して、バッファ回路5bの出力電圧を出力ノードOUTに出力するとともに、バッファ回路5a側の中間ノードを供給電圧VrefDに固定する。
上記の動作により、バッファ回路5aとその中間ノードは供給電圧VrefDから電圧VDD、バッファ回路5bとその中間ノードは電圧VSSから供給電圧VrefUの動作電圧範囲となるため、第1スイッチ101a,101bも耐圧の低いトランジスタを用いて構成することができる。これにより回路面積を縮小することが可能である。
なお、基準電圧Vrefに対して供給電圧VrefU,VrefDを生成することは、例えば昇圧回路や降圧回路を用いることにより実現することが可能である。なお、基準電圧Vrefを用いて供給電圧VrefU,VrefDを生成するようにしても良いし、外部で生成した電圧を供給するようにしても良い。当該供給電圧の供給方式については特に限定されることなく任意の方式を採用可能である。以下においても同様である。
なお、本例においては、基準電圧Vrefによりバッファ回路の動作電圧範囲として2段階に分割する例について説明したが、これに限られず、図4で説明したようにバッファ回路を3個設ける構成としてもよい。この場合には、基準電圧Vref1,Vref2を用いる場合について説明した。当該場合にも同様に適用可能である。
図8は、本開示の実施形態4に従うバッファ回路25a,25b,25cの動作電圧範囲について説明する図である。図8に示されるように、3段階に分割する場合について説明する。
バッファ回路25aは、電圧VDDと供給電圧Vref1Dとの供給を受けるため動作電圧範囲BufferHは、供給電圧Vref1D~電圧VDDの範囲内で動作する。
バッファ回路25bは、供給電圧Vref1Uと供給電圧Vref2Dとの供給を受けるため動作電圧範囲BufferMは、供給電圧Vref2D~供給電圧Vref1Uの範囲内で動作する。
バッファ回路25cは、供給電圧Vref2Uと電圧VSSとの供給を受けるため動作電圧範囲BuufferLは、電圧VSS~供給電圧Vref2Uの範囲内で動作する。
したがって、基準電圧Vref1に跨がるようにバッファ回路25a,25bの動作電圧範囲BufferHおよびBufferMが設定される。また、基準電圧Vref2に跨がるようにバッファ回路25b,25cの動作電圧範囲BufferMおよびBufferLが設定される。
本開示の構成の如く、供給電圧Vref1UとVref1Dとの間を一例として1V程度の電圧差がつくように設定することで、バッファ回路25a,25bの動作電圧範囲は1V程度オーバーラップする領域を有する。このオーバーラップ領域内に基準電圧Vref1の電圧値が入るように電圧値の設定を行うことで、基準電圧Vref1近傍の電圧が入力された場合にも動作電圧範囲に余裕があるため、誤差を抑制することが可能となる。すなわち、バッファ回路の精度を向上させることが可能である。供給電圧Vref2UとVref2Dとの間を一例として1V程度の電圧差がつくように設定することで、バッファ回路25b,25cの動作電圧範囲は1V程度オーバーラップする領域を有する。このオーバーラップ領域内に基準電圧Vref2の電圧値が入るように電圧値の設定を行うことで、基準電圧Vref2近傍の電圧が入力された場合にも動作電圧範囲に余裕があるため、誤差を抑制することが可能となる。すなわち、バッファ回路の精度を向上させることが可能である。
なお、上記においては、1つの基準電圧Vrefに対して2個のバッファ回路、2つの基準電圧Vref1,Vref2に対して3個のバッファ回路を用いて実現する方式について説明したが、N個の基準電圧を用いて、(N+1)個のバッファ回路を設ける場合についても同様に実現可能である。
例えば、N個の基準電圧はそれぞれ異なる電圧であり、電圧VSSの側から電圧VDDに向かって小さくなるように順番に第1~第N基準電圧が設けられるものとする。
(N+1)個のバッファ回路は、電圧VSSと電圧VDDとの範囲内をそれぞれ第1~第N基準電圧に従って(N+1)段階に分割する動作電圧範囲に対応付けられて設けられる。第N基準電圧のそれぞれに対して、対応する第N基準電圧よりも大きい供給電圧VrefUと、対応する基準電圧よりも小さい供給電圧VrefDが供給される。
第p段階(p=1)に対応するバッファ回路は、電圧VDDと、第p基準電圧に対応す供給電圧VrefDとを受けて動作する。
第p段階(p≧2)に対応するバッファ回路は、第(p-1)基準電圧に対応する供給電圧VrefUと、第p基準電圧に対応する供給電圧VrefDとを受けて動作する。
第p段階(p=N+1)に対応するバッファ回路は、第(p-1)基準電圧に対応する供給電圧VrefUと、電圧VSSとを受けて動作する。
また、(N+1)個のバッファ回路に対して(N+1)個の出力信号切替回路が設けられる。各(N+1)個の出力信号切替回路は、対応するバッファ回路と内部ノードとの間に設けられる第1スイッチと、内部ノードと出力ノードOUTとの間に設けられる第2スイッチと、内部ノードと対応するバッファ回路が供給を受ける第1および第2の供給電圧のうちの一方の供給電圧との間に設けられる第3スイッチとを含むように構成される。
上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1,1A,1B,1C 半導体装置、2,2P 入力部、3,3A 信号電圧比較回路、4,4A,4B,4C 制御回路、5,5a,5b,25,25a,25b,25c バッファ回路、10,10A,10B,10C 信号切替回路。
Claims (7)
- 複数の入力ノードにそれぞれ対応して入力される、第1の電圧と前記第1の電圧よりも高い第2の電圧との範囲内の複数のアナログ入力信号を順次切り替えて出力ノードに出力する信号切替回路と、
前記複数のアナログ入力信号のうちの1つのアナログ入力信号の電圧と、N個の基準電圧(N≧1)とを順次比較する比較回路と、
前記比較回路の比較結果に基づき、前記信号切替回路を制御する制御回路とを備え、
前記信号切替回路は、
(N+1)個のバッファ回路と、
前記(N+1)個のバッファ回路にそれぞれ対応して設けられ、各々が、前記複数の入力ノードと対応するバッファ回路との間に設けられる複数の入力信号切替回路と、
前記(N+1)個のバッファ回路にそれぞれ対応して設けられ、各々が、前記出力ノードと対応するバッファ回路との間に設けられる(N+1)個の出力信号切替回路とを含み、
前記制御回路は、前記比較回路の比較結果に基づき、前記(N+1)個のバッファ回路のうちの1つのバッファ回路と当該アナログ入力信号が入力される入力ノードとを接続するために前記複数の入力信号切替回路のうちの1つの入力信号切替回路を選択するための第1の選択信号および当該バッファ回路と前記出力ノードとを接続するために前記(N+1)個の出力信号切替回路のうちの1つの出力信号切替回路を選択するための第2の選択信号を出力する、半導体装置。 - 各前記バッファ回路は、ボルテージフォロワ型のオペアンプに相当する、請求項1記載の半導体装置。
- 前記オペアンプは、前記第2の電圧から前記第1の電圧を減算した電圧/(N+1)と前記第1の電圧との間の耐圧特性のトランジスタを含む、請求項2記載の半導体装置。
- 前記複数の入力ノードは、M個のグループに分割され、
前記信号切替回路は、前記M個のグループにそれぞれ対応して設けられ、各グループに属する入力ノードに接続される入力信号切替回路と前記(N+1)個のバッファ回路との間に設けられる複数のサブ入力信号切替回路をさらに含み、
前記制御回路は、前記比較回路の比較結果に基づき、前記(N+1)個のバッファ回路のうちの1つのバッファ回路と当該アナログ入力信号が入力される入力ノードとを接続するために前記複数のサブ入力信号切替回路のうちの1つのサブ入力信号切替回路を選択するための第3の選択信号を出力する、請求項1記載の半導体装置。 - 前記比較回路は、(N+1)≦2mを満たすmビットのアナログデジタルコンバータである、請求項1記載の半導体装置。
- 前記N個の基準電圧はそれぞれ異なる電圧であり、前記第2の電圧の側から前記第1の電圧に向かって小さくなるように順番に第1~第N基準電圧として設けられ、
前記(N+1)個のバッファ回路は、前記第1の電圧と前記第2の電圧との範囲内をそれぞれ第1~第N基準電圧に従って(N+1)段階に分割する動作電圧範囲に対応付けられて設けられ、
前記第N基準電圧のそれぞれに対して、対応する第N基準電圧よりも大きい第1の供給電圧と、対応する基準電圧よりも小さい第2の供給電圧が供給され、
第p段階(p=1)に対応するバッファ回路は、前記第2の電圧と、第p基準電圧に対応する第2の供給電圧とを受けて動作し、
第p段階(p≧2)に対応するバッファ回路は、第(p-1)基準電圧に対応する第1の供給電圧と、第p基準電圧に対応する第2の供給電圧とを受けて動作し、
第p段階(p=N+1)に対応するバッファ回路は、第(p-1)基準電圧に対応する第1の供給電圧と、前記第1の電圧とを受けて動作する、請求項1記載の半導体装置。 - 各前記(N+1)個の出力信号切替回路は、
対応するバッファ回路と内部ノードとの間に設けられる第1スイッチと、
前記内部ノードと前記出力ノードとの間に設けられる第2スイッチと、
前記内部ノードと対応するバッファ回路が供給を受ける前記第1および第2の供給電圧のうちの一方の供給電圧との間に設けられる第3スイッチとを含む、請求項6記載の半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021084892 | 2021-05-19 | ||
JP2021084892 | 2021-05-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022179274A true JP2022179274A (ja) | 2022-12-02 |
Family
ID=84239046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021151450A Pending JP2022179274A (ja) | 2021-05-19 | 2021-09-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022179274A (ja) |
-
2021
- 2021-09-16 JP JP2021151450A patent/JP2022179274A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5623883B2 (ja) | 差動増幅器及びデータドライバ | |
US7250889B2 (en) | Digital-to-analog converter with secondary resistor string | |
US20040207451A1 (en) | Impedance trimming circuit | |
KR19980070572A (ko) | 액정 디스플레이 패널을 구동시키기 위한 액정 구동 회로 | |
US8242992B2 (en) | Driving apparatus and driving method thereof | |
US20130222169A1 (en) | D/a converter | |
JP2002544701A (ja) | 高電圧ディジタル/アナログ変換器内の低電圧cmosスイッチを切り換える方法および装置 | |
US20080278200A1 (en) | Current Weighted Voltage Interpolation Buffer | |
US8531491B2 (en) | Control circuit for an organic light emitting diode panel | |
US8937568B2 (en) | D/A converter | |
US9634656B2 (en) | Current driver circuit | |
US7295142B2 (en) | Digital-to-analog converter with short integration time constant | |
US7078934B2 (en) | Level conversion circuit | |
JP6917178B2 (ja) | 出力回路、データ線ドライバ及び表示装置 | |
JP2010169730A (ja) | 表示装置の駆動回路 | |
JP7434379B2 (ja) | デジタルアナログ変換回路及びデータドライバ | |
JP3814275B2 (ja) | 小さいスキュー及びグリッチを有するデジタル/アナログ変換装置 | |
US11025266B2 (en) | Digital-to-analog converter, conversion circuit and display device | |
JP2009162935A (ja) | 液晶ドライバ回路 | |
JP5467562B2 (ja) | 制御回路 | |
JP2022179274A (ja) | 半導体装置 | |
WO2009096192A1 (ja) | バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置 | |
KR100789700B1 (ko) | 가분할 저항 셀을 구비하는 dac | |
CN101471655A (zh) | 电流型逻辑电路及其控制装置 | |
JP3691034B2 (ja) | 信号出力装置及びこれを用いた液晶表示装置 |