JP2002005783A - 多連試験装置 - Google Patents
多連試験装置Info
- Publication number
- JP2002005783A JP2002005783A JP2000185266A JP2000185266A JP2002005783A JP 2002005783 A JP2002005783 A JP 2002005783A JP 2000185266 A JP2000185266 A JP 2000185266A JP 2000185266 A JP2000185266 A JP 2000185266A JP 2002005783 A JP2002005783 A JP 2002005783A
- Authority
- JP
- Japan
- Prior art keywords
- control
- waveform
- target
- target waveform
- tester main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成のもとに、かつ、調整作業に多く
の労力を要することなく、任意の多数の試験機を互いに
同期させて駆動制御することのできる多連試験装置を提
供する。 【解決手段】 各試験機本体１ａ，１ｂ，１ｃの制御遅
れ時間ｔa ，ｔb ，ｔc のいずれよりも長い基準遅延時
間Ｔを、バッファ機能を有する各制御装置２ａ，２ｂ，
２ｃに設定し、各制御装置２ａ，２ｂ，２ｃでは、波形
発生器３から供給される目標波形Ｗ0 を、基準遅延時間
Ｔから該当の制御対象の制御遅れ時間ｔa ，ｔb ，ｔc
を減じた時間だけバッファリングして遅らせたうえで各
試験機本体１ａ，１ｂ，１ｃの制御に供することで、各
試験機本体１ａ，１ｂ，１ｃの動作を、それぞれ目標波
形Ｗ0 に対して基準遅延時間Ｔだけ遅れた同期目標波形
に一致させる。
の労力を要することなく、任意の多数の試験機を互いに
同期させて駆動制御することのできる多連試験装置を提
供する。 【解決手段】 各試験機本体１ａ，１ｂ，１ｃの制御遅
れ時間ｔa ，ｔb ，ｔc のいずれよりも長い基準遅延時
間Ｔを、バッファ機能を有する各制御装置２ａ，２ｂ，
２ｃに設定し、各制御装置２ａ，２ｂ，２ｃでは、波形
発生器３から供給される目標波形Ｗ0 を、基準遅延時間
Ｔから該当の制御対象の制御遅れ時間ｔa ，ｔb ，ｔc
を減じた時間だけバッファリングして遅らせたうえで各
試験機本体１ａ，１ｂ，１ｃの制御に供することで、各
試験機本体１ａ，１ｂ，１ｃの動作を、それぞれ目標波
形Ｗ0 に対して基準遅延時間Ｔだけ遅れた同期目標波形
に一致させる。
Description
【０００１】
【発明の属する技術分野】本発明は、サーボ系のフィー
ドバック制御機構により、複数台の試験機を同期させて
駆動制御する多連試験装置に関する。
ドバック制御機構により、複数台の試験機を同期させて
駆動制御する多連試験装置に関する。
【０００２】
【従来の技術】複数台の試験機を個別に制御しつつ、互
いに同じ目標波形のもとに同期させて供試体の加振試験
や材料試験を行おうとする場合、一般に、各試験機に対
して制御装置を設けるとともに、外部の信号発生器から
の出力波形を各制御装置に供給するか、あるいは、各制
御装置に信号発生手段を内蔵させて同じ波形を出力さ
せ、その出力波形を互いに同期させる方法などが採用さ
れる。
いに同じ目標波形のもとに同期させて供試体の加振試験
や材料試験を行おうとする場合、一般に、各試験機に対
して制御装置を設けるとともに、外部の信号発生器から
の出力波形を各制御装置に供給するか、あるいは、各制
御装置に信号発生手段を内蔵させて同じ波形を出力さ
せ、その出力波形を互いに同期させる方法などが採用さ
れる。
【０００３】ここで、各制御対象である各試験機と供試
体を含めた各系の伝達特性が互いにほぼ等しければ、外
部の信号発生器を用いる場合には１つの出力波形を各制
御装置に共通に供給することで、また、制御装置に内蔵
している信号発生手段を用いる場合には、その各出力波
形の同期をとることで、各制御対象の位相同期をとるこ
とができる。
体を含めた各系の伝達特性が互いにほぼ等しければ、外
部の信号発生器を用いる場合には１つの出力波形を各制
御装置に共通に供給することで、また、制御装置に内蔵
している信号発生手段を用いる場合には、その各出力波
形の同期をとることで、各制御対象の位相同期をとるこ
とができる。
【０００４】しかし、各制御対象の伝達特性が異なる場
合は、外部の信号発生器を用いる場合には、制御対象と
同じ数の波形信号器を用いてそれぞれに位相可変機能を
持たせるか、あるいは多チャンネルの信号発生器を用い
て、それぞれに位相可変機能を持たせる必要があり、ま
た、制御装置に内蔵している信号発生手段を用いる場合
においても、それぞれに位相可変機能を持たせる必要が
ある。
合は、外部の信号発生器を用いる場合には、制御対象と
同じ数の波形信号器を用いてそれぞれに位相可変機能を
持たせるか、あるいは多チャンネルの信号発生器を用い
て、それぞれに位相可変機能を持たせる必要があり、ま
た、制御装置に内蔵している信号発生手段を用いる場合
においても、それぞれに位相可変機能を持たせる必要が
ある。
【０００５】
【発明が解決しようとする課題】ところで、各制御対象
の伝達特性が互いに相違するために位相可変機能を持つ
外部の信号発生器もしくは内臓の信号発生手段を用いる
場合、位相の調整を自動化することが困難であり、ま
た、制御対象の数だけ信号発生器の出力が必要となり、
その数だけ信号の位相調整を行う必要があるため、互い
に異なる伝達特性を持つ多数の制御対象の位相同期をと
ることは、その調整作業にも多くの労力を要する。
の伝達特性が互いに相違するために位相可変機能を持つ
外部の信号発生器もしくは内臓の信号発生手段を用いる
場合、位相の調整を自動化することが困難であり、ま
た、制御対象の数だけ信号発生器の出力が必要となり、
その数だけ信号の位相調整を行う必要があるため、互い
に異なる伝達特性を持つ多数の制御対象の位相同期をと
ることは、その調整作業にも多くの労力を要する。
【０００６】本発明はこのような実情に鑑みてなされた
もので、簡単な構成のもとに、また、調整作業に多くの
労力を必要とすることなく、任意の多数の試験機を同期
させて駆動制御することのできる多連試験装置の提供を
目的としている。
もので、簡単な構成のもとに、また、調整作業に多くの
労力を必要とすることなく、任意の多数の試験機を同期
させて駆動制御することのできる多連試験装置の提供を
目的としている。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の多連試験装置は、複数台の試験機本体と、
その各試験機本体に対応して設けられて当該各試験機本
体をそれぞれ制御する複数台の制御装置と、その各制御
装置に対して目標波形を供給する少なくとも１台の信号
発生器を備えた多連試験装置において、あらかじめ測定
された上記各試験機本体の制御遅れ時間のいずれよりも
長い基準遅延時間を設定する設定手段を備えるととも
に、上記各制御装置は、上記信号発生器からの目標波形
を一時的に記憶するバッファ機能を備え、かつ、上記設
定手段により設定された基準遅延時間から、それぞれの
制御対象である試験機本体の制御遅れ時間分だけ減じた
時間だけ上記目標波形をバッファリングしたうえで、そ
の波形を目標波形として用いて該当の試験機本体を制御
するよう構成されていることによって特徴づけられる。
め、本発明の多連試験装置は、複数台の試験機本体と、
その各試験機本体に対応して設けられて当該各試験機本
体をそれぞれ制御する複数台の制御装置と、その各制御
装置に対して目標波形を供給する少なくとも１台の信号
発生器を備えた多連試験装置において、あらかじめ測定
された上記各試験機本体の制御遅れ時間のいずれよりも
長い基準遅延時間を設定する設定手段を備えるととも
に、上記各制御装置は、上記信号発生器からの目標波形
を一時的に記憶するバッファ機能を備え、かつ、上記設
定手段により設定された基準遅延時間から、それぞれの
制御対象である試験機本体の制御遅れ時間分だけ減じた
時間だけ上記目標波形をバッファリングしたうえで、そ
の波形を目標波形として用いて該当の試験機本体を制御
するよう構成されていることによって特徴づけられる。
【０００８】本発明は、各試験機本体をそれぞれ制御す
る制御装置に、目標波形のバッファ機能を持たせるとと
もに、その各制御装置に対して共通の目標波形を供給
し、各制御装置のバッファ機能により、それぞれの系の
制御遅れに対応した時間だけ目標波形をバッファリング
したうえで該当の試験機本体を制御することにより、所
期の目的を達成しようとするものである。
る制御装置に、目標波形のバッファ機能を持たせるとと
もに、その各制御装置に対して共通の目標波形を供給
し、各制御装置のバッファ機能により、それぞれの系の
制御遅れに対応した時間だけ目標波形をバッファリング
したうえで該当の試験機本体を制御することにより、所
期の目的を達成しようとするものである。
【０００９】すなわち、各制御装置の制御対象である各
試験機本体（供試体を含む）の制御遅れをあらかじめ測
定する。この制御遅れは、例えばプレ試験により各制御
装置に対して所定の信号を供給し、制御対象である各試
験機本体からの応答の遅延時間を記憶することにより行
うことができる。そして、その各制御対象の制御遅れの
いずれよりも長い時間を基準遅延時間として各制御装置
に設定する。各制御装置では、その基準遅延時間から該
当の試験機本体の制御遅れ時間を減じた時間分だけ波形
発生器からの目標波形をバッファリングしたうえで該当
の試験機本体の制御に供することにより、供試体を含む
各試験機本体は、信号発生器からの目標波形に対して上
記した基準遅延時間だけ遅れて動作する。
試験機本体（供試体を含む）の制御遅れをあらかじめ測
定する。この制御遅れは、例えばプレ試験により各制御
装置に対して所定の信号を供給し、制御対象である各試
験機本体からの応答の遅延時間を記憶することにより行
うことができる。そして、その各制御対象の制御遅れの
いずれよりも長い時間を基準遅延時間として各制御装置
に設定する。各制御装置では、その基準遅延時間から該
当の試験機本体の制御遅れ時間を減じた時間分だけ波形
発生器からの目標波形をバッファリングしたうえで該当
の試験機本体の制御に供することにより、供試体を含む
各試験機本体は、信号発生器からの目標波形に対して上
記した基準遅延時間だけ遅れて動作する。
【００１０】換言すれば、目標波形から基準遅延時間だ
け遅れた波形を同期目標波形と称すると、本発明におい
ては、各制御装置は、その同期目標波形に対して、それ
ぞれの制御対象の制御遅れ時間分だけ進めた波形を用い
て該当の制御対象を制御することになる。従って各制御
対象は、同期目標波形に対して進めた分だけ遅れて応答
するから、その各応答は全て同期目標波形に一致するこ
とになる。
け遅れた波形を同期目標波形と称すると、本発明におい
ては、各制御装置は、その同期目標波形に対して、それ
ぞれの制御対象の制御遅れ時間分だけ進めた波形を用い
て該当の制御対象を制御することになる。従って各制御
対象は、同期目標波形に対して進めた分だけ遅れて応答
するから、その各応答は全て同期目標波形に一致するこ
とになる。
【００１１】このような本発明の構成によれば、互いに
伝達特性の異なる多数の制御対象の位相同期をとるに際
して、それぞれの制御装置に対して供給する目標波形と
して互いに異なる位相のものを発生する必要がなく、一
つの目標波形によって各制御対象の位相を同期させるこ
とができ、また、各制御対象の制御遅れは上記したよう
にプレ試験等によって測定することができ、その測定結
果に基づいて各制御装置側で目標波形のバッファリング
時間を相違させることで位相調整を行うことができるた
め、位相を調整するための自動化が容易である。
伝達特性の異なる多数の制御対象の位相同期をとるに際
して、それぞれの制御装置に対して供給する目標波形と
して互いに異なる位相のものを発生する必要がなく、一
つの目標波形によって各制御対象の位相を同期させるこ
とができ、また、各制御対象の制御遅れは上記したよう
にプレ試験等によって測定することができ、その測定結
果に基づいて各制御装置側で目標波形のバッファリング
時間を相違させることで位相調整を行うことができるた
め、位相を調整するための自動化が容易である。
【００１２】
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について説明する。図１は本発明の実施の形
態の構成を示すブロック図である。
実施の形態について説明する。図１は本発明の実施の形
態の構成を示すブロック図である。
【００１３】この例においては、３台の試験機本体１
ａ，１ｂ，１ｃを同期制御する例を示しており、各試験
機本体１ａ，１ｂ，１ｃは、それぞれに対応して設けら
れた制御装置２ａ，２ｂ，２ｃによって駆動制御され
る。各試験機本体１ａ，１ｂ，１ｃは、例えば材料試験
機であり、負荷機構の駆動により供試体を負荷し、それ
により供試体に加えられる荷重もくしは変位、歪み等を
検出し、そのうち制御量として選択されているものが制
御用の検出信号として対応する制御装置２ａ，２ｂ，２
ｃに取り込まれる。各制御装置２ａ，２ｂ，２ｃは、目
標波形に対して、制御対象である各試験機本体１ａ，１
ｂ，１ｃからの検出信号をフィードバックすることによ
り、各試験機本体１ａ，１ｂ，１ｃを目標波形通りに動
作させるように構成されている。
ａ，１ｂ，１ｃを同期制御する例を示しており、各試験
機本体１ａ，１ｂ，１ｃは、それぞれに対応して設けら
れた制御装置２ａ，２ｂ，２ｃによって駆動制御され
る。各試験機本体１ａ，１ｂ，１ｃは、例えば材料試験
機であり、負荷機構の駆動により供試体を負荷し、それ
により供試体に加えられる荷重もくしは変位、歪み等を
検出し、そのうち制御量として選択されているものが制
御用の検出信号として対応する制御装置２ａ，２ｂ，２
ｃに取り込まれる。各制御装置２ａ，２ｂ，２ｃは、目
標波形に対して、制御対象である各試験機本体１ａ，１
ｂ，１ｃからの検出信号をフィードバックすることによ
り、各試験機本体１ａ，１ｂ，１ｃを目標波形通りに動
作させるように構成されている。
【００１４】供試体を含めた各試験機本体１ａ，１ｂ，
１ｃは、それぞれ異なった伝達特性を有し、図２
（Ａ），（Ｂ）および（Ｃ）に例示するように、それぞ
れの実働波形Ｗa ，Ｗb ，Ｗc は、目標波形Ｗ0 に対し
て互いに異なる位相（時間）遅れｔ a , ｔb ，ｔc を生
じるものとする。従って、各制御装置２ａ，２ｂ，２ｃ
が互いに同期した目標波形Ｗ0 を用いて各試験機本体１
ａ，１ｂ，１ｃを制御した場合には、各試験機本体１
ａ，１ｂ，１ｃは図２にＷa ，Ｗb ，Ｗc で示されるよ
うな位相のばらつきを以て動作することになる。
１ｃは、それぞれ異なった伝達特性を有し、図２
（Ａ），（Ｂ）および（Ｃ）に例示するように、それぞ
れの実働波形Ｗa ，Ｗb ，Ｗc は、目標波形Ｗ0 に対し
て互いに異なる位相（時間）遅れｔ a , ｔb ，ｔc を生
じるものとする。従って、各制御装置２ａ，２ｂ，２ｃ
が互いに同期した目標波形Ｗ0 を用いて各試験機本体１
ａ，１ｂ，１ｃを制御した場合には、各試験機本体１
ａ，１ｂ，１ｃは図２にＷa ，Ｗb ，Ｗc で示されるよ
うな位相のばらつきを以て動作することになる。
【００１５】各制御装置２ａ，２ｂ，２ｃには、信号発
生器３から共通の目標波形Ｗ0 が供給されるとともに、
コンピュータ４から後述する基準遅延時間Ｔがパラメー
タとして供給される。また、各制御装置２ａ，２ｂ，２
ｃは、それぞれ信号発生器３から供給される目標波形Ｗ
0 を一時的に記憶するバッファ機能を有している。
生器３から共通の目標波形Ｗ0 が供給されるとともに、
コンピュータ４から後述する基準遅延時間Ｔがパラメー
タとして供給される。また、各制御装置２ａ，２ｂ，２
ｃは、それぞれ信号発生器３から供給される目標波形Ｗ
0 を一時的に記憶するバッファ機能を有している。
【００１６】次に、以上の本発明の実施の形態の動作手
順について説明する。まず、試験に先立ち、プレ試験を
行うことにより、各制御装置２ａ，２ｂ，２ｃの制御対
象、つまり供試体を含めた各試験機本体１ａ，１ｂ，１
ｃの制御（位相）遅れｔa , ｔb ，ｔc を実測する。こ
の測定は、例えば図２に示した目標波形Ｗ0 の１波分を
各制御装置２ａ，２ｂ，２ｃにそれぞれ供給し、そのと
きの検出信号（実働波形の検出結果）の位相遅れを各制
御装置２ａ，２ｂ，２ｃにおいて測定して記憶すること
によって容易に行うことができる。
順について説明する。まず、試験に先立ち、プレ試験を
行うことにより、各制御装置２ａ，２ｂ，２ｃの制御対
象、つまり供試体を含めた各試験機本体１ａ，１ｂ，１
ｃの制御（位相）遅れｔa , ｔb ，ｔc を実測する。こ
の測定は、例えば図２に示した目標波形Ｗ0 の１波分を
各制御装置２ａ，２ｂ，２ｃにそれぞれ供給し、そのと
きの検出信号（実働波形の検出結果）の位相遅れを各制
御装置２ａ，２ｂ，２ｃにおいて測定して記憶すること
によって容易に行うことができる。
【００１７】次に、その各制御遅れをコンピュータ４に
送信し、コンピュータ４では、その中で最も長い時間よ
りも長く、かつ、各制御装置２ａ，２ｂ，２ｃの最大バ
ッファリング時間よりも短い任意の時間を決定し、基準
遅延時間Ｔとして各制御装置２ａ，２ｂ，２ｃに供給
し、パラメータ設定する。
送信し、コンピュータ４では、その中で最も長い時間よ
りも長く、かつ、各制御装置２ａ，２ｂ，２ｃの最大バ
ッファリング時間よりも短い任意の時間を決定し、基準
遅延時間Ｔとして各制御装置２ａ，２ｂ，２ｃに供給
し、パラメータ設定する。
【００１８】実際の試験の開始を指令すると、各制御装
置２ａ，２ｂ，および２ｃでは、波形発生器３から供給
される目標波形Ｗ0 を、基準遅延時間Ｔとそれぞれの系
の位相遅れｔa , ｔb ，ｔc に応じた時間（Ｔ−
ｔa ），（Ｔ−ｔb ）および（Ｔ−ｔc ）だけバッファ
リングすることによって遅らせたうえで、その波形をそ
れぞれの目標波形ＷDa、ＷDb、およびＷDcとして、各試
験機本体１ａ，１ｂおよび１ｃをフィードバック制御す
る。
置２ａ，２ｂ，および２ｃでは、波形発生器３から供給
される目標波形Ｗ0 を、基準遅延時間Ｔとそれぞれの系
の位相遅れｔa , ｔb ，ｔc に応じた時間（Ｔ−
ｔa ），（Ｔ−ｔb ）および（Ｔ−ｔc ）だけバッファ
リングすることによって遅らせたうえで、その波形をそ
れぞれの目標波形ＷDa、ＷDb、およびＷDcとして、各試
験機本体１ａ，１ｂおよび１ｃをフィードバック制御す
る。
【００１９】図３に、以上の動作における各波形のタイ
ムチャートを示す。波形発生器３からの目標波形Ｗ0 に
対し、各制御装置２ａ，２ｂ，２ｃが実際に各試験機本
体１ａ，１ｂ，１ｃを制御する目標波形ＷDa、ＷDb、お
よびＷDcは、それぞれ（Ｔ−ｔa ），（Ｔ−ｔb ），
（Ｔ−ｔc ）だけ遅れている。そして、各制御対象、つ
まり供試体を含めた各試験機本体１ａ，１ｂ，１ｃが、
それぞれ制御遅れｔa ,ｔb ，ｔc を以て動作するた
め、各試験機本体１ａ，１ｂ，１ｃの実働波形Ｗa，Ｗ
b ，Ｗc は互いに同期した状態となる。この各実働波形
Ｗa ，Ｗb ，Ｗc の位相は、目標波形Ｗ0 から基準遅延
時間Ｔだけ遅れることになり、従って、観点を変えれ
ば、各試験機本体１ａ，１ｂ，１ｃは、原始目標波形Ｗ
0 に対して基準遅延時間Ｔだけ遅延した同期目標波形Ｗ
D0に位相同期して動作すると言える。
ムチャートを示す。波形発生器３からの目標波形Ｗ0 に
対し、各制御装置２ａ，２ｂ，２ｃが実際に各試験機本
体１ａ，１ｂ，１ｃを制御する目標波形ＷDa、ＷDb、お
よびＷDcは、それぞれ（Ｔ−ｔa ），（Ｔ−ｔb ），
（Ｔ−ｔc ）だけ遅れている。そして、各制御対象、つ
まり供試体を含めた各試験機本体１ａ，１ｂ，１ｃが、
それぞれ制御遅れｔa ,ｔb ，ｔc を以て動作するた
め、各試験機本体１ａ，１ｂ，１ｃの実働波形Ｗa，Ｗ
b ，Ｗc は互いに同期した状態となる。この各実働波形
Ｗa ，Ｗb ，Ｗc の位相は、目標波形Ｗ0 から基準遅延
時間Ｔだけ遅れることになり、従って、観点を変えれ
ば、各試験機本体１ａ，１ｂ，１ｃは、原始目標波形Ｗ
0 に対して基準遅延時間Ｔだけ遅延した同期目標波形Ｗ
D0に位相同期して動作すると言える。
【００２０】ここで、以上の実施の形態においては、各
試験機本体１ａ，１ｂ，１ｃの位相を完全に同期させて
動作させる場合について述べたが、各制御装置２ａ，２
ｂ，２ｃによる目標波形Ｗ0 のバッファリング時間を、
例えば（Ｔ−ｔa ），（Ｔ−ｔb ＋δ），（Ｔ−ｔc ＋
２δ）等とすることにより、各試験機本体１ａ，１ｂ，
１ｃを互いにδだけ位相をずらせた状態で同期動作させ
ることもでき、本発明はこのような使用方法をも包含す
る。
試験機本体１ａ，１ｂ，１ｃの位相を完全に同期させて
動作させる場合について述べたが、各制御装置２ａ，２
ｂ，２ｃによる目標波形Ｗ0 のバッファリング時間を、
例えば（Ｔ−ｔa ），（Ｔ−ｔb ＋δ），（Ｔ−ｔc ＋
２δ）等とすることにより、各試験機本体１ａ，１ｂ，
１ｃを互いにδだけ位相をずらせた状態で同期動作させ
ることもでき、本発明はこのような使用方法をも包含す
る。
【００２１】また、以上の実施の形態においては、原始
目標波形Ｗ0 を外部の波形発生器３から供給した例を示
したが、各制御装置２ａ，２ｂ，２ｃに波形発生機能を
持たせ、その機能を用いて原始目標波形Ｗ0 を発生させ
てもよく、この場合、各制御装置２ａ，２ｂ，２ｃのう
ちの任意の１台からの原始目標波形Ｗ0 を他に供給して
もよいし、あるいは、各制御装置の波形発生機能の同期
をとり、それぞれに自己の機能が発生した波形を原始目
標波形Ｗ0 として用いても同等の作用効果を奏すること
ができる。
目標波形Ｗ0 を外部の波形発生器３から供給した例を示
したが、各制御装置２ａ，２ｂ，２ｃに波形発生機能を
持たせ、その機能を用いて原始目標波形Ｗ0 を発生させ
てもよく、この場合、各制御装置２ａ，２ｂ，２ｃのう
ちの任意の１台からの原始目標波形Ｗ0 を他に供給して
もよいし、あるいは、各制御装置の波形発生機能の同期
をとり、それぞれに自己の機能が発生した波形を原始目
標波形Ｗ0 として用いても同等の作用効果を奏すること
ができる。
【００２２】更に、同期制御する試験機本体並びに制御
装置の数は任意であることは言うまでもない。
装置の数は任意であることは言うまでもない。
【００２３】
【発明の効果】以上のように、本発明によれば、制御対
象である供試体を含めた各試験機本体の制御遅れをプレ
試験等によって測定することにより、各制御装置側が共
通の目標波形をバッファリングにより自動的に適宜時間
だけ遅延させて各試験機本体の制御に用いるので、任意
の多数の試験機本体の位相を同期させるに当たっての調
整作業が極めて簡単であり、また、試験機本体の数を増
やすことによる調整作業の増加もない。
象である供試体を含めた各試験機本体の制御遅れをプレ
試験等によって測定することにより、各制御装置側が共
通の目標波形をバッファリングにより自動的に適宜時間
だけ遅延させて各試験機本体の制御に用いるので、任意
の多数の試験機本体の位相を同期させるに当たっての調
整作業が極めて簡単であり、また、試験機本体の数を増
やすことによる調整作業の増加もない。
【００２４】また、本発明によれば、位相の調整は実質
的にソフトウェアによって行うことができ、しかも一つ
の目標波形を共通に使用するためにハードウェア構成が
簡単でコスト面においても有利である。
的にソフトウェアによって行うことができ、しかも一つ
の目標波形を共通に使用するためにハードウェア構成が
簡単でコスト面においても有利である。
【００２５】更に、本発明の技術を用いることによっ
て、単なる位相の完全同期のみならず、複数の試験機本
体の位相を所要時間ずつずらして同期動作させることも
可能であるから、標準的なハードウェアを簡単に組み合
わせるだけで、多チャンネルの可変位相制御が可能とな
るとともに、組み合わせの選択も専用のシステムに比し
て自由度が高く、増設も容易であるほか、それぞれの制
御装置を全く別の試験用の装置として分解して使用する
際にも何ら手を加える必要がないという利点もある。
て、単なる位相の完全同期のみならず、複数の試験機本
体の位相を所要時間ずつずらして同期動作させることも
可能であるから、標準的なハードウェアを簡単に組み合
わせるだけで、多チャンネルの可変位相制御が可能とな
るとともに、組み合わせの選択も専用のシステムに比し
て自由度が高く、増設も容易であるほか、それぞれの制
御装置を全く別の試験用の装置として分解して使用する
際にも何ら手を加える必要がないという利点もある。
【図１】本発明の実施の形態の構成を示すブロック図で
ある。
ある。
【図２】（Ａ）、（Ｂ）および（Ｃ）は、本発明の実施
の形態における供試体を含めた各試験機本体１ａ，１ｂ
および１ｃの応答特性を示すタイムチャートである。
の形態における供試体を含めた各試験機本体１ａ，１ｂ
および１ｃの応答特性を示すタイムチャートである。
【図３】本発明の実施の形態の動作時における各部の波
形の例を示すタイムチャートである。
形の例を示すタイムチャートである。
１ａ，１ｂ，１ｃ 試験機本体 ２ａ，２ｂ，２ｃ 制御装置 ３ 波形発生器 ４ コンピュータ Ｗ0 目標波形（原始） ＷDa，ＷDb，ＷDc 制御に供する目標波形 Ｗa ，Ｗb ，Ｗc 実働波形 ＷD0 同期目標波形
Claims (1)
- 【請求項１】 複数台の試験機本体と、その各試験機本
体に対応して設けられて当該各試験機本体をそれぞれフ
ィードバック制御する複数台の制御装置と、その各制御
装置に対して上記各試験機本体の動作目標となる目標波
形を供給する少なくとも１台の信号発生器を備えた多連
試験装置において、 あらかじめ測定された上記各試験機本体の制御遅れ時間
のいずれよりも長い基準遅延時間を設定する設定手段を
備えるとともに、 上記各制御装置は、上記信号発生器からの目標波形を一
時的に記憶するバッファ機能を備え、かつ、上記設定手
段により設定された基準遅延時間から、それぞれの制御
対象である試験機本体の制御遅れ時間分だけ減じた時間
だけ上記目標波形をバッファリングしたうえで、その波
形を目標波形として用いて該当の試験機本体を制御する
よう構成されていることを特徴とする多連試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185266A JP2002005783A (ja) | 2000-06-20 | 2000-06-20 | 多連試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000185266A JP2002005783A (ja) | 2000-06-20 | 2000-06-20 | 多連試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002005783A true JP2002005783A (ja) | 2002-01-09 |
Family
ID=18685606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000185266A Pending JP2002005783A (ja) | 2000-06-20 | 2000-06-20 | 多連試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002005783A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007003402A (ja) * | 2005-06-24 | 2007-01-11 | Toyota Motor Corp | 内燃機関の適合システム |
| US8091619B2 (en) | 2004-09-08 | 2012-01-10 | Ep Technology Ab | Heat exchanger with indentation pattern |
-
2000
- 2000-06-20 JP JP2000185266A patent/JP2002005783A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8091619B2 (en) | 2004-09-08 | 2012-01-10 | Ep Technology Ab | Heat exchanger with indentation pattern |
| JP2007003402A (ja) * | 2005-06-24 | 2007-01-11 | Toyota Motor Corp | 内燃機関の適合システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8558951B2 (en) | Method, device and system for synchronizing audio/video signals | |
| JP4843101B2 (ja) | 試験装置および試験方法 | |
| JPS6089775A (ja) | 自動テスト装置用のテスト期間発生器 | |
| JP2007129404A (ja) | カメラシステム | |
| US7096139B2 (en) | Testing apparatus | |
| JP2002005783A (ja) | 多連試験装置 | |
| US20080104448A1 (en) | Testing apparatus for semiconductor device | |
| US6055644A (en) | Multi-channel architecture with channel independent clock signals | |
| JPH07120300B2 (ja) | 真のピン毎のテスタのア−キテクチヤ−を持つた自動テスト方式 | |
| JPH08146099A (ja) | 半導体ｉｃ試験装置のタイミングエッジ生成回路 | |
| US20050193298A1 (en) | Testing apparatus | |
| US20160025686A1 (en) | Method and system of consolidating multiple phased array instruments | |
| JP4733695B2 (ja) | 自動化システムのシミュレーションのための方法及び装置 | |
| CN103248856B (zh) | 影像信号延迟补偿方法及其装置 | |
| JP3960089B2 (ja) | 制御装置、被制御装置、局所制御装置及び制御システム | |
| JP5429727B2 (ja) | 半導体試験装置 | |
| JP3069195U (ja) | 半導体試験装置 | |
| JP2006170761A (ja) | 半導体集積回路テストシステム | |
| JP5088941B2 (ja) | 可変遅延装置 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| CN113366398B (zh) | 调整辅助装置、伺服驱动器、多个伺服马达的控制参数调整方法及存储介质 | |
| JP7021703B2 (ja) | 材料試験機 | |
| RU2159949C2 (ru) | Система управления многоканальным вибростендом | |
| WO2018179185A1 (ja) | モーション制御装置及び外部表示装置 | |
| JPS58201121A (ja) | 遅延時間補正方式 |