JP2001527690A - 炭素などの原料で被覆された電子エミッタの構造と製造 - Google Patents

炭素などの原料で被覆された電子エミッタの構造と製造

Info

Publication number
JP2001527690A
JP2001527690A JP54163098A JP54163098A JP2001527690A JP 2001527690 A JP2001527690 A JP 2001527690A JP 54163098 A JP54163098 A JP 54163098A JP 54163098 A JP54163098 A JP 54163098A JP 2001527690 A JP2001527690 A JP 2001527690A
Authority
JP
Japan
Prior art keywords
emitter
carbon
layer
electron
electrically non
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP54163098A
Other languages
English (en)
Inventor
スー、セーピング
ブランデス、ジョージ・アール
スピント、クリストファー・ジェイ
スタナーズ、コリン・ディー
マコーレー、ジョン・エム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Candescent Technologies Inc
Original Assignee
Candescent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Candescent Technologies Inc filed Critical Candescent Technologies Inc
Publication of JP2001527690A publication Critical patent/JP2001527690A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • H01J1/3042Field-emissive cathodes microengineered, e.g. Spindt-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/304Field emission cathodes
    • H01J2201/30403Field emission cathodes characterised by the emitter shape
    • H01J2201/30426Coatings on the emitter surface, e.g. with low work function materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/319Circuit elements associated with the emitters by direct integration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels

Abstract

(57)【要約】 フラットパネルディスプレイに適したカソード構造(200,203,204)は、被覆エミッタ(229,239,230)を有する。エミッタは高いアスペクト比に高めることができる材質、通常はニッケルで製造し、次いで炭素を含んだ材質(240,241)で被覆する。これは化学的耐性を高め、仕事関数(work function)を低下させる為である。ひとつの被覆工程は、カソード構造に被着させるためのDCプラズマを発生するためにアセチレンをDCプラズマ反応器(301,305,313,315)にポンプで送りDCプラズマ被着する工程である。別の被覆工程は、エミッタの表面に炭素をベースにした原料を電着し、次いで炭素をベースにした原料を炭素を含んだ原料に変える。被覆されたエミッタの仕事関数は通常約0.8―1.0eV減少する。

Description

【発明の詳細な説明】 炭素などの原料で被覆された電子エミッタの構造と製造発明の背景 発明の分野 本発明は電子放出装置に関連し、詳細にはフラットディスプレイパネルに使用 される電子放出素子の構造と製造に関連する。背景技術 フラットパネルの内部で、電子エミッタのマトリクスは電子を放出し、その電 子は燐などの光を発する物質で被覆された透明なディスプレイパネルに衝当する 。フラットパネルディスプレイの原理は、フラットパネルディスプレイの構造が 示された第1A図―第1C図(総称して第1図とする)によって詳細に説明され ている。 第1A図に示されるように、電気伝導エミッタ層113を取り付ける支えとし てバックプレート120がある。概ね円錐状の電子エミッタはエミッタ層113 上に形成される。第1B図は、電子エミッタがゲートホール内部に形成されゲー ト層115Aの下部にあることを示している。ゲート層115Aは誘電体層11 7によってエミッタ層113から離れている。発光層110とアノード層111 を含むディスプレイパネル118は、垂直方向に間隔を置いてゲート層115A の上部に位置する。 層115Aが電子エミッタ116から電子を引き出すために、ゲート層115 Aのある部分はエミッタ層113及び電子エミッタ116より十分に高い電圧が 供給される。アノード層111は、エミッタ層113またはゲート層115Aよ り相当に高い電圧である。結果として、電子エミッタ116から放出された電子 のかなりの部分はアノード層111により透明なパネル118に向かって引き出 される。アノード層111は極めて薄いため、電子がアノード層111を透過し てパネル118の 上の燐被覆110に衝当し、発光層110を発光させる。 第1C図は、フラットパネル用のカソード構造100を示す。エミッタ層11 3は、相互に絶縁された行114に分割され、ゲート層115Aは相互に絶縁さ れた列184に分割される。白黒画面では、行114の一行と列184の一列の 交差する部分が画像の最小要素である一画素130を示す。カラー画面では、い くつか(通常は3)の行と列の交差する部分が画素となる。選択されたエミッタ 116のグループが電子を放出し画素にエネルギーを与えるためには、電子エミ ッタ116とゲート層115Aとの間に適当な電界を発生させなければならない 。特に、行114と列184から選択されたひとつの行と列との間に印加しなけ ればならない。これは、行と列の交差するエミッタ116から電子放出を引き起 こすために行114に列184より適度に高い電位を与えるためである。選択さ れた行114と選択された列184との間の電圧が非ゼロ閾値より低いとき、行 と列の交差するエミッタ116は電子を放出しないしこれに対応する画素も発光 しない。 第1C図に示されるように、完全な画像にはすべての行と列の走査が要求され る。人の目に連続した画像と見せるためには、走査は高速でなければならない。 このため特定の行と列の電圧の変更は瞬時に行われなければならい。 行114と列184の幾何学的配置および厚さHと誘電層117の誘電率によ り行114と列184の間の交差静電容量が決まる。厚さHが小さいとき交差静 電容量は大きくなる。この静電容量が電子エミッタ116の活性を実質的に低め 不鮮明な画像を引き起こす。従って、誘電層117の厚さは厚いほうが望ましい 。誘電層117の厚さが増すと、層115Aが電子エミッタの先端部から電子を 引き出すために電子エミッタの先端部を層115に十分に近づけなければならな い。このため電子 エミッタ116の高さも通常は高くしなければならない。 厚い誘電層は短絡しにくくなる。映像中にエミッタ層113とゲート層115 Aとを短絡させる好ましくない導電経路が誘電層117を通して形成され得る。 誘電層117の厚さH(第1C図)が増せば、導電経路の発生により起こるゲー ト層115からエミッタ層への短絡の可能性は減少する。さらに、第1A図に示 されるように中空スペース119がゲート層115を電子エミッタ116から離 れるための空間を作っている。ゲートホール115Bは通常直径80nmと極端 に小さいために、金属小片の開口部への落下はゲート層115と電子エミッタ層 119に短絡を引き起こし得る。厚い誘電層117は中空のスペース119が細 長くなるという特徴を有する。従って、中空スペース119に落下する金属小片 がゲートホール115から離れ中空スペースに留まりやすくなり、短絡の可能性 が減少する。 与えられたアスペクト比(高さ対ベース直径)の円錐状電子エミッタの場合に は、高い円錐状電子エミッタ116を保つために大きなゲートホール115Bが 必要となる。しかしながら鮮明で高品質の画像には単位面積当たりより多くの電 子エミッタを有することが望ましい。従って、小さなゲートホールが望ましい。 小さなゲートホールはまたエミッタに非常に高い電界強度を与え、行と列の間の 低い電圧の印加でも与えられた放出電流に達成する。高いアスペクト比の円錐形 は厚い誘電層の使用ができ、交差静電容量の減少と短絡の発生を著しく抑える利 点を有する。従って、高いアスペクト比はより良いカソード構造の製造に好まし い。 ニッケルなどのある種の原料は高いアスペクト比の電子エミッタの製造に使用 できる。しかしながらニッケルは電子エミッタに求められるその他の特性を有し ていない。例としてニッケルは化学物質に対しての耐性が弱く、容易に酸化する 。酸化したニッケルエミッタは電子放出のた めに高い電圧が必要であり、また電子放出安定性も低下する。 ニッケルの仕事関数は比較的高い。仕事関数は、電子が物質から放出されるレ ベルに電子を活性化させるのに必要なエネルギーのレベルと定義される。高い仕 事関数とは、電子を活性化させるために電子エミッタ116とこれに対応するゲ ート層115Aの列184との間に強い電界が要求されるということである。こ の強い電界は、より強い行と列の抽出電圧に変わる。高い行と列の引き出し電圧 は、高い電力消費と高価な回路となり好ましくない。 したがって、高いアスペクト比と高い化学的耐性と低い仕事関数を有する電子 エミッタが理想的である。発明の全般的な開示 本発明に従った電子エミッタは、高いアスペクト比と化学物質に対する高い耐 性と低い仕事関数を有する。電子エミッタは、低い温度による高いアスペクト比 の被着が可能な非絶縁物質で形成される。電子エミッタ材の一つの候補はニッケ ルである。上記のとおり形成された電子エミッタは、高い化学的耐性と低い仕事 関数を持つ物質で被覆する。表面材質の一つの候補は炭素である。エミッタとそ の表面材質は、好適な電気的または化学的性質を持つ別の物質から選択され得る 。エミッタの被覆の仕事関数は通常約0.8〜1.0eV減少する。図面の簡単な説明 第1B図は、従来のフラットディスプレイパネルの斜視図である。第1A図は 、第1B図に示す従来のフラットディスプレイパネルの一部の断面図である。 第1C図は、第1B図に示す従来のフラットディスプレイパネルのカ ソード構造の斜視図である。 第2A図−第2F図は、電子エミッタを持つカソード構造の本発明にしたがっ た二次加工の段階を示す。 第3図は、本発明に従ってカソード構造を被覆するのに使用するDCプラズマ の模式図である。 第4図は、本発明に従ってカソード構造のために使用されるプロセスダイヤグ ラムである。 第5図は、第2E図に示される電子エミッタを使用する本発明に基づき、フラ ットパネルディスプレイの横断立面図である。 第6A図は、電気化学被着に使用するカソード構造の被覆装置の模式図である 。 第6B図−第6F図は、電子エミッタが電気化学被着により炭素を含む物質で 被覆するカソード構造の横断立面図である。好適な実施例の説明 用語「電気絶縁体」(または「誘電体」)は、抵抗が1010Ω・cmより大き い物質に適用される。従って、用語「電気非絶縁体(electrically non-insulat ing)」は、抵抗が1010Ω・cm以下の物質に適用される。電気非絶縁体は( a)抵抗が1Ω・cm未満の伝導物質と(b)抵抗が1Ω・cmから1010Ω・ cmまでの範囲の電気抵抗物質に分類される。これらのカテゴリーは、1vol t/μm以下の電界で決定される。 伝導物質(または電気導体)の例は、金属、金属半導体化合物(ケイ化物など )、金属半導体共晶体である。電気抵抗物質は、真性半導体と薄くドーピングさ れた半導体(NタイプまたはPタイプ)である。電気抵抗物質の別の例は、金属 絶縁体複合材、黒鉛、非晶質炭素、改質(例:薄くドーピングされた、またはレ ーザーによって改質された)ダイヤモ ンドである。 第2A図−第2E図(総称して第2図とする)は、本発明に基づくフラットデ ィスプレイパネルの製造プロセスを示す。電気絶縁体のバックプレート220は 、エミッタ行にパターン形成された電気非絶縁体エミッタ層213を有する。エ ミッタ(またはカソード)層213は、通常は薄くドーピングされた多結晶型シ リコン、シリコン−炭素―窒素化合物(a silicon carbon nitrogen compound) ,サーメット(金属片を埋め込んだセラミック)などの電気抵抗物質で被覆され たアルミニウム、ニッケルなどの金属で形成される。第2A図に示されるように 、通常は二酸化ケイ素の誘電体層217にエミッタ層213を被着する。誘電体 層217の上にゲート層215Aを形成するために通常は金属の電気非絶縁体のゲ ート材を被着し、下部構造201を形成する。 ゲート層215Aをエッチングにより選択的にゲートホール215Bを貫く。 1997年6月5日に出願した国際特許出願PCT/US97/09197は、 電気泳動的または誘電泳動的に粒子を被着することによるゲートホールのエッチ ング方法を開示している。米国特許第5,462,467号と第5,564,9 59号は、荷電粒子トラックを使用するゲートホール形成の方法を開示。これら 特許出願及び特許の内容は参照として本明細書の一部としている。 ゲートホール215Bが形成された後、構造201を洗浄する。構造201は 、誘電材217の露出部分を取り除くため別のエッチング剤に晒し中空スペース 219を形成する。 第2B図に示されるように、リフトオフ層242をゲート層215Aの上に被 着する。リフトオフ層242の材質は、ゲート層215Aと誘電体層217と電 気非絶縁エミッタ部213の下側部分は剥離しないでリフトオフ層242が選択 的に剥離するものを選択する。リフトオフ層 242をゲート層215Aの表面上部に対する角度αでゲート層215Aの上部 に被着する。角度αは前記のとおり決めたので中空スペース219内のエミッタ 層213の露出した部分にはリフトオフ剤が被着されない。角度αは、中空スペ ース219の形態によって決まる。厚い誘電体層217には角度αが大きい方が よく、逆もまた同様である。角度αはまたゲートホール215Bの形状による。 ゲートホール215Bが大きいと角度αは小さくなり、逆もまた同様である。 第2C図に示されるように、通常は物理蒸着方法によりゲート層215Aの表 面上部に概ね垂直方向から構造の上部に電気非絶縁エミッタ材を被着する。この エミッタ材をリフトオフ層242及びゲートホール215Bを通過させて電気絶 縁エミッタ層213の下部に堆積させる。エミッタ材が中空スペース219に入 るときに通過する開口246は、エミッタ材が電気非絶縁エミッタ層213に堆 積するにつれて徐々に閉じていく。開口246が完全に閉じるまで堆積は続く。 結果として、中空スペース219にエミッタ材が堆積し、概ね円錐状の電子エミ ッタ229を形成する。エミッタ材の連続層244が同時にリフトオフ層242 に形成される。 続いてリフトオフ層242が適当なエッチング材で除去される。リフトオフ層 242を除去する際、過剰なエミッタ材の層244を取り除く。第2D図は、そ の結果生じた電子エミッタ229を伴うカソード構造200を示す。各電子エミ ッタ229は対応するゲートホール215Bと同軸を成す。 別の実施例では、リフトオフ層242の被着の過程が用いられていない。電子 エミッタを形成するために電気非絶縁エミッタ材を、直接構造201の上部に被 着する。1997年3月5日に出願した国際特許出願PCT/US97/029 73はこの技術を開示しておりこれを参照す ることをもって本明細書の一部としている。 エミッタ材は通常ニッケルなどの金属である。開口246は使用するエミッタ 材の化学組成により異なった速度で閉じる。開口246が早く閉じるとき、電子 エミッタ229のアスペクト比は低い。ここで用いる「アスペクト比」とは、エ ミッタの高さをその最大直径で除したものである。円錐状エミッタの最大直径は その底面に位置する。従ってどの円錐状エミッタのアスペクト比もその高さを底 面の直径で除して得られる。一定の底面直径のエミッタ229の場合は、低いア スペクト比はエミッタの高さが低いことを意味し、高いアスペクト比はエミッタ の高さが高いことを意味する。 開口246の閉じる速度がエミッタ229のアスペクト比を決定する。開口2 46が早く閉じるときエミッタ229は低いアスペクト比を持ち、逆もまた同様 である。 エミッタ229を被着するために物理蒸着法を使用する実施例は、被着温度を あげると開口246がゆっくり閉じ、結果としてエミッタ229のアスペクト比 が高くなる。しかしながら、高い温度では物理蒸着法は一層複雑になる。従って 、電子エミッタの製造には、通常低い温度での物理蒸着法を採用する。 ニッケルなどのある種の金属は、低い温度で適切な被着開口を通して高いアス ペクト比の被着ができる独特の性質を有する。25℃(概ね室温)では、ニッケ ルエミッタのアスペクト比は1.5から2.0の間である。別の種の金属では、 スペクト比はかなり低い。例として、モリブデンエミッタは25℃でアスペクト 比0.9から1.0で被着できる。ニッケルまたはモリブデン以外の金属でアス ペクト比を約1.0にするには400℃から600℃の温度が必要になる。通常 、室温(25℃)で物理蒸着法によって少なくともアスペクト比1.2で被着で きる金属 が非常に望ましい。 米国特許第5,462,467号及び第5,564,959号に記載の電気メ ッキによる別の技術は、特にフィラメント型のエミッタを製造する場合に用いら れる。例として、ゲート層215Aにゲート開口215Bがある場合、誘電体層 217から下のエミッタ層213までの概ね真直な開口を形成するためゲート開 口215Bを通して誘電体層217を異方性エッチングする。金属フィラメント をゲート開口215B近くまで形成するために、エミッタ金属を誘電体開口部の 中に電気メッキ(電気化学的に被着)する。所望に応じて、誘電体開口部を等方性 のエッチング材で広げ、フィラメント型の電子エミッタを形成するためにフィラ メントを鋭角にすることもできる。 表面被覆の利点は、例として仕事関数の低下及び化学的耐性の向上及びエミッ タ製造方法に依存しない点が挙げられる。従って、本発明に基づく仕事関数の低 い材質で被覆されたエミッタ229である限り、エミッタ229を形成する多種 の方法は本発明の範囲である。 第2D図は、結果として高いアスペクト比のニッケル電子エミッタ229を有 するカソード構造200を示す。ニッケル以外のパラジウム、白金などの電気非 絶縁物質はエミッタ229の製造に使用し得る。ニッケル、パラジウム、白金は 、電子エミッタに必要な好適な仕事関数及び化学的耐性に欠ける可能性もある。 例として、パラジウムの仕事関数は5.12eV、一方ニッケルの仕事関数は5 .15eVである。白金の仕事関数は5.67eVである。従って、ニッケル、 パラジウム、白金はすべて仕事関数が5.00eVより大きいが、モリブデンは これとは対照的に仕事関数は約4.60eVである。パラジウム、白金、ニッケ ルなどの仕事関数が5.00eVより大きい物質で製造した被覆のないエミッタ を電子放出させるのには、高い動作電圧が必要となる場合が多 い。動作電圧とは、エミッタ239(第2E図)あたり0.2nAの電子放出を 引き起こさせるために必要なゲート層215Aとエミッタ層213との間の電圧 と定義する。 エミッタ材の別の問題は化学的耐性の弱さである。化学的耐性の弱い材質はエミ ッタが接触するようになる成分、すなわち酸素や水などと化学反応を起こす。そ のような材質がエミッタの製造に使用されると、フラットパネル内の高い真空性 を保たなければならない。それには高いコストが掛かる。 本発明に基づきエミッタ299を炭素を含む材質で被覆することにより高いエ ミッタ性能を達成できる。被覆材の炭素含有量は、原子百分率で普通少なくとも 33 1/3、典型的には少なくとも50、望ましいのは少なくとも80である。第 2E図に示すように、カソード構造203は炭素を含む材質240の層のある電 子エミッタ239及びゲート層215Aを有する。第2F図は、炭素を含む材質 241で被覆されたフィラメント型の電子エミッタを有するカソード構造204 を示す。 タンタル、チタン、ロジウム、クロム、バナジウムなどの金属のエミッタ材は 、炭素を含む材質で被覆することにより同じような効果を得る。 ニッケルエミッタの被覆の厚さは、5―100オングスロームである。炭素を 含む材質の厚さは、被覆過程の状態により変わる。本発明のひとつの実施例は、 被覆の厚さが5―100オングストロームの範囲であれば満足のいくものである が、被覆の厚さが20―70オングストロームはよい結果に導く。 被覆したニッケルと被覆のないニッケルの電子放出の特性の比較を行った。最 初の比較はエミッタの動作電圧を含む。被覆のないニッケルエミッタの動作電圧 は、約30―35Vである。被覆したニッケルの動作電圧は、約20Vである。 従って、炭素を含む層を採用した場合、動作 電圧が10―15V減少した。 被覆したニッケルと被覆のないニッケルの仕事関数は、接触電位差法によって 測定する。炭素を含む層の被覆のないニッケルの仕事関数は、5.15eVであ る。被覆したニッケルエミッタの仕事関数は、4.15―4.35eVの間であ る。従って、炭素を含む層の被覆をした結果によるニッケルエミッタの仕事関数 の減少は、0.8―1.0eVとなる。 被覆したエミッタ239の電子エミッタの一様性の測定を行った。被覆のない ニッケルエミッタ229との比較では、被覆したエミッタ239は電子放出のよ り良い一様性を与える。 金属の上に炭素を被着する時、被覆過程の状態により炭素は結晶構造または非 結晶構造を形成する。結晶の形の炭素は、ダイヤモンドまたは黒鉛のどちらかで ある、一方非結晶炭素は非晶質炭素である。非晶質炭素は、相当の量の水素を含 み得る。相当の量の水素と高いsp3/sp3比を持つ非晶質炭素はダイヤモンド のような炭素と呼ばれる。非晶質炭素の特性は、sp3/sp3結合比によって決 まることが多い。高いsp3/sp3比と少量の水素を持つ炭素は、四面体非晶質 炭素と呼ばれる。黒鉛と非晶質炭素の被覆は、ダイヤモンドのような炭素の被覆 より良い電子放出の一様性が見られ、ダイヤモンドの被覆より良い一様性を持つ 。 本発明に基づき、エミッタ229を被覆する炭素を含む材質には、通常いくら かの水素を含む。炭素を含む被覆材の水素の最小原子百分率は、通常は1パーセ ントである。詳細には、炭素を含む材質の水素含有量は、標準的には5―50原 子百分率、普通は10―40原子百分率、望ましいのは15―30原子百分率で ある。 第3図は、本発明に基づきニッケルエミッタを炭素を含む材質で被覆するのに 使用するDCプラズマ反応器の模式図である。炭素を含む材質 は主として炭素及び水素の混合物を含む。 DCプラズマ反応器の反応チャンバ301は、15cmのチャンバ内径を持つ 20cmのコンフラットフランジ(conflat flange)である。チャンバ301は クールウォール(cool-wall)真空チャンバであり、ターボポンプ313によっ て1秒あたり60リットル吸入される。ターボポンプ313は、機械式ポンプ3 15によってバックアップされる。プラズマガスは、ガス注入口309を通って 反応チャンバ301に供給される。アノード305は、モリブデン箔の一片であ る。構造200を電気的に絶縁されているMACOR部片321の上部に配置す る。電気的に絶縁されているMACOR部をモリブデンプレート329の上部に 配置し、モリブデンプレートは誘導黒鉛ヒータ333の上部に配置する。モリブ デンプレート329及び黒鉛ヒータ333は共にDCプラズマのカソードの役目 を果たす。 第4図は、第3図に示されるDCプラズマを使用し、本発明に基づきエミッタ 229を炭素を含む材質で被覆するするためのプロセスダイヤグラムである。4 05の段階では、反応チャンバ301とアノード305とカソード329を水素 プラズマで洗浄する。洗浄中は、カソード構造200を反応チャンバ301に配 置しない。反応チャンバ301を銅のガスケットでシールし、ターボポンプ31 3を使用して1×10-3トル(torr)まで真空にする。機械式ポンプ315を使 用して純粋水素(99.9%)をチャンバ301に注入する。洗浄のためのDC 水素プラズマを発生させるためにアノード305と黒鉛ヒータ333をDC50 0ボルトで印加する。プラズマを15―30分間晒す。前の炭素被覆工程でアノ ード305とカソード329に被着した炭素を水素プラズマによって除去する。 チャンバ301を0.3から1.0トルの真空にする。次いで、水素をチャンバ 301から排気する。 407の段階では、チャンバ301を開放し構造201を速やかにチャンバ3 01にロードする。構造200に堆積した異物の粒子を除去するために乾燥した 窒素を速やかに注入する。次いで、チャンバ301を密閉しターボポンプ313 を用いて5×10-4トル以下の真空にする。 409の段階では、構造200がチャンバ301内にあるうちに水素プラズマ で洗浄する。水素をチャンバ301に注入し、誘導ヒータ333のスイッチを入 れ理想的な炭素被着温度である200―250℃にセットする。次いで、カソー ド構造200を洗浄するために水素を注入する。プラズマのための設定は、10 0SCCM(standard(20℃,1気圧)cubic-meter per minute(cc/min))、30 0ミリトル(mtorr)、DC500ボルト。構造200を被着温度である250 ℃に加熱している30分間、水素プラズマを発生させる。別の実施例として、被 着温度を100―500℃とする。 411の段階では、DCボルトのスイッチを切り、ガス交換と温度の安定のた めチャンバ301に99.6%の純粋アセチレンを15SCCMで10―30分 間注入する。 413の段階では、DCプラズマを発生させるためにアノード305と黒鉛ヒ ータ333をDC500ボルトで印加する。ここではDC500ボルトを使用す るが、別の実施例ではDC300ボルトと500ボルトの間で使用する。プラズ マの流れを監視し、構造200を20―30分間被覆する。炭素を含む材質をエ ミッタ層213の露出部分とエミッタ229の表面と誘電体層217とゲート層 215を含む構造200の露出した表面に被着させる。チャンバ301を0.1 トルの真空に保つ。機械式ポンプ315のみ使用する。 次いで、プラズマガスをチャンバ301から除去する。415の段階では、構 造200をチャンバ301の真空内で2時間の間室温まで冷却 する。別の実施例では、構造200を1時間の間チャンバ301内で冷却する。 結晶体構造及び炭素の被覆の厚さは、電圧、圧力、プラズマの含有量、被覆す る時間によって決まる。例として、DCアセチレンプラズマの出現時間及び41 3の段階でのアセチレンガスのチャンバ301に流れる時間が長ければ長いほど 、結果として炭素を含む層の厚みが増す。 上記の工程では、結果として炭素を含む層は主として非晶質炭素及びいくらか の水素の混合物である。sp3/sp3結合比は1以上と考える。炭素を含む物質 の炭素含有量は33 1/3以上の原子百分率である。炭素の被着状態により炭素含 有量は変わる。通常の炭素含有量は50原子百分率以上であり、被着状態を厳密 に監視した状態では炭素含有量は80原子百分率以上となる。水素含有量は通常 、1―20原子百分率である。 上記説明の通り、電気非絶縁の炭素を含む物質をゲート層215の表面とエミ ッタ層213の露出部を含む構造200の露出した表面に被着する。本発明の一 つの実施例は、画素をアドレッシングするためにゲート層を相互に絶縁した列に 分割する。ここで使用する「相互に絶縁した」とは、真空または空気または電気 的に絶縁された物質によって空間的に隔てる、または別な方法で互いに直接接触 しないようにする。あるいは、別の電気非絶縁のアドレッシングする層をアドレ ッシングする方法として使用する。アドレッシングする層を、ゲート層の上部か ゲート層と誘電体層217との間のどちらかに形成できる。別のアドレッシング 層を使用したとき、画素のアドレッシングを完成させるためにゲート層と共に相 互に絶縁された列に分割する。 炭素を含む物質の層がゲート層215の表面全体をカバーするが、近隣の列と 電気的に短絡する可能性が多少ある。しかし炭素を含む層の伝導性は低く炭素層 の厚みは薄いので結果として生じる列から列の炭素を 含む層の伝導性は無視できる。 第5図は、被覆したニッケル電子エミッタ239を使用する本発明に基づくフ ラットパネルディスプレイ500を示す。発光層210及びアノード層211を 有するディスプレイパネル218は垂直方向に間隔を置いてゲート層215A上 部に位置している。発光層210は通常は燐の層であり、ディスプレイパネル2 18の下部に位置している。炭素を含む層をエミッタ層239、ゲート層215 A、誘電体層217の上部に被着したことに注意。アドレッシングの目的のため にゲート層215Aを列に分割し、エミッタ層213を行に分割した。あるいは 、ゲート層215Aを行に分割し、エミッタ層213を列に分割することもでき る。ゲート層の絶縁した列または行はゲートラインと呼び、一方エミッタ層の絶 縁した行または列はエミッタラインと呼ぶ。 フラットパネルディスプレイ500は、従来のフラットディスプレイパネルと 比べ低い動作電圧でしかも改善した電子エミッタの一様性を有する。 第6A図は、炭素を含む材質で電子エミッタ229を電気化学的に被覆する別 の方法を図解している。カソード構造をポリマーまたはモノマーの形である炭素 系の原料を含む適当な電解液に浸漬する。炭素系のモノマー及び直鎖状ポリマー の原料の炭素含有率は、標準的に50原子百分率より少ない、普通33 1/3原子 百分率より少ない。続いて、炭素系の原料を炭素を含む材料にするために炭素含 有量を増加するように処理する。 電解液には電界が形成される。ポリマー材またはモノマー材は、電着により第 6A図に示されるようにエミッタ229の上部に被着する。通常、ポリマーまた はモノマーはエミッタ229の下部表面よりむしろエミッタ先端部に容易に達し 被着する。結果として、エミッタ先端部の厚 さは他の部分特にエミッタ229のベース部分より厚くなる。 しかしながら、ポリマーまたはモノマーはエミッタベースの周囲の材質を含む エミッタ229の下部およびエミッタ層213の露出部分にも被着する。エミッ タ229の下部の材質およびエミッタ層213の露出部分にポリマーまたはモノ マーが被着するかどうかはいろいろな要因で決まる。それらの要因は、中空スペ ース319の大きさ、被着温度、エミッタ229及びエミッタ層213に対する 電解液の表面張力、界面活性剤を使用するのならその量と表面張力によって決ま る。第6B図は、エミッタ層213の露出部はもちろんすべてのエミッタ229 の露出している表面全体にポリマーまたはモノマーで被覆するカソード構造を示 す。第6C図は、各エミッタ229の露出する表面全体がポリマーまたはモノマ ーで被覆される一方、エミッタ層213の露出部分をポリマーまたはモノマーで 被覆されていないことを示す。 続いて、ポリマーまたはモノマー層を好適な炭素を含む被覆材となるよう適当 に処理する。処理工程の一つに熱分解がある。別の処理工程には、ポリマーまた はモノマー層を炭素を含む好適な材質に改質する化学処理工程がある。適当な化 学処理工程は米国特許第5,463,271によって開示され、その内容はこれ を参照することをもって本明細書の一部としている。最終被覆の炭素含有量は、 通常は33 1/3原子百分率より大きくしばしば50原子百分率より大きいが、い かなる場合もカーボン系原料の中の炭素含有量よりも大きい。 第6D図及び第6E図は、前記の電気化学被着工程を用いて、炭素を含む材質 で被覆されたフィラメント型エミッタを示す。第6D図は、炭素を含む材質でエ ミッタ層329の先端部のみの被覆を示す一方、第6E図は、炭素を含む材質が 各エミッタ層329の露出した部分全体に被覆されたことを示す。 上記の被覆工程は、簡潔に説明するための例である。同じような被覆の結果に は、上記の工程に変動があり得る。例として、プラズマ被着処理では前記と異な る電圧または時間を用いることも可能である。プラズマを発生させるのにマイク ロ波または高周波などの別の形のエネルギーを用いることも可能である。これら の変更は、本発明の一般的原理から逸脱するものではなく本発明の範囲とする。 本発明はいくつかの実施例と例に基づいて説明したが、本発明は開示した実施 例に限定されるものではなく、さまざまな改良が可能である。本発明は、以下の 請求の範囲の記載によってのみ限定される。
【手続補正書】特許法第184条の8第1項 【提出日】平成10年10月19日(1998.10.19) 【補正内容】 明細書 炭素などの原料で被覆された電子エミッタの構造と製造発明の背景 発明の分野 本発明は電子放出装置に関連し、詳細にはフラットディスプレイパネルに使用 される電子放出素子の構造と製造に関連する。背景技術 フラットパネルの内部で、電子エミッタのマトリクスは電子を放出し、その電 子は燐などの光を発する物質で被覆された透明なディスプレイパネルに衝当する 。フラットパネルディスプレイの原理は、フラットパネルディスプレイの構造が 示された第1A図―第1C図(総称して第1図とする)によって詳細に説明され ている。 第1A図に示されるように、電気伝導エミッタ層113を取り付ける支えとし てバックプレート120がある。概ね円錐状の電子エミッタはエミッタ層113 上に形成される。第1B図は、電子エミッタがゲートホール内部に形成されゲー ト層115Aの下部にあることを示している。ゲート層115Aは誘電体層11 7によってエミッタ層113から離れている。発光層110とアノード層111 を含むディスプレイパネル118は、垂直方向に間隔を置いてゲート層115A の上部に位置する。 層115Aが電子エミッタ116から電子を引き出すために、ゲート層115 Aのある部分はエミッタ層113及び電子エミッタ116より十分に高い電圧が 供給される。アノード層111は、エミッタ層113またはゲート層115Aよ り相当に高い電圧である。結果として、電子エミッタ116から放出された電子 のかなりの部分はアノード層111により透明なパネル118に向かって引き寄 せられる。アノード層111は極めて薄いため、電子がアノード層111を透過 してパネル118 の上の燐被覆110に衝当し、発光層110を発光させる。 第1C図は、フラットパネル用のカソード構造100を示す。エミッタ層11 3は、相互に絶縁された行114に分割され、ゲート層115Aは相互に絶縁さ れた列184に分割される。白黒画面では、行114の一行と列184(第1D 図参照)の一列の交差する部分が画像の最小要素である一画素130を示す。カ ラー画面では、いくつか(通常は3)の行と列の交差する部分が画素となる。選 択されたエミッタ116のグループが電子を放出し画素にエネルギーを与えるた めには、電子エミッタ116とゲート層115Aとの間に適当な電界を発生させ なければならない。特に、行114と列184から選択されたひとつの行と列と の間に印加しなければならない。これは、行と列の交差するエミッタ116から 電子放出を引き起こすために行114に列184より適度に高い電位を与えるた めである。選択された行114と選択された列184との間の電圧が非ゼロ閾値 より低いとき、行と列の交差するエミッタ116は電子を放出しないしこれに対 応する画素も発光しない。 第1C図に示されるように、完全な画像にはすべての行と列の走査が要求され る。人の目に連続した画像と見せるためには、走査は高速でなければならない。 このため特定の行と列の電圧の変更は瞬時に行われなければならい。 行114と列184の幾何学的配置および厚さHと誘電層117の誘電率によ り行114と列184の間の交差静電容量が決まる。厚さHが小さいとき交差静 電容量は大きくなる。この静電容量が電子エミッタ116の活性を実質的に低め 不鮮明な画像を引き起こす。従って、誘電層117の厚さは厚いほうが望ましい 。誘電層117の厚さが増すと、層115Aが電子エミッタの先端部から電子を 引き出すために電子エミッタの先端部を層115に十分に近づけなければならな い。このため電子 エミッタ116の高さも通常は高くしなければならない。 厚い誘電層は短絡しにくくなる。映像中にエミッタ層113とゲート層115 Aとを短絡させる好ましくない導電経路が誘電層117を通して形成され得る。 誘電層117の厚さH(第1D図)が増せば、導電経路の発生により起こるゲー ト層115からエミッタ層への短絡の可能性は減少する。さらに、第1A図に示 されるように中空スペース119がゲート層115を電子エミッタ116から離 れるための空間を作っている。ゲートホール115Bは通常直径80nmと極端 に小さいために、金属小片の開口部への落下はゲート層115と電子エミッタ層 119に短絡を引き起こし得る。厚い誘電層117は中空のスペース119が細 長くなるという特徴を有する。従って、中空スペース119に落下する金属小片 がゲートホール115から離れ中空スペースに留まりやすくなり、短絡の可能性 が減少する。 与えられたアスペクト比(高さ対ベース直径)の円錐状電子エミッタの場合に は、高い円錐状電子エミッタ116を保つために大きなゲートホール115Bが 必要となる。しかしながら鮮明で高品質の画像には単位面積当たりより多くの電 子エミッタを有することが望ましい。従って、小さなゲートホールが望ましい。 小さなゲートホールはまたエミッタに非常に高い電界強度を与え、行と列の間の 低い電圧の印加でも与えられた放出電流に達成する。高いアスペクト比の円錐形 は厚い誘電層の使用ができ、交差静電容量の減少と短絡の発生を著しく抑える利 点を有する。従って、高いアスペクト比はより良いカソード構造の製造に好まし い。 ニッケルなどのある種の原料は高いアスペクト比の電子エミッタの製造に使用 できる。しかしながらニッケルは電子エミッタに求められるその他の特性を有し ていない。例としてニッケルは化学物質に対しての耐性が弱く、容易に酸化する 。酸化したニッケルエミッタは電子放出のた ソード構造の斜視図である。 第1D図は、第1C図に示すカソード構造の一部の拡大図である。 第2A図−第2F図は、電子エミッタを持つカソード構造の本発明にしたがっ た二次加工の段階を示す。 第3図は、本発明に従ってカソード構造を被覆するのに使用するDCプラズマ の模式図である。 第4図は、本発明に従ってカソード構造のために使用されるプロセスダイヤグ ラムである。 第5図は、第2E図に示される電子エミッタを使用する本発明に基づき、フラ ットパネルディスプレイの横断立面図である。 第6A図は、電気化学被着に使用するカソード構造の被覆装置の模式図である 。 第6B図−第6E図は、電子エミッタが電気化学被着により炭素を含む物質で 被覆するカソード構造の横断立面図である。好適な実施例の説明 用語「電気絶縁体」(または「誘電体」)は、抵抗が1010Ω・cmより大き い物質に適用される。従って、用語「電気非絶縁体(electrically non-insulat ing)」は、抵抗が1010Ω・cm以下の物質に適用される。電気非絶縁体は( a)抵抗が1Ω・cm未満の伝導物質と(b)抵抗が1Ω・cmから1010Ω・ cmまでの範囲の電気抵抗物質に分類される。これらのカテゴリーは、1vol t/μm以下の電界で決定される。 伝導物質(または電気導体)の例は、金属、金属半導体化合物(ケイ化物など )、金属半導体共晶体である。電気抵抗物質は、真性半導体と薄くドーピングさ れた半導体(NタイプまたはPタイプ)である。電気抵抗物質の別の例は、金属 絶縁体複合材、黒鉛、非晶質炭素、改質(例: で物理蒸着法によって少なくともアスペクト比1.2で被着できる金属が非常に 望ましい。 米国特許第5,462,467号及び第5,564,959号に記載の電気メ ッキによる別の技術は、特にフィラメント型のエミッタを製造する場合に用いら れる。例として、ゲート層215Aにゲート開口215Bがある場合、誘電体層 217から下のエミッタ層213までの概ね真直な開口を形成するためゲート開 口215Bを通して誘電体層217を異方性エッチングする。金属フィラメント をゲート開口215B近くまで形成するために、エミッタ金属を誘電体開口部の 中に電気メッキ(電気化学的に被着)する。所望に応じて、誘電体開口部を等方 性のエッチング材で広げ、フィラメント型の電子エミッタを形成するためにフィ ラメントを鋭角にすることもできる。 表面被覆の利点は、例として仕事関数の低下及び化学的耐性の向上及びエミッ タ製造方法に依存しない点が挙げられる。従って、本発明に基づく仕事関数の低 い材質で被覆されたエミッタ229である限り、エミッタ229を形成する多種 の方法は本発明の範囲である。 第2D図は、結果、として高いアスペクト比のニッケル電子エミッタ229を 有するカソード構造200を示す。ニッケル以外のパラジウム、白金などの電気 非絶縁物質はエミッタ229の製造に使用し得る。ニッケル、パラジウム、白金 は、電子エミッタに必要な好適な仕事関数及び化学的耐性に欠ける可能性もある 。例として、パラジウムの仕事関数は5.12eV、一方ニッケルの仕事関数は 5.15eVである。白金の仕事関数は5.67eVである。従って、ニッケル 、パラジウム、白金はすべて仕事関数が5.00eVより大きい。モリブデンは これとは対照的に仕事関数は約4.60eVである。パラジウム、白金、ニッケ ルなどの仕事関数が5.00eVより大きい物質で製造した被覆のないエ請求の範囲 1.構造であって、 下部構造と、 各エミッタがニッケル、パラジウム、白金、タンタル、チタン、ロジウム、ク ロム、バナジウムの内の少なくとも一つから成る電気的に非絶縁の材料を含む前 記下部構造の上に配置された複数の電子エミッタと、 50より大きい炭素原子百分率から成り、前記各電子エミッタの上に被覆され た炭素を含む層とを有することを特徴とする構造。 2.構造であって、 相互に絶縁されたエミッタラインに分割された電気的に非絶縁のエミッタ層を 含む下部構造と、 前記エミッタライン上に配置され、それぞれが電気的に非絶縁の材料を含む複 数の電子エミッタと、 それぞれの電子エミッタに対応する複数のゲートホールを有し、相互に絶縁さ れたゲートラインに分割され、かつ前記電子エミッタの上方に間隔を置いて配置 された上部表面を有する電気的に非絶縁の材料を含むゲート層と、 各前記電子エミッタ及び前記ゲート層上に被覆された炭素を含む層とを有する ことを特徴とする構造。 3.前記エミッタの電気的に非絶縁の材料がニッケル、パラジウウム、白金、タ ンタル、チタン、ロジウム、バナジウムのうちの少なくとも一4.構造であって 、 下部構造と、 25℃における物理蒸着法により高さ対最大直径のアスペクト比が少なくとも 1.2で被着できる電気的に非絶縁の材料から成り、前記下部構造の上に配置さ れた複数の電子エミッタと、 各前記電子エミッタの上に被覆された炭素を含む層を有することを特徴とする 構造。 5.前記エミッタがニッケルを含むことを特徴とする請求項4に記載の構造。 6.フラットパネルディスプレイ構造であって、 アノード層及び発光層を有するディスプレイパネルと、 前記ディスプレイパネルから間隔を置いて互いに整合するように配置されたバ ックプレートと、 バックプレートの上に位置する電気的に非絶縁のエミッタ層と、 エミッタ層の上に位置し、ニッケル、パラジウム、白金、タンタル、チタン、 ロジウム、クロム、バナジウムの内少なくとも一つから成る電気的に非絶縁の材 料を含む複数の電子エミッタと、 50より大きい炭素原子百分率から成り、各前記電子エミッタの上に被覆され た炭素を含む層とを有することを特徴とするディスプレイパネル構造。 7.フラットパネルディスプレイ構造であって、 アノード層及び発光層を有するディスプレイパネルと、 前記ディスプレイパネルから間隔を置いて互いに整合するように配置されたバ ックプレートと、 前記バックプレートの上に間隔を置いてエミッタラインに分割された電気的に 非絶縁のエミッタ層と、 前記エミッタラインの上に配置され、それぞれ電気的に非絶縁の材質を含む複 数の電子エミッタと、 前記電子エミッタの上に間隔を置いて配置された上部表面を有する電気的に非 絶縁で、該電子エミッタに対応する複数のゲートホールを有し、かつゲートライ ンが相互に絶縁されたゲートラインに分割されているゲ ート層と 前記ゲート層及び各前記電子エミッタの前記上部表面の上に被覆された炭素を 含む層とを有することを特徴とするフラットディスプレイパネル構造。 8.前記エミッタの電気的に非絶縁の材料がニッケル、パラジウム、白金、タン タル、チタン、ロジウム、クロム、バナジウムの内少なくとも一つを含むことを 特徴とする請求項7に記載の構造。 9.フラットディスプレイパネル構造であって、 アノード層及び発光層を有するディスプレイパネルと、 前記ディスプレイパネルから間隔を置いて互いに整合するように配置されたバ ックプレートと、 前記バックプレートの上に配置された電気的に非絶縁のエミッタ層と、 前記エミッタ層の上に配置された複数の電子エミッタであって、それぞれの電 子エミッタが被着用の開口部を通して物理蒸着法により25℃で高さ対最大直径 のアスペクト比が少なくとも1.2で被着できる電気的に非絶縁の材料を含む、 該電子エミッタと、 各前記電子エミッタの上に被覆された炭素を含む層とを有することを特徴とす る構造。 10.前記エミッタがニッケルを含むことを特徴とする請求項9に記載の構造。 11.複数の誘電体開口部を有し前記エミッタ層の上層を成す誘電体層と、 前記誘電体開口部と同数の複数のゲート開口部を有し、前記誘電体層の上層を 成すゲート層とをさらに有し、 それぞれの前記エミッタが、対応する誘電体開口部に概ね配置され、前記ゲー ト開口部を通して露出していることを特徴とする請求項9に記 載の構造。 12.前記エミッタの形が概ね円錐状であることを特徴とする請求項1乃至11 の何れかに記載の構造。 13.前記炭素を含む層の炭素の原子百分率が少なくとも33 1/3であることを 特徴とする請求項1乃至11の何れかに記載の構造。 14.前記炭素を含む層の炭素の原子百分率が少なくとも50であることを特徴 とする請求項1乃至11の何れかに記載の構造。 15.前記炭素を含む層の炭素の原子百分率が少なくとも80であることを特徴 とする請求項1乃至11の何れかに記載の構造。 16.前記炭素を含む層の水素の原子百分率が5―50であることを特徴とする 請求項1乃至11の何れかに記載の構造。 17.前記炭素を含む層が黒鉛を含むことを特徴とする請求項1乃至11の何れ かに記載の構造。 18.前記炭素を含む層が四面体非晶質炭素を含むことを特徴とする請求項1乃 至11の何れかに記載の構造。 19.前記炭素を含む層がダイヤモンドのような炭素を含むことを特徴とする請 求項1乃至11の何れかに記載の構造。 20.前記炭素を含む層の厚さが5―10オングストロームの厚さであることを 特徴とする請求項1乃至11の何れかに記載の構造。 21.前記エミッタが概ねフィラメント型であることを特徴とする請求項1乃至 3の何れかまたは請求項6乃至8の何れかに記載の構造。 22.方法であって、 ニッケル、パラジウム、白金、タンタル、チタン、ロジウム、クロム、バナジ ウムの内の少なくとも一つから成る電気的に非絶縁の材質を含む電子エミッタ及 びゲートラインに分割されたゲート層を有するカソード構造を形成する過程と、 前記エミッタを50より大きい炭素の原子百分率から成る炭素を含む材質で被 覆する過程とを特徴とする方法。 23.下部構造を設ける過程と 電気メッキにより前記下部構造の上にエミッタを設ける過程とを特徴とする請 求項22に記載の方法。 24.方法であって、 バックプレート層上にエミッタ層を形成する過程と、 前記エミッタ層上に誘電体層を形成する過程と、 前記誘電体層上に上側表面を有するゲート層を形成する過程と、 エッチングにより、前記エミッタ層の領域までを露出させるために選択的に前 記ゲート層及び前記誘電体層を貫く孔を形成することと、 前記エミッタ層の露出した領域の上の前記ホール内部に電気的に非絶縁の材料 を含む電子エミッタを形成する過程と、 前記ゲート層を相互に絶縁されたゲートラインに分割する過程と、 前記電子エミッタ及び前記ゲート層の上側表面を炭素を含む材質で被覆する過 程とを特徴とする方法。 25.前記エミッタの電気的に非絶縁の材料が、少なくともニッケル、パラジウ ム、白金、タンタル、チタン、ロジウム、クロム、バナジウムの内の一つを含む ことを特徴とする請求項24に記載の方法。 26.方法であって、 被着のための開口部を通して物理蒸着法により25℃で少なくとも高さ対最大 直径のアスペクト比が1.2で被着できる電気的に非絶縁の材料を含む電子エミ ッタを有するカソード構造を形成する過程と、 前記エミッタを炭素を含む材質で被覆する過程とを特徴とする方法。 27.前記電気的に非絶縁の材質がニッケルを含むことを特徴とする請求項26 に記載の方法。 28.前記エミッタが概ね円錐状であることを特徴とする請求項の22および請 求項24乃至27の何れかに記載の方法。 29.前記炭素を含む材質が少なくとも原子百分率33 1/3の炭素を含むことを 特徴とする請求項22乃至27の何れかに記載の方法。 30.前記炭素を含む材質が少なくとも原子百分率50の炭素を含むことを特徴 とする請求項22乃至27の何れかに記載の方法。 31.前記炭素を含む材質が少なくとも原子百分率80の炭素を含むことを特徴 とする請求項22乃至27の何れかに記載の方法。 32.前記構造を炭素を含むDCアセチレンプラズマにあてることを含む被覆の 過程を特徴とする請求項22乃至27の何れかに記載の方法。 33.DCプラズマの炭素が前記アセチレンプラズマの少なくとも一部から生じ ることを特徴とする請求項32に記載の方法。 34.炭素系の原料を電気化学的に被着する過程と、 前記炭素を含む材質を形成するために前記炭素系の原料を減少させる過程とを 含む被覆の過程とを特徴とする請求項22乃至27の何れかに記載の方法。 35.前記炭素系の原料がポリマーを含むことを特徴とする請求項34に記載の 方法。 36.前記炭素系の原料がモノマーを含むことを特徴とする請求項34に記載の 方法。 37.前記炭素を含む材質を生成するために前記炭素系の原料の炭素の含有量を 増加させる変化の過程(reducing step)を特徴とする請求項34に記載の方法 。 38.高温分解によって前記炭素系の原料を前記炭素を含む材質に変化するため の前記炭素系の材質の加熱を含む変化の過程を特徴とする請求項34に記載の方 法。 求項34に記載の方法。 40.方法であって、 DCプラズマの反応チャンバの洗浄過程と、 前記チャンバ内に前記カソード構造をロードする過程と、 炭素を含む材質で前記エミッタを被覆するためにDCプラズマガスを前記チャ ンバ内に注入する過程とを特徴とする請求項22乃至27の何れかに記載の方法 。 41.注入過程の後、前記反応チャンバ内で前記カソード構造を冷却する過程を 特徴とする請求項22乃至27の何れかに記載の方法。 42.構造であって、 下部構造と、 前記下部構造の上に配置され、ニッケル、パラジウム、白金、タンタル、ロジ ウム、バナジウムの内少なくとも一つの材質を含む電気的に非絶縁の材料を含む 複数の電子エミッタと、 前記各電子エミッタの上に被覆した炭素を含む層とを有することを特徴とした 構造。 43.フラットパネルディスプレイ構造であって、 アノード層と発光層を有するディスプレイパネルと、 前記ディスプレイパネルから間隔を置いて互いに整合するように配置されたバ ックプレートと、 前記バックプレートの上に配置された電気的に非絶縁のエミッタ層と、 電子エミッタの上に配置され、ニッケル、パラジウム、白金、タンタル、ロジ ウム、バナジウムの内少なくとも一つの材質から成る電気的に非絶縁の材料を含 む複数の電子エミッタと、 前記電子エミッタの上に被覆した炭素を含む層とを有することを特徴 前記電子エミッタの上に被覆した炭素を含む層とを有することを特徴とする構 造。 44.前記電子エミッタの上層を成す複数の誘電体開口部を有する誘電体層と、 前記誘電体開口部の数と同数の複数のゲート開口部を有し、前記誘電体層の上 層を成すゲート層とをさらに有し、 各前記エミッタが、対応する誘電体開口部に概ね配置され、対応する前記ゲー ト開口部を通して露出していることを特徴とする請求項43に記載のフラットパ ネルディスプレイ。 45.前記エミッタが概ね円錐状またはフィラメント型であることを特徴とする 請求項42乃至44の何れかに記載の構造。 46.少なくとも炭素の原子百分率33 1/3から成る前記炭素を含む層を特徴と する請求項42乃至44の何れかに記載の構造。 47.少なくとも炭素の原子百分率50から成る前記炭素を含む層を特徴とする 請求項42乃至44の何れかに記載の構造。 48.少なくとも炭素の原子百分率80から成る前記炭素を含む層を特徴とする 請求項42乃至44の何れかに記載の構造。 49.炭素の原子百分率5−50から成る前記炭素を含む層を特徴とする請求項 42乃至44の何れかに記載の構造。 50.黒鉛、四面体非晶質炭素、ダイヤモンドのような炭素の内少なくとも一つ を含む前記炭素を含む層を特徴とする請求項42乃至44の何れかに記載の構造 。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブランデス、ジョージ・アール アメリカ合衆国コネチカット州06488・サ ウスバリー・シェーンドライブ 77 (72)発明者 スピント、クリストファー・ジェイ アメリカ合衆国カリフォルニア州94025・ メンロパーク・ヒルサイドアベニュー 115 (72)発明者 スタナーズ、コリン・ディー アメリカ合衆国カリフォルニア州95148・ サンノゼ・アダムスウッドドライブ 3265 (72)発明者 マコーレー、ジョン・エム アメリカ合衆国カリフォルニア州94306・ マウンテンビュー・アンナアベニュー 369

Claims (1)

  1. 【特許請求の範囲】 1.構造であって、 下部構造と、 ニッケル、パラジウム、白金、タンタル、チタン、ロジウム、クロム、バナジ ウムから選択された電気的に非絶縁の材料を含む、前記下部構造の上に配置され た複数の電子エミッタと、 前記各電子エミッタの上に被覆された炭素を含む層とを有することを特徴とす る構造。 2.構造であって、 相互に絶縁されたエミッタラインに分割された電気的に非絶縁のエミッタ層を 含む下部構造と、 前記エミッタライン上に配置され、それぞれが電気的に非絶縁の材料を含む複 数の電子エミッタと、 それぞれの電子エミッタに対応する複数のゲートホールを有し、相互に絶縁さ れたゲートラインに分割され、かつ前記電子エミッタの上方に間隔を置いて配置 された上部表面を有する電気的に非絶縁の材料を含むゲート層と、 各前記電子エミッタ及び前記ゲート層上に被覆された炭素を含む層とを有する ことを特徴とする構造。 3.前記エミッタの電気的に非絶縁の材料がニッケル、パラジウウム、白金、タ ンタル、チタン、ロジウム、バナジウムのうちの少なくとも一つを含むことを特 徴とする請求項2に記載の構造。 4.構造であって、 下部構造と、 25℃における物理蒸着法により高さ対最大直径のアスペクト比が少なくとも 1.2で被着し得る電気的に非絶縁の材料から成り、前記下部 構造の上に配置された複数の電子エミッタと、 各前記電子エミッタの上に被覆された炭素を含む層を有することを特徴とする 構造。 5.前記エミッタがニッケルを含むことを特徴とする請求項4に記載の構造。 6.フラットパネルディスプレイ構造であって、 アノード層及び発光層を有するディスプレイパネルと、 前記ディスプレイパネルから間隔を置いて互いに整合するように配置されたバ ックプレートと、 バックプレートの上に位置する電気的に非絶縁のエミッタ層と、 エミッタ層の上に位置し、ニッケル、パラジウム、白金、タンタル、チタン、 ロジウム、クロム、バナジウムから選択された電気的に非絶縁の材料を含む複数 の電子エミッタと、 各前記電子エミッタの上に被覆された炭素を含む層とを有することを特徴とす るディスプレイパネル構造。 7.フラットパネルディスプレイ構造であって、 アノード層及び発光層を有するディスプレイパネルと、 前記ディスプレイパネルから間隔を置いて互いに整合するように配置されたバ ックプレートと、 前記バックプレートの上に間隔を置いてエミッタラインに分割された電気的に 非絶縁のエミッタ層と、 前記エミッタラインの上に配置され、それぞれ電気的に非絶縁の材質を含む複 数の電子エミッタと、 前記電子エミッタの上に間隔を置いて配置された上部表面を有する電気的に非 絶縁で、該電子エミッタに対応する複数のゲートホールを有し、かつゲートライ ンが相互に絶縁されたゲートラインに分割されているゲ ート層と 前記ゲート層及び各前記電子エミッタの前記上部表面の上に被覆された炭素を 含む層とを有することを特徴とするフラットディスプレイパネル構造。 8.前記エミッタの電気的に非絶縁の材料がニッケル、パラジウム、白金、タン タル、チタン、ロジウム、クロム、バナジウムの内少なくとも一つを含むことを 特徴とする請求項7に記載の構造。 9.フラットディスプレイパネル構造であって、 アノード層及び発光層を有するディスプレイパネルと、 前記ディスプレイパネルから間隔を置いて互いに整合するように配置されたバ ックプレートと、 前記バックプレートの上に配置された電気的に非絶縁のエミッタ層と、 前記エミッタ層の上に配置された複数の電子エミッタであって、それぞれの電 子エミッタが被着用の開口部を通して物理蒸着法により25℃で高さ対最大直径 のアスペクト比が少なくとも1.2で被着し得る電気的に非絶縁の材料を含む、 該電子エミッタと、 各前記電子エミッタの上に被覆された炭素を含む層とを有することを特徴とす る構造。 10.前記エミッタがニッケルを含むことを特徴とする請求項9に記載の構造。 11.前記エミッタ層の上に配置され、それぞれが前記エミッタの一つに対応す る複数の誘電体開口部を有する誘電体層を有することを特徴とする請求項9に記 載の構造。 12.前記エミッタの形が概ね円錐状であることを特徴とする請求項1乃至11 の何れかに記載の構造。 13.前記炭素を含む層の炭素の原子百分率が少なくとも33 1/3であ ることを特徴とする請求項1乃至11の何れかに記載の構造。 14.前記炭素を含む層の炭素の原子百分率が少なくとも50であることを特徴 とする請求項1乃至11の何れかに記載の構造。 15.前記炭素を含む層の炭素の原子百分率が少なくとも80であることを特徴 とする請求項1乃至11の何れかに記載の構造。 16.前記炭素を含む層の水素の原子百分率が5―50であることを特徴とする 請求項1乃至11の何れかに記載の構造。 17.前記炭素を含む層が黒鉛を含むことを特徴とする請求項1乃至11の何れ かに記載の構造。 18.前記炭素を含む層が四面体非晶質炭素を含むことを特徴とする請求項1乃 至11の何れかに記載の構造。 19.前記炭素を含む層がダイヤモンドのような炭素を含むことを特徴とする請 求項1乃至11の何れかに記載の構造。 20.前記炭素を含む層の厚さが5―10オングストロームの厚さであることを 特徴とする請求項1乃至11の何れかに記載の構造。 21.前記エミッタが概ねフィラメント型であることを特徴とする請求項1乃至 3の何れかまたは請求項6乃至8の何れかに記載の構造。 22.方法であって、 ニッケル、パラジウム、白金、タンタル、チタン、ロジウム、クロム、バナジ ウムの中から選択された電気的に非絶縁の材質を含む電子エミッタ及びゲートラ インに分割されたゲート層を有するカソード構造を形成する過程と、 前記エミッタを炭素を含む材質で被覆する過程とを特徴とする方法。 23.下部構造を設ける過程と 電気メッキにより前記下部構造の上にエミッタを設ける過程とを特徴とする請 求項22に記載の方法。 24.方法であって、 バックプレート層上にエミッタ層を形成する過程と、 前記エミッタ層上に誘電体層を形成する過程と、 前記誘電体層上に上側表面を有するゲート層を形成する過程と、 エッチングにより、前記エミッタ層の領域までを露出させるために選択的に前 記ゲート層及び前記誘電体層を貫く孔を形成することと、 前記エミッタ層の露出した領域の上の前記ホール内部に電気的に非絶縁の材料 を含む電子エミッタを形成する過程と、 前記ゲート層を相互に絶縁されたゲートラインに分割する過程と、 前記電子エミッタ及び前記ゲート層の上側表面を炭素を含む材質で被覆する過 程とを特徴とする方法。 25.前記エミッタの電気的に非絶縁の材料が、少なくともニッケル、パラジウ ム、白金、タンタル、チタン、ロジウム、クロム、バナジウムの内の一つを含む ことを特徴とする請求項24に記載の方法。 26.方法であって、 被着のための開口部を通して物理蒸着法により25℃で少なくとも高さ対最大 直径のアスペクト比が1.2で被着し得る電気的に非絶縁の材料を含む電子エミ ッタを有するカソード構造を形成する過程と、 前記エミッタを炭素を含む材質で被覆する過程とを特徴とする方法。 27.前記電気的に非絶縁の材質がニッケルを含むことを特徴とする請求項26 に記載の方法。 28.前記エミッタが概ね円錐状であることを特徴とする請求項の22および請 求項24乃至27の何れかに記載の方法。 29.前記炭素を含む材質が少なくとも原子百分率33 1/3の炭素を含むことを 特徴とする請求項22乃至27の何れかに記載の方法。 30.前記炭素を含む材質が少なくとも原子百分率50の炭素を含むこ とを特徴とする請求項22乃至27の何れかに記載の方法。 31.前記炭素を含む材質が少なくとも原子百分率80の炭素を含むことを特徴 とする請求項22乃至27の何れかに記載の方法。 32.前記構造を炭素を含むDCアセチレンプラズマにあてることを含む被覆の 過程を特徴とする請求項22乃至27の何れかに記載の方法。 33.DCプラズマの炭素が前記アセチレンプラズマの少なくとも一部から生じ ることを特徴とする請求項32に記載の方法。 34.炭素系の原料を電気化学的に被着する過程と、 前記炭素を含む材質を形成するために前記炭素系の原料を減少させる過程とを 含む被覆の過程とを特徴とする請求項22乃至27の何れかに記載の方法。 35.前記炭素系の原料がポリマーを含むことを特徴とする請求項34に記載の 方法。 36.前記炭素系の原料がモノマーを含むことを特徴とする請求項34に記載の 方法。 37.前記炭素を含む材質を生成するために前記炭素系の原料の炭素の含有量を 増加させる変化の過程(reducing step)を特徴とする請求項34に記載の方法 。 38.高温分解によって前記炭素系の原料を前記炭素を含む材質に変化するため の前記炭素系の材質の加熱を含む変化の過程を特徴とする請求項34に記載の方 法。 39.前記炭素系の原料の化学的処理を含む変化の過程を特徴とする請求項34 に記載の方法。 40.方法であって、 DCプラズマの反応チャンバの洗浄過程と、 前記チャンバ内に前記カソード構造をロードする過程と、 前記チャンバ内に注入する過程とを特徴とする請求項22乃至27の何れかに記 載の方法。 41.注入過程の後、前記反応チャンバ内で前記カソード構造を冷却する過程を 特徴とする請求項22乃至27の何れかに記載の方法。
JP54163098A 1997-03-27 1998-03-23 炭素などの原料で被覆された電子エミッタの構造と製造 Pending JP2001527690A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/826,454 US6356014B2 (en) 1997-03-27 1997-03-27 Electron emitters coated with carbon containing layer
US08/826,454 1997-03-27
PCT/US1998/003814 WO1998044526A1 (en) 1997-03-27 1998-03-23 Fabrication and structure of electron emitters coated with material such as carbon

Publications (1)

Publication Number Publication Date
JP2001527690A true JP2001527690A (ja) 2001-12-25

Family

ID=25246579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54163098A Pending JP2001527690A (ja) 1997-03-27 1998-03-23 炭素などの原料で被覆された電子エミッタの構造と製造

Country Status (5)

Country Link
US (3) US6356014B2 (ja)
EP (1) EP0968509A4 (ja)
JP (1) JP2001527690A (ja)
KR (1) KR20000075519A (ja)
WO (1) WO1998044526A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19757141A1 (de) * 1997-12-20 1999-06-24 Philips Patentverwaltung Array aus Diamant/wasserstoffhaltigen Elektroden
US6328620B1 (en) * 1998-12-04 2001-12-11 Micron Technology, Inc. Apparatus and method for forming cold-cathode field emission displays
JP2000182508A (ja) * 1998-12-16 2000-06-30 Sony Corp 電界放出型カソード、電子放出装置、および電子放出装置の製造方法
EP1061554A1 (en) * 1999-06-15 2000-12-20 Iljin Nanotech Co., Ltd. White light source using carbon nanotubes and fabrication method thereof
JP2001052652A (ja) * 1999-06-18 2001-02-23 Cheol Jin Lee 白色光源及びその製造方法
KR100480771B1 (ko) * 2000-01-05 2005-04-06 삼성에스디아이 주식회사 전계방출소자 및 그 제조방법
JP2001266737A (ja) * 2000-03-24 2001-09-28 Toshiba Corp 電子源装置、その製造方法、および電子源装置を備えた平面表示装置
JP2002025477A (ja) * 2000-07-07 2002-01-25 Ise Electronics Corp 平面ディスプレイ及びその製造方法
US6649431B2 (en) * 2001-02-27 2003-11-18 Ut. Battelle, Llc Carbon tips with expanded bases grown with simultaneous application of carbon source and etchant gases
GB2387021B (en) * 2002-03-25 2004-10-27 Printable Field Emitters Ltd Field electron emission materials and devices
JP2004288547A (ja) * 2003-03-24 2004-10-14 Matsushita Electric Ind Co Ltd 電界放出型電子源およびその製造方法および画像表示装置
JPWO2005027172A1 (ja) * 2003-09-16 2006-11-24 住友電気工業株式会社 ダイヤモンド電子放出素子およびこれを用いた電子線源
KR101065371B1 (ko) * 2004-07-30 2011-09-16 삼성에스디아이 주식회사 전자 방출 소자
KR20060011662A (ko) * 2004-07-30 2006-02-03 삼성에스디아이 주식회사 전자 방출 소자 및 그 제조방법
US7176452B2 (en) * 2005-04-15 2007-02-13 The Board Of Trustees Of The Leland Stanford Junior University Microfabricated beam modulation device
KR20060117823A (ko) * 2005-05-14 2006-11-17 삼성에스디아이 주식회사 전자 방출원, 그 제조방법 및 이를 채용한 전자 방출 소자
WO2009055786A1 (en) * 2007-10-25 2009-04-30 The Board Of Trustees Of The University Of Illinois Electron injection-controlled microcavity plasma device and arrays
US8194246B2 (en) * 2008-08-11 2012-06-05 UT-Battellle, LLC Photoacoustic microcantilevers
US7809115B2 (en) * 2008-09-09 2010-10-05 The United States Of America As Represented By The Secretary Of The Navy Diode for flash radiography
US8492744B2 (en) * 2009-10-29 2013-07-23 The Board Of Trustees Of The University Of Illinois Semiconducting microcavity and microchannel plasma devices
US8448261B2 (en) 2010-03-17 2013-05-21 University Of Tennessee Research Foundation Mode synthesizing atomic force microscopy and mode-synthesizing sensing
US20110231966A1 (en) * 2010-03-17 2011-09-22 Ali Passian Scanning probe microscopy with spectroscopic molecular recognition

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53128971A (en) 1977-04-18 1978-11-10 Hitachi Ltd Manufacture of electron radiation cathode
GB2141607A (en) * 1983-06-15 1984-12-19 Philips Electronic Associated Video display system with index pages
GB2204991B (en) 1987-05-18 1991-10-02 Gen Electric Plc Vacuum electronic devices
JPH0779023B2 (ja) 1988-06-03 1995-08-23 シャープ株式会社 電池用電極の製造方法
US5202571A (en) 1990-07-06 1993-04-13 Canon Kabushiki Kaisha Electron emitting device with diamond
US5089292A (en) 1990-07-20 1992-02-18 Coloray Display Corporation Field emission cathode array coated with electron work function reducing material, and method
JP2719239B2 (ja) 1991-02-08 1998-02-25 工業技術院長 電界放出素子
US5190796A (en) 1991-06-27 1993-03-02 General Electric Company Method of applying metal coatings on diamond and articles made therefrom
DE69131251T2 (de) * 1991-08-15 1999-12-09 Ibm System und Verfahren zur Verarbeitung von gespeicherte Bilder darstellenden Daten
US5129850A (en) 1991-08-20 1992-07-14 Motorola, Inc. Method of making a molded field emission electron emitter employing a diamond coating
US5141460A (en) 1991-08-20 1992-08-25 Jaskie James E Method of making a field emission electron source employing a diamond coating
JP3255960B2 (ja) 1991-09-30 2002-02-12 株式会社神戸製鋼所 冷陰極エミッタ素子
US5199918A (en) 1991-11-07 1993-04-06 Microelectronics And Computer Technology Corporation Method of forming field emitter device with diamond emission tips
EP0543392A3 (en) 1991-11-21 1993-10-20 Canon Kk Diamond semiconductor device and method of producing the same
US5397428A (en) * 1991-12-20 1995-03-14 The University Of North Carolina At Chapel Hill Nucleation enhancement for chemical vapor deposition of diamond
JP3293156B2 (ja) * 1992-03-11 2002-06-17 キヤノン株式会社 画像記録再生システム及びその制御方法
GB9210419D0 (en) 1992-05-15 1992-07-01 Marconi Gec Ltd Cathode structures
US5278475A (en) 1992-06-01 1994-01-11 Motorola, Inc. Cathodoluminescent display apparatus and method for realization using diamond crystallites
US5534743A (en) 1993-03-11 1996-07-09 Fed Corporation Field emission display devices, and field emission electron beam source and isolation structure components therefor
US5463271A (en) 1993-07-09 1995-10-31 Silicon Video Corp. Structure for enhancing electron emission from carbon-containing cathode
US5559389A (en) 1993-09-08 1996-09-24 Silicon Video Corporation Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals
US5462467A (en) * 1993-09-08 1995-10-31 Silicon Video Corporation Fabrication of filamentary field-emission device, including self-aligned gate
US5564959A (en) 1993-09-08 1996-10-15 Silicon Video Corporation Use of charged-particle tracks in fabricating gated electron-emitting devices
US5583393A (en) 1994-03-24 1996-12-10 Fed Corporation Selectively shaped field emission electron beam source, and phosphor array for use therewith
FR2719156B1 (fr) * 1994-04-25 1996-05-24 Commissariat Energie Atomique Source d'électrons à micropointes, les micropointes comportant deux parties.
US5608283A (en) * 1994-06-29 1997-03-04 Candescent Technologies Corporation Electron-emitting devices utilizing electron-emissive particles which typically contain carbon
US5556530A (en) 1995-06-05 1996-09-17 Walter J. Finklestein Flat panel display having improved electrode array
US5844351A (en) * 1995-08-24 1998-12-01 Fed Corporation Field emitter device, and veil process for THR fabrication thereof
US5697827A (en) * 1996-01-11 1997-12-16 Rabinowitz; Mario Emissive flat panel display with improved regenerative cathode
US5837331A (en) * 1996-03-13 1998-11-17 Motorola, Inc. Amorphous multi-layered structure and method of making the same
US5869169A (en) 1996-09-27 1999-02-09 Fed Corporation Multilayer emitter element and display comprising same

Also Published As

Publication number Publication date
US20010040431A1 (en) 2001-11-15
US6356014B2 (en) 2002-03-12
US20020033663A1 (en) 2002-03-21
EP0968509A4 (en) 2000-02-02
WO1998044526A1 (en) 1998-10-08
US6379210B2 (en) 2002-04-30
US20010000163A1 (en) 2001-04-05
EP0968509A1 (en) 2000-01-05
KR20000075519A (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
JP2001527690A (ja) 炭素などの原料で被覆された電子エミッタの構造と製造
US6891319B2 (en) Field emission display and methods of forming a field emission display
US6204596B1 (en) Filamentary electron-emission device having self-aligned gate or/and lower conductive/resistive region
US7070472B2 (en) Field emission display and methods of forming a field emission display
US5578185A (en) Method for creating gated filament structures for field emision displays
US5728435A (en) Method for enhancing electron emission from carbon-containing cathode
EP1018131B1 (en) Gated electron emission device and method of fabrication thereof
US5562516A (en) Field-emitter fabrication using charged-particle tracks
RU2399983C2 (ru) Способ изготовления устройства электронной эмиссии, источника электронов, использующего его, устройства формирования изображения и устройства отображения и воспроизведения информации
US5628659A (en) Method of making a field emission electron source with random micro-tip structures
KR960025999A (ko) 전계 방출 장치 및 그 제조 방법과 플랫 패널 전계 방출 디스플레이
WO1997047020A9 (en) Gated electron emission device and method of fabrication thereof
EP1512161A1 (en) Electron-emitting device and manufacturing method thereof
JPH02270247A (ja) 冷陰極電界放出装置の製造方法
JP2000215788A (ja) カ―ボン材料とその製造方法、及びそれを用いた電界放出型冷陰極
US6891324B2 (en) Carbon-metal nano-composite materials for field emission cathodes and devices
JP2001291465A (ja) 冷陰極及びその製造方法
US5665421A (en) Method for creating gated filament structures for field emission displays
US6168491B1 (en) Method of forming field emitter cell and array with vertical thin-film-edge emitter
Jung et al. Enhancement of electron emission efficiency and stability of molybdenum field emitter array by diamond-like carbon coating
JP2002501469A (ja) 気相合成によりダイヤモンド層を得る方法
Chen et al. Fabrication of tungsten-coated silicon-based gated emitters
Auciello et al. Ion bombardment sharpening of field emitter arrays
KR20020072588A (ko) 어드레스가능한 전계방출 음극 및 그 관련의 디스플레이구조체 제조방법
KR100349457B1 (ko) 전계방출디스플레이용게이트필라멘트구조