JP2001504301A - 加入者回線インターフェース回路の構成 - Google Patents

Abstract

(57)【要約】 制御プロセッサ（２）が加入者回線インターフェース回路（１）に接続されて、一方では回線インターフェース回路（１）の動作モードを制御すると共に、他方では回線インターフェース回路（１）に接続される回線の状態を回線インターフェース回路（１）の検出器出力端子（Ｄ）により監視するようにされている。制御プロセッサ（２）は一方では検出器出力端子（Ｄ）を第１の時間点で第１の信号状態にし他方ではその第１の時間点で回線電圧の測定を開始させるようにするために回線インターフェース回路を制御するようにされている。回線インターフェース回路（１）は、第２の時間点で、所定の態様で測定回線電圧に比例する長さの時間期間の後に検出器出力端子（Ｄ）を第２の信号状態にするようにされており、制御プロセッサ（２）は回線インターフェース回路（１）の上記検出器出力端子（Ｄ）が上記第１の信号状態にある上記時間期間を回線電圧に対応する電圧値に変換するようにされている。

Description

【発明の詳細な説明】 加入者回線インターフェース回路の構成 技術分野 本発明は一般的に回線インターフェース回路に接続された電話回線の両端間の 電圧を測定するための構成に関する。 発明の背景 複数の回線インターフェース回路は、回線インターフェースボード上に設けら れ、その回線インターフェースボード上の制御プロセッサによって制御される。 この制御プロセッサはそれら回線インターフェース回路に共通に接続される。 回線での回線抵抗値依存減衰を補償することができるようにするために、制御 プロセッサはそれぞれの回線インターフェース回路に接続される回線の抵抗値に ついての情報を必要とする。回線インターフェース回路の電流特性および供給電 圧が既知である時に回線抵抗値についての情報を得る１つの方法は、回線電圧を 測定し、この測定された回線電圧から回線抵抗値を計算することである。 回線電圧情報を制御プロセッサに転送するために、今日において、外部のアナ ログ対デジタル変換器か、回線インターフェース回路の内部アナログ対デジタル 変換器の一方が使用されている。 外部のアナログ対デジタル変換器の場合に、回線電圧に比例する出力電圧を出 力するためには、回線インターフェース回路に別々に出力端子を設ける必要があ る。 回線インターフェース回路の内部アナログ対デジタル変換器では、制御プロセ ッサとの通信を行なうために回線インターフェース回路に少なくとも１つの個別 の出力端子が要求される。 発明の簡単な説明 本発明の目的は回線電圧測定のための構成を提供し、それによって特別な構成 要素も特別な出力端子も一切必要としない回線抵抗値を計算するための構成を提 供することである。 本発明によれば、回線インターフェース回路が回線電圧の測定を開始するよう に制御されると同時に、第１の時間点で制御プロセッサが回線インターフェース 回路の検出器出力端子を第１の信号状態になるように制御している。測定回線電 圧に比例する時間長の時間期間の後に、回線インターフェース回路の検出器出力 端子は第２の信号状態になるように制御される。制御プロセッサは、回線インタ ーフェース回路の検出器出力端子が第１の信号状態にある時間期間を測定回線電 圧に対応する電圧値に変換するようにされている。回線インターフェース回路の 電流特性および供給電圧は既知であるため、制御プロセッサはこの電圧値に基づ いて回線電流を、またそれによって回線抵抗値をも計算することができる。 このようにして、特別な回路要素も特別な出力端子も一切必要なしに、すなわ ち回線インターフェースボードには特別な配線を何等必要とすることない測定を 行なうことができる。 図面の簡単な説明 以下、添付図面を参照して本発明を詳細に説明する。図は回線インターフェー ス回路に接続された回線の両端間の電圧を測定するための本発明による構成の一 実施例を示す。 好ましい実施例 単一の図は回線インターフェース回路１と、その回線回路１の動作モードをデ ジタルインターフェース３を介して制御する制御プロセッサ２とを概略的に示す 。 インターフェース３は、回線インターフェース回路１に接続される回線（図示 せず）の両端間の電圧を測定する回線インターフェース回路１を制御する２つの 制御出力端子Ｓ１およびＳ２を有している。 制御出力端子Ｓ１はスイッチ４に接続され、これはこのスイッチを下方および 上方位置間で切り替える。通常、スイッチ４はその下方位置にあって、回線イン ターフェース回路１のブロック６として示された通常の検出器から反転検出器出 力増幅器５の検出器出力端子Ｄを介して制御プロセッサ２に信号を転送する。本 発明とは何等関係を持たないこれらの検出器はそれ自体周知であり、従ってこれ に関連する説明は行なわない。 回線電圧を本発明に従って測定すべき時に、スイッチ４は図で示されるその上 方位置に切り替えられ、インターフェース３の制御出力端子Ｓ１は以下により詳 細に説明されるように制御プロセッサ２によって活性化される（高信号レベルに もたらされる）。 図示の実施例において、インターフェース３の制御出力端子Ｓ２はトランジス タＱ１のベースに接続されており、そのトランジスタのコレクタは一方において トランジスタＱ６のベースに接続されると共に、他方においてダイオードＤ１の アノードに接続されており、そのダイオードのカソードは供給電圧ＶＢＢに結合 されている。トランジスタＱ１のエミッタはトランジスタＱ２のエミッタと相互 接続されており、トランジスタＱ２のコレクタは相互接続ノードＡに接続されて いる。 コンデンサＣ１がノードＡと接地との間に接続されている。また、ノードＡは トランジスタＱ３のエミッタにも接続されており、そのベースは、図示されない 電話回線の２つのワイヤの１方の電位（その電位は接地に最も近くなるように意 図され、通常ａワイヤあるいはチップワイヤで表される）をチップワイヤ接続端 子７を介して感知するようにされている。 トランジスタＱ３のコレクタは、一方では、供給電圧ＶＢＢに接続したカソー ドを有するダイオードＤ２のアノードに接続され、他方ではトランジスタＱ４の ベースに接続されており、そのトランジスタＱ４のエミッタは供給電圧ＶＢＢに 接続され、そのコレクタはマルチコレクタトランジスタＱ５のベースと１つのコ レクタとの間の相互接続点に接続されている。トランジスタＱ５の第２のコレク タは、一方では、抵抗Ｒ１を介して接地に、他方では、スイッチ４の上方の極に 接続されている。トランジスタＱ５のエミッタは供給電圧ＶＣＣに接続されてい る。 更にまた、電流発生器Ｉ１が供給電圧ＶＣＣと、トランジスタＱ１およびＱ２ のエミッタ間の相互接続点との間に接続されている。 ノードＡは、更に、ダイオードＤ３のカソードに接続されており、そのアノー ドは、リングワイヤ接続端子８を介して回線インターフェース回路１に接続され る回線（図示せず）の第２のワイヤ（通常ｂワイヤあるいはリングワイヤで表さ れる）の電圧を感知するようにされている。このｂワイヤ（図示せず）はその電 位が供給電圧ＶＢＢに最も近くなるように意図されるワイヤである。 最後に、ノードＡはトランジスタＱ６のコレクタに接続されており、そのエミ ッタは供給電圧ＶＢＢに接続され、そのベースは、上のように、トランジスタＱ １のコレクタおよびダイオードＤ１のアノード間の相互接続点に接続されている 。 トランジスタＱ２のベースはＤＣ源９に接続されている。 通常、トランジスタＱ１のベースはトランジスタＱ２のベースの信号レベルよ りも低い信号レベルとなっており、すなわちトランジスタＱ１は通常導通しトラ ンジスタＱ１がカットオフしている。従って、電流発生器Ｉ１からの電流は通常 トランジスタＱ１およびダイオードＤ１を通って流れる。この電流はトランジス タＱ６のコレクタに反映されるので、ダイオードＤ３を通して引き出されて、ノ ードＡの電圧がリングワイヤ（図示せず）の電圧すなわちリングワイヤ接続端子 ８の電圧よりダイオードＤ３のダイオード電圧だけ降下する。 従って、コンデンサＣ１は通常この電圧に充電されることになる。 接続端子７および８に接続される回線（図示せず）間の回線電圧を測定するた めに、制御プロセッサ２は、インターフェース３の制御出力端子Ｓ２を介して、 トランジスタＱ１のベースに、ＤＣ源９がトランジスタＱ２のベースに与える信 号レベルに較べて高いレベルの信号を供給するようにされる。 制御プロセッサ２はこの時間点を測定の開始時間点として登録される。 同時に、インターフェース３の制御出力端子Ｓ１が活性化されて、スイッチ４ をその図示の位置にする。それにより、増幅器５の入力端子は抵抗Ｒ１により接 地される。従って、増幅器５の出力端子での信号レベルは低となる。増幅器５は 反転動作型のものであるため、この信号レベルは出力端子Ｄでは高になり、これ により端子Ｄでの信号レベルはその前の信号レベルに拘らずに高になることが可 能となる。 トランジスタＱ１のベースでの信号レベルがトランジスタＱ２のベースでの信 号レベルよりも高くなると、トランジスタＱ１はカットオフされ、トランジスタ Ｑ２が導通状態となる。電流発生器Ｉ１からの電流は今度はトランジスタＱ２を 通って流れ、コンデンサＣ１の再充電を開始させる。 コンデンサＣ１間の電圧すなわちノードＡの電圧がトランジスタＱ３のベース での電圧すなわちチップワイヤ接続端子７での電圧に関してトランジスタＱ３の 導通を開始させる値に達すると、電流発生器Ｉ１からの電流はトランジスタＱ３ およびダイオードＤ２を通って流れることになる。この電流はトランジスタＱ４ のコレクタに反映する。トランジスタＱ４のコレクタ電流はトランジスタＱ５の ベースに相互接続されたコレクタから引かれ、この電流はマルチコレクタトラン ジスタＱ５の第２のコレクタに反映する。従って、この電流は抵抗Ｒ１を通って 流れ、この抵抗間に電圧を生じさせる。抵抗Ｒ１間のこの電圧は図示の位置のス イッチ４を介して増幅器５の入力端子に結合され、その信号レベルが増幅器５の 出力を低になるようにする。出力端子Ｄでの信号レベルが低になることは測定の 終了時間点として制御プロセッサ２によって登録される。 従って、回線インターフェース回路１の検出器出力端子ＤはコンデンサＣ１の 再充電が行なわれる時間に対応する時間期間の後に低になる。この時間期間の間 に、コンデンサＣ１はそれぞれチップおよびリングワイヤ接続端子７および８に 接続される回線（図示せず）間の電圧に比例する電圧に再充電されている。 制御プロセッサ２は回線電圧に比例する長さの時間期間を測定するようにされ ている。計算された電圧値に基づいて、制御プロセッサ２は回線インターフェー ス回路の電流特性および供給電圧が既知であることから回線電流を計算するよう にされている。回線電流値から、制御プロセッサは回線抵抗値を計算するように されている。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，Ｆ Ｉ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (1)

1. 【特許請求の範囲】 １．制御プロセッサ（２）が接続されている回線インターフェース回路（１） の構成であって、この制御プロセッサ（２）が一方では上記回線インターフェー ス回路（１）の動作モードを制御すると共に、他方では上記回線インターフェー ス回路（１）に接続される回線の状態を上記回線インターフェース回路（１）の 検出器出力端子（Ｄ）により監視するようにされている構成において、 −上記制御プロセッサ（２）が一方では上記検出器出力端子（Ｄ）を第１の時間 点で第１の信号状態にし他方ではその第１の時間点で回線電圧の測定を開始させ るようにするために上記回線インターフェース回路を制御するようにされており 、 −上記回線インターフェース回路（１）が、第２の時間点で、所定の態様で測定 回線電圧に比例する長さの時間期間の後に上記検出器出力端子（Ｄ）を第２の信 号状態にするようにされており、 −上記回線インターフェース回路（１）の上記検出器出力端子（Ｄ）が上記第１ の信号状態にある上記時間期間を上記制御プロセッサ（２）が回線電圧に対応す る電圧値に変換するようにされている、 ことを特徴とする構成。 ２．請求の範囲第１項記載の構成において、上記制御プロセッサ（２）が回線 電圧に対応する上記電圧値から回線抵抗値を計算するようにされていることを特 徴とする構成。