JPS63259479A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理パッケージ基板上のＬＳＩの診断に係り、
特に高インピーダンス制御が困難な汎用ＬＳＩに好適な
半導体集積回路に関する。

〔従来の技術〕

従来の半導体集積回路は２つのＭＯＳ）ランジスタを直
列接続した出力回路を持ち、接続点を出力端としている
。この場合、出力を行なわないときに出力端を高インピ
ーダンス状態にしておく為。

特開昭５９−２０５８２４号公報に記載のように出力端
とＭＯＳトランジスタのゲートをＭＯＳ　トランジスタ
で接続し、高インピーダンス化信号をそのＭＯ８Ｉ−ラ
ンジスタに人力することにより、出力端と出力段のＭＯ
Ｓ）ランジスタのゲートとを同電位とし、出力を高抵抗
としていた。

〔発明が解決しようとする問題点〕

上記従来技術は、高抵抗にするためには高インピーダン
ス化信号をコントロールしなければならない。このため
、マイクロプロセッサ、周辺ＬＳＩか同一バスにある論
理パッケージ基板をテスト（診断）する場合、出力を高
抵抗にするには多大な労力が必要であるという問題点が
あった。

本発明の目的は、論理パッケージに搭載されたＬＳＩの
出力を自動的に高抵抗にし、診断を容易にすることにあ
る。

〔間劇点を解決するための手段〕

上記目的は定格より高い電源電圧を印加すると出力をデ
ィセーブル制御し、また、定格電源電圧を印加すると出
力をイネーブル制御する電源監視回路を設けることによ
り達成される。

〔作用〕

電源監視回路は定格電源電圧より高い規定電圧を印加す
ると出力をディセーブルとする。これにより同一バス上
に接続された他のＬＳＩの診断が一可能となる。

次に、イネーブル制御兼用の入力端子に規定の電圧を印
加すると出力はイネーブルとなる。これにより同一バス
上の他の出力をディセーブルにすると本半導体集積回路
も診断可能である。再び出力をディセーブルにする場合
は、ディセーブル制御兼用の入力端子に規定の電圧を印
加すれば良い。

以上に述べたイネーブル制御兼用入力端子、ディセーブ
ル制御兼用入力端子は論理信号入力端子と兼用している
。この入力にはツェナダイオードがありツェナ電圧は論
理信号入力電圧より高い電圧となっている。この入力に
ツェナ電圧以上を印加するとイネーブルあるいはディセ
ーブル制御する。

次に、通常の論理動作として使用する場合は定格電源電
圧を電源端子に印加すると電源監視回路は出力なイネー
ブル制御する。

〔実施例〕

以下、本発明の一実施例を第１図よＩ７説明する。

第１図において電源監視回路１の０１出力がＯＲ回路２
の入力人に接続され、もう一方の入力Ｂに−は片端を接
地した抵抗器８とツェナ電圧が６．５ｖのツェナダイオ
ード６のアノードに接続し、カソードには入力端子１０
とその入力信号線１２が接続されている。ＯＲ回路２の
出力はＲＳフリップ７０ツブ３のセット人力Ｓに接続さ
れ、もう−万の入力、リセット人力ＲにはＯＲ［回路１
６が接続されその人力りには片端が接地された抵抗器９
とツェナ電圧が６．５　Ｖのツェナダイオード７のアノ
ードを接続し、ツェナダイオード７のカソードには入力
端子１１とその入力信号４１１３が接続されている。

もう一方の人力Ｃには、電源監視回路１の出力０２が接
続されている。ＲＳフリップ７０ツブ３の出力ＱはＡＮ
Ｄ回路４，５の入力１ｃｉ続され、それぞれのＡＮＤ回
路４．５の一方の入力には論理信号線１４．１５がそれ
ぞれ人力されている。ＡＮＤ回路４，５のそれぞれの出
力は直列接続されたＭＯＳトランジスタＱ　’　ｔ　Ｑ
　２のゲート電極にそれぞれ接続されＭＯＳトランジス
タＱ１．Ｑ２の接続点から出力端子１６が出力されてい
る。

第４図は電源監視回路の一実施例である。検出端子■、
■にはそれぞれ電源ラインとの間にＲ１１Ｒ３，接地ラ
インとの間にＲ２，Ｒ４が接続されている。検出端子＠
はコンパレータ１に入力されリファレンス電圧と比咬さ
れる。またコンパレータ入力にはコンパレータ１の出力
にてスイッチニゲできる定電流源がある。コンパレータ
１の出力はインパレータ入力されたＡＮＤ回路１１の人
力とＲＳフリップ７０ツブ１３のＳ入力に接続している
。ＡＮＤ回路１１の出力はＲＳフリップフロップ１３の
Ｒ入力に接続されている。ＲＳフリップフロップ１３の
Ｑ出力はトランジスタＱ１のペースに接続している。Ｑ
ｌのエミッタは接地されコレクタは定電流源９及びコン
デンサ１５．コンパレータ３，５の入力に接続されてい
る。コンデンサ１５の一方は接地されている。コンパレ
ータ３のもう一方の入力にはリファレンス電圧が入力さ
れ出力はＡＮＤ回路１１の入力に接続されている。

コンパレータ１５の出力はトランジスタＱ５Ｏベースに
接続されている。トランジスタＱ３のエミッタは接地さ
れておりコレクタは電源ラインより接続された抵抗Ｒ５
とインバータ１７０入力拠接続されている。インバータ
１７の出力が０２となる。以上の部分の構成を説明した
。０部分の構成は０１の出力をトランジスタＱ４のコレ
クタから出力されていることを除けば■と全て同じ構成
である。次に動作を説明する。■、■は検出端子となり
■は４．５ｖ、■は６ｖが検出電圧値となるようＲ１，
Ｒ２及びＲ１，Ｒ４を設定しである。また定電流源７，
８は検出電圧にヒステリシスを持たせ電圧のリップルな
どによる動作の不安定性を解消している。コンパレータ
１〜６はしきい値より高い時、出力は低レベルとなり低
い時は高レベル出力となる。電源投入時、コンパレータ
１は電源電圧４．５ｖ未満の時出力は高レベルとなりフ
リップフロップ１６をセットする。すると、Ｑ出力は高
レベルとなりトランジスタＱ１はオン状態となる。′電
源投入時はコンデンサ１５の電荷は０である。トランジ
スタＱ１はオン状態なのでコンデンサ１５は充電されな
い。よってコンパレータ３゜５の入力にはしきい値より
低い電位となりそれぞれの出力は高レベル出力となる。

したがってトランジスタＱ３はオン状態となりインバー
タ１７の出力は高レベルとなる。電源電圧が４．５ｖ以
上になるとコンパレータ１人力はしきい値以上となるの
で低レベル出力となる。するとフリップフロップ１５は
リセットされその結果トランジスタＱ１はオフ状態とな
る。するとコンデンサ１５は充電を開始する。この充電
する時間にて０２出力のＴ１は（パルス＠）は決定され
る。コンデンサ１５が充電されるとコンパレータ３，５
の入力はしきい値以上となるので低レベル出力となりト
ランジスタＱ３はオフ状態となる。したがってインバー
タ１７の出力は低レベルとなるので出力０２はＴ１後に
立下がる。以上は回路０部の説明であるが０部は検出端
子■の検出電圧が６Ｖ、０１がトランジスタＱ４のコレ
クタより出力されているだけの違いである。

以上のように本電源監視回路は電源電圧投入時０２出力
は電源電圧の立上りと共に立上り、電源電圧が４６５ｖ
を越えた時からある一定時間Ｔ１後立下がるパルスを出
力する。電源監視回路の０１出力は電源電圧が６ｖを越
えている時間だけパルスを出力する。

第２図は論理パッケージ基板上のＬＳＩの診断。

時の電源投入における電源電圧と時間の関係を承す図で
ある。電源監視回路１の０２出力は、電機電圧の立上り
と共に立上り、電源電圧がある電位■（第２図では４．
５　Ｖ　）を越えた時からある一定時間Ｔ１後立下るパ
ルスを出力する。電源監視回。

路１の０１出力は、電源電圧がある電位■（図２では６
Ｖ）を越えている時間だけパルスを出力する。ここで、
電源投入時、電源電圧を６ｖ以上６．５Ｖ未満の電位に
設定する。入力端子１０　、　（１１）は接続されてい
る他のＬＳＩの出力電位の入力さ汰この時６．５ｖ以下
の電位が入力される。すなわち、ツェナーダイオード６
　（７）のツェナー電位未膚であることから、ＯＲ回路
２、（１６）の入力端子Ｂ（Ｄ）は低電位となっている
。従って、Ｒ５７リツプ７０ツグ５０入力は第２図の０
１，０２の波形が入力される。これにより、ＲＳフリッ
プ７０クプはセットされ、出力Ｑは低電位を出力する。

以上の結果、出力トランジスタＱ１．Ｑ２はオフ状態と
なり出力１６は高インピーダンスとなる。

次に入力端子１１に４５　Ｖ以上の電圧を入力する。

するとツェナ電圧がＯＲ回路１６のＤに印加され−る。

よってＲＳフリップフロップ３はリセットされ出力トラ
ンジスタは論理信号１ｊ１１４，１５にて制御される通
常出力となる。

また、入力端子１０に６．５ｖ以上の電圧を人力すると
ツェナ電圧がＯＲ回路２のＢに印加される。

よってＲＳフリップフロップ５はセットされ出力トラン
ジスタＱ１．Ｑ２は共にオフ状態となり再び高インピー
ダンス出力になる。

通常使用する定格電源電圧５ｖ印加時では電源監視回路
１の０２出力しかパルスが発生しない。

入力端子１０　、１１にはツェナ電圧以上の電圧は入力
されないのでＯＲ回路２，１６のＢ、Ｄ入力は低電位と
なる。したがってＲＳフリップフロップ３はリセットさ
れ出力トランジスタは論理信号＠　１４゜１５にて制御
される通常出力となる◇ 次に実際に論理パッケージ基板上のＬＳＩの診断を行な
う場合を第６図により説明する。第３図は高インピーダ
ンス化端子を備えたＬＳＩＸ、Ｙと本生導体集積回路を
備えたマイクロプロセッサＺを論理パッケージ基板上に
実装した時のバス斐続図を示す。まず、電源電圧を６．
５Ｖ印加し、そ。

れから５ｖに低下させる。するとマイクロプロセッサ２
の出力Ｚ１は自動的に高インピーダンスとなる。今、Ｌ
Ｓ　ＩＸの診断を行ないた（・とする。

マイクロプロセッサの出力Ｚ１は高インピーダンスとな
りているのでＬＳＩＹＯ高インピーダンス化端子に信号
を入力し出力Ｙ１を高インピーダンスにするだけでよい
。ＬＳＩＹの診断も同様に行なえる。

次にマイクロプロセッサＺの診断を行ないたい場合は第
１図の入力端子１１に当る人力に６．５ｖ以上の電圧を
人力する。するとマイクロプロセッサＺの出力Ｚ１は通
常論理動作出力となり他のＬＳＩ出力を高インピーダン
ス化端子にて高インピーダンスにすれば診断可能となる
。さらに再び高インピーダンスにして他のＬＳＩを診断
したい時は、第１図の入力端子１０に当る入力に６．５
ｖ以上の電圧を入力すれば再び高インピーダンス出力と
なる０以上のように論理パッケージ基板上のＬＳＩの診
断を簡単にした。

また、通常動作時は定格電源電圧５ｖを印加するのでマ
イクロプロセッサＺの出力Ｚ１は論理動作出力となる。

〔発明の効果〕

本発明によれば、電源電圧投入１時に定格より高い電源
電圧を印加するだけでＬＳＩの出力が高抵抗になるので
同一パス上に接続された他のＬＳＩの診断が容易になる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は本発明の
半導体集積回路への電源電圧投入時の電源電圧と時間の
関係を示す図、第３図は本発明の半導体集積回路を備え
たＬＳＩを論理パッケージ上に実装した時の配線図、第
４図は電源監視回路の詳細図である。 １・・・電源監視回路、２，１６・・・ＯＲ＠路、３・
・・Ｒ５７！ｊツブ７０ｙグ、４，５・ＡＮＤ回路、６
゜７・・・ツェナダイオード、８，９・・・抵抗器、１
０，１１゜・・・入力端子、１２　、１３・・・入力信
号線、１４　、１５・・・論理信号線、Ｑｌ、Ｑ２・・
・ＭＯＳトランジスタ、Ｘ、Ｙ、Ｚ・・・ＬＳＩ、Ｘｌ
　、Ｙｌ　、Ｚｌ・・・出力。 代理人弁理士　小　　川　　勝　　男 Ｓ 第　２　図

Claims (1)

1. 【特許請求の範囲】 １、電源電圧印加時に該電源電圧を定格電位より高い電
   圧にした場合、半導体集積回路の出力をディセーブル状
   態にし、電源電圧印加時に電源電圧を定格電位にした場
   合、半導体集積回路の出力をイネーブル状態にする電源
   監視回路を有することを特徴とする半導体集積回路。 ２、特許請求の範囲第１項記載の半導体集積回路におい
   て、前記電源監視回路は電源電圧が定格電圧より高い電
   圧になったか否かを検出する手段と、高い電圧を検出し
   たときセットされるフリップフロップと、フリップフロ
   ップがセット状態の時出力をディセーブル状態にする手
   段とを有することを特徴とする半導体集積回路。 ３、特許請求の範囲第１項記載の半導体集積回路におい
   て、前記半導体集積回路の任意の入力に接続され論理信
   号電位より高い規定の電圧を検出すると該フリップフロ
   ップをセットする手段と、他の任意の入力に接続され、
   論理信号電位より高い規定の電圧を検出すると該フリッ
   プフロップをリセットする手段を有することを特徴とす
   る半導体集積回路。