KR20000053147A - 가입자 라인 인터패이스 회로를 지닌 장치 - Google Patents

가입자 라인 인터패이스 회로를 지닌 장치 Download PDF

Info

Publication number
KR20000053147A
KR20000053147A KR1019990704081A KR19997004081A KR20000053147A KR 20000053147 A KR20000053147 A KR 20000053147A KR 1019990704081 A KR1019990704081 A KR 1019990704081A KR 19997004081 A KR19997004081 A KR 19997004081A KR 20000053147 A KR20000053147 A KR 20000053147A
Authority
KR
South Korea
Prior art keywords
interface circuit
line
line interface
voltage
output terminal
Prior art date
Application number
KR1019990704081A
Other languages
English (en)
Other versions
KR100356650B1 (ko
Inventor
에릭슨한스
Original Assignee
클라스 노린, 쿨트 헬스트룀
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라스 노린, 쿨트 헬스트룀, 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 클라스 노린, 쿨트 헬스트룀
Publication of KR20000053147A publication Critical patent/KR20000053147A/ko
Application granted granted Critical
Publication of KR100356650B1 publication Critical patent/KR100356650B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H04M3/30—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop
    • H04M3/305—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for subscriber's lines, for the local loop testing of physical copper line parameters, e.g. capacitance or resistance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/738—Interface circuits for coupling substations to external telephone lines
    • H04M1/76—Compensating for differences in line impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/005—Interface circuits for subscriber lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Devices For Supply Of Signal Current (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

제어 프로세서(2)는 라인 인터패이스 회로(1)의 작동모드를 제어하고 라인 인터패이스 회로(1)의 검출 출력 단자(D)를 개재하여 인터패이스 회로(1)에 접속된 라인의 상태를 감지하기 위해 가입자 라인 인터패이스 회로(1)에 접속되어 있다. 제어 프로세서(2)는 제1시점에서 검출 출력 단자(D)가 제1신호상태에 있고, 이 제1시점에서 라인 전압의 측정을 보장하기 위해 라인 인터패이스 회로(1)를 제어하도록 되어 있다. 라인 인터패이스는 제2시점에서, 소정의 방식의 길이가 측정된 라인 전압에 비례하는 시간 간격후에 검출 출력 단자(D)를 제2신호상태로 이동하도록 되어 있고, 제어 프로세서(2)는 라인 인터패이스 회로(1)의 검출 출력 단자(D)가 제1신호상태에서 라인 전압에 대응하는 전압값인 시간 간격을 변환하도록 되어 있다.

Description

가입자 라인 인터패이스 회로를 지닌 장치{ARRANGEMENT IN A SUBSCRIBER LINE INTERFACE CIRCUIT}
라인 인터패이스 회로는 라인 인터패이스 기판상에 마련되어 있고, 라인 인터패이스 기판상의 제어 프로세서에 의해 제어되고, 이 제어 프로세서는 다수의 라인 인터패이스 회로에 공통이다.
라인상의 라인 저항 의존 감쇠를 보상할 수 있도록, 제어 프로세서는 각각의 라인 인터패이스 회로에 접속된 라인의 저항에 관한 정보를 필요로 한다. 인터패이스 회로의 전류특성과 전원이 알려질때, 저항에 관한 정보를 얻는 방법은 라인 전압을 산출하는 단계와 측정된 라인 전압으로부터의 라인 저항을 산출하는 단계를 포함한다.
라인 전압 정보를 제어 프로세서에 전달하기 위해, 외부 아날로그/디지털 변환기 또는 내부 아날로그/디지털 변환기가 라인 인터패이스 회로에 오늘날 이용된다.
외부 아날로그/디지털 변환기의 경우에, 분리 출력단자는 라인 전압에 비례하는 출력전압을 출력하기 위해 인터패이스 회로에 필요하다.
라인 인터패이스 회로에서 내부 아날로그/디지털 변환기의 경우에, 하나이상의 분리 출력단자는 제어 프로세서와 통신하기 위해 라인 인터패이스 회로상에 필요하다.
본 발명은 라인 인터패이스 회로에 접속된 전화선을 통한 전압을 측정하는 장치에 관한 것이다.
단일 도면은 라인 인터패이스 회로에 접속된 라인을 통한 전압을 측정하는 본 발명의 장치의 실시예를 도시한다.
이하 첨부한 도면을 참고로 하면서 본 발명을 상세히 설명한다.
하나의 도면은 디지털 인터패이스(3)를 개재하여 라인 회로(1)의 작동모드를 제어하기 위한 라인 인터패이스 회로(1)와 제어 프로세서(2)를 개략적으로 도시한다.
인터패이스(3)는 라인 인터패이스 회로(1)에 접속된 라인(도시되지 않음) 양단간을 전압을 측정하기 위한 라인 인터패이스 회로(1)를 제어하는 두개의 제어 출력 단자(S1, S2)를 가진다.
제어 출력 단자(S1)는 하부위치와 상부위치 사이로 스위치를 스위칭하기 위한 스위치(4)에 연결되어 있다. 일반적으로, 스위치(4)는 블록(6)형식으로 도시된 라인 인터패이스 회로(1)의 일반적인 검출기로부터 반전 검출 출력 증폭기(5)의 검출 출력 단자(D)를 개재하여 제어 프로세서(2)에 신호를 전달하기 위해 하부위치에 위치한다. 본 발명을 수행하는데 관련이 없는 이들 검출기는 선행기술에 공지되어 있기 때문에, 이에 관해서는 설명하지 않는다.
라인 전압이 본 발명에 따라 측정될 때, 스위치(4)는 인터패이스(3)의 제어 출력 단자(S1)가 상세히 후술되어 있듯이, 제어 프로세서(2)에 의해 활성화된다(고신호레벨로 된다).
도시된 실시예에서, 인터패이스(3)의 제어 출력 단자(S2)는 트렌지스터(Q1)의 베이스에 접속되어 있고, 이 트렌지스터의 컬렉터는 한편으로는, 트렌지스터(Q6)에 접속되어 있고 한편으로는 케소우드가 전원(VBB)에 접속된 다이오드(D1)의 에노드에 접속되어 있다. 트렌지스터(Q1)의 에미터는 컬렉터가 상호 접속 노우드(A)에 접속된 트렌지스터(Q2)의 에미터에 상호 접속되어 있다.
캐패시터(C1)는 노우드(A)와 접지 사이에 접속되어 있다. 노우드(A)는 또한, 트렌지스터(Q3)의 베이스에 접속되어 있고, 이 트렌지스터의 베이스는 전위가 도시되지 않은 전화선의 두개의 와이어중 하나에 대한 전위를 감지하도록 되어 있고, 이 전위는 팁와이어 접속단자(7)를 개재하여 접지, 일반적으로는 a-와이어 또는 팁와이어에 가장 근접하도록 되어 있다.
트렌지스터(Q3)의 컬렉터는 한편으로는 캐소우드가 전원(VBB)에 접속된 다이오드(D2)의 애노드에 접속된 트렌지스터(Q4)의 베이스에 접속되어 있다. 한편으로는 에미터가 전원(VBB)에 접속되고, 컬렉터가 다중 컬렉터 트렌지스터(Q5)의 베이스와 하나의 컬렉터 사이의 상호 접속점에 접속되어 있다. 트렌지스터(Q5)의 제2컬렉터가 한편으로는, 저항(R1)을 개재하여 접지에 접속되어 있고, 또 한편으로는 스위치(4)의 상부극에 접속되어 있다. 트렌지스터(Q5)의 에미터는 전원(VCC)에 접속되어 있다.
또한, 전류발생기(I1)가 전원(VCC)과 트렌지스터(Q1)와 (Q2)의 에미터 사이의 상호 접속점 사이에 접속되어 있다.
노우드(A)는 애노드가 제2와이어, 즉 링와이어 접속단자(8)를 개재하여 라인 인터패이스 회로(1)에 접속된 라인(도시하지 않음)의 통상적으로 b-와이어 또는 링와이어에 대한 전압을 감지하도록 된 다이오드(D3)의 캐소우드에 접속되어 있다. b-와이어(도시하지 않음)는 전위가 전원(VBB)에 가장 근접하도록 된 와이어이다.
마지막으로, 노우드(A)는 에미터가 전원(VBB)에 접속되고, 베이스가 위에서 설명했듯이 트렌지스터(Q1)의 컬렉터와 다이오드(D1)의 애노드 사이의 상호 접속점에 접속되어 있다.
트렌지스터(Q2)의 베이스가 DC소오스(9)에 접속되어 있다.
일반적으로, 트렌지스터(Q1)의 베이스는 트렌지스터(Q2)의 베이스에서의 신호레벨보다 낮은 신호레벨로 있다, 즉 트렌지스터(Q1)가 전도하는 동안, 트렌지스터(Q1)는 차단된다. 따라서, 전류발생기(I1)로부터의 전류는 트렌지스터(Q1)와 다이오드(D1)를 통해 통상적으로 흐른다. 이 전류는 트렌지스터(Q6)에 미로(mirror)되어 있고, 노우드(A)에 있어서의 전압이 링와이어(도시하지 않음)의 전압, 즉 링와이어 접속단자(8)의 전압이하로 다이오드(D3)의 다이오드 전압강하되는 방식으로 다이오드(D3)에 흡인된다.
따라서, 캐패시터(C1)는 통상적으로 이 전압으로 충전된다.
접속단자(7, 8)에 접속된 라인(도시되지 않음)을 통한 라인 전압을 측정하기위해, 제어 프로세서(2)가 인터패이스(3)의 제어 출력 단자(S2)를 개재하여 트렌지스터(Q1)의 베이스에 DC소오스(9)가 트렌지스터(Q2)의 베이스에 인가되는 신호레벨과 비교하여 높은 신호레벨이 인가된다.
이 시점은 측정의 시동점으로 제어 프로세서(2)에 의해 등록됨과 동시에, 제어 출력 단자(S1)가 작동하여, 스위치(4)를 도면에 도시된 위치로 이동함으로써, 증폭기(5)의 입력단자가 저항(R1)을 개재하여 접지된다. 따라서, 증폭기(5)의 출력단자상의 신호레벨이 낮게 될 것이다. 증폭기(5)가 반전되기 때문에, 신호레벨이 단자(D)의 신호레벨이 전의 신호레벨에 무관하게 높게 되는 것을 보장한 출력단자(D)에서 높다.
트렌지스터(Q1)의 베이스상의 신호레벨이 트렌지스터(Q2)의 베이스에 대한 신호레벨보다 높기 때문에, 트렌지스터(Q1)가 차단되는 반면, 트렌지스터(Q2)가 전도된다. 전류발생기(I1)로부터의 전류가 대신 트렌지스터(Q2)를 통해 흐르고, 캐패시터(C1)를 재충전하기 위해 기동한다.
캐패시터(C1)를 통한 전압, 즉, 노우드(A)에 있어서의 전압이 트렌지스터(Q3)의 베이스에 대한 전압, 즉, 트렌지스터(Q3)가 전도를 개시하는 팁와이어 접속단자(7)상의 전압에 대한 값에 도달할 때, 전류발생기(I1)로부터의 전류가 트렌지스터(Q3)와 다이오드(D2)를 통해 흐른다. 이 전류가 트렌지스터(Q4)의 컬렉터에 미로된다. 트렌지스터(Q4)의 컬렉터 전류는 트렌지스터(Q5)의 베이스와 상호 접속된 컬렉터로부터 공급되고 다중 컬렉터 트렌지스터(Q5)의 제2컬렉터에 미로되어 있어서, 전류가 저항(R1)을 통해 흐르고 이 저항을 통해 전압을 발생한다. 저항(R1)을 통한 전압이 신호레벨이 증폭기(5)의 출력에서 낮게 되도록 하는 증폭기(5)의 입력단자에 도시된 위치에 스위치(4)를 개재하여 접속되어 있다. 출력단자(D)상의 신호 레벨이 낮아짐으로써 측정의 시종점으로 제어 프로세서(2)에 의해 등록되어 있다.
따라서, 캐패시터(C1)를 재충전하기 위해 시간에 대응하는 시간 간격이 소요되는 라인 인터패이스 회로(1)의 검출 신호 단자(D)가 낮게 된다. 이 시간 간격동안, 캐패시터(C1)가 팁 및 링 와이어 접속단자(7, 8)에 접속된 라인(도시하지 않음)을 통한 전압에 비례하는 전압으로 재충전된다.
제어 프로세서(2)는 길이가 라인 전압에 비례하는 시간간격을 측정하도록 되어 있다. 이 산출된 전압값을 기반으로, 제어 프로세서(2)는 라인 인터패이스 회로의 전류 특성과 전원이 알려졌기 때문에, 라인신호를 산출하도록 되어 있다. 이 라인 전류로부터, 제어 프로세서는 라인저항을 산출하도록 되어 있다.
본 발명의 목적은 라인 전압 측정용 장치에 의해 외부 부품 또는 외부 출력 단말을 필요로 하지 않는 라인 저항 산출에 관한 것이다.
이는 본 발명에 따라 라인 전압의 측정을 개시하도록 라인 인터패이스 회로가 제어되는 동일한 시간에 제1시점에서 제1신호상태에서의 제1신호상태에 대한 라인 인터패이스 회로의 검출 출력 단자를 제어한다. 시간 길이가 측정된 라인 전압에 비례하는 시간 간격후, 라인 인터패이스 회로의 검출 출력 단자가 제2신호로 제어된다. 제어 프로세서는 라인 인터패이스 회로의 검출 출력 단자가 제1신호상태인 시간간격을 측정된 라인 전압에 대응하는 전압값으로 변환하도록 되어 있다. 인터패이스 회로의 정전류와 전원은 공지되어 있기 때문에, 제어 프로세서는 이 전압값을 기반으로 라인전류를 산출할 수 있기 때문에, 라인 저항을 또한 산출할 수 있다.
따라서, 외부소자 또는 어떠한 출력단자없이 측정으로 수행될 수 있다. 즉, 어떠한 외부 배선도 라인 인터패이스 기판에 필요하지 않다.

Claims (2)

  1. 한편으로는 제어 프로세서(2)가 라인 인터패이스 회로(1)의 작동모드를 제어하도록 되어 있고, 또 한편으로는 라인 인터패이스 회로(1)의 검출 출력 단자(D)를 개재하여 라인 인터패이스 회로(1)에 접속된 라인의 상태를 감지하도록 되어 있는 라인 인터패이스 회로(1)의 장치에 있어서,
    제1시점에서 검출 출력 단자(D)가 제1신호상태에 있고, 이 제1시점에서 라인 전압의 측정을 개시하는 것을 보장하기 위해 라인 인터패이스 회로(1)를 제어하도록 되어 있으며,
    라인 인터패이스 회로(1)는 제2시점에서, 검출 출력 단자(D)를 소정의 방식의 길이가 측정된 라인 전압에 비례하는 시간 간격뒤에 검출 출력 단자(D)를 제2신호상태로 이동하도록 되어 있고,
    제어 프로세서(2)는 라인 인터패이스 회로(1)의 검출 출력 단자(D)가 제1신호 상태인 시간 간격을 이 라인 전압에 대응하는 전압값으로 변환하도록 되어 있는 것을 특징으로 하는 인터패이스 회로장치.
  2. 제1항에 있어서, 제어 프로세서(2)는 라인 전압에 대응하는 전압값으로부터의 라인 저항을 산출하도록 된 것을 특징으로 하는 인터패이스 회로장치.
KR1019997004081A 1996-11-08 1997-11-06 가입자 라인 인터페이스 회로의 장치 KR100356650B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9604099-3 1996-11-08
SE9604099A SE507739C2 (sv) 1996-11-08 1996-11-08 Anordning vid en linjekrets för mätning av linjespänning

Publications (2)

Publication Number Publication Date
KR20000053147A true KR20000053147A (ko) 2000-08-25
KR100356650B1 KR100356650B1 (ko) 2002-10-18

Family

ID=20404544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997004081A KR100356650B1 (ko) 1996-11-08 1997-11-06 가입자 라인 인터페이스 회로의 장치

Country Status (11)

Country Link
US (1) US6263076B1 (ko)
EP (1) EP0928533B1 (ko)
JP (1) JP2001504301A (ko)
KR (1) KR100356650B1 (ko)
CN (1) CN1160926C (ko)
AU (1) AU4974597A (ko)
CA (1) CA2271108A1 (ko)
DE (1) DE69730610T2 (ko)
SE (1) SE507739C2 (ko)
TW (1) TW362310B (ko)
WO (1) WO1998021868A2 (ko)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004102A (en) 1975-08-08 1977-01-18 Bell Telephone Laboratories, Incorporated Automatic impedance modification of transmission lines
US4015091A (en) * 1975-12-05 1977-03-29 Bell Telephone Laboratories, Incorporated Telephone ringing generators
US4056693A (en) * 1975-12-05 1977-11-01 Bell Telephone Laboratories, Incorporated Voltage and current controlled converter for telephone ringing
US4025729A (en) * 1975-12-05 1977-05-24 Bell Telephone Laboratories, Incorporated Telephone ringing control circuits
US4048551A (en) * 1975-12-05 1977-09-13 Bell Telephone Laboratories, Incorporated Battery charging circuit
US4947427A (en) * 1987-05-15 1990-08-07 Northern Telecom Limited Protection arrangement for a telephone subscriber line interface circuit
US4894860A (en) * 1988-06-07 1990-01-16 Tie/Communications, Inc. Trunk interface circuitry for telephone systems
JPH02161858A (ja) 1988-12-14 1990-06-21 Ricoh Co Ltd 回線電流値計測回路および測音防止回路
ATE103450T1 (de) 1990-01-29 1994-04-15 Siemens Ag Verfahren und anordnung zur bildung des leitungsabschlusses einer telefonleitung.
SE465799B (sv) * 1990-03-15 1991-10-28 Ericsson Telefon Ab L M Anordning foer reducerad effektmatning till en abonnentlinje
US5661794A (en) * 1992-04-16 1997-08-26 Northern Telecom Limited Telephone line interface circuit with voltage control
US5193108A (en) * 1991-10-04 1993-03-09 Leviton Manufacturing Co., Inc. Portable telecommunications test instrument with inductive probe circuit
JPH05176354A (ja) * 1991-12-20 1993-07-13 Fujitsu Ltd 加入者インタフェース回路
GB9213992D0 (en) * 1992-07-01 1992-08-12 Raychem Ltd Remotely actuated switch and protection circuit
GB9218134D0 (en) * 1992-08-26 1992-10-14 Raychem Sa Nv Communication channel switching arrangement
US5388153A (en) * 1993-03-26 1995-02-07 At&T Corp. Apparatus and method for detecting telephone line status
US5440610A (en) * 1993-04-14 1995-08-08 Harris Corporation Mechanism for controlling operation of telephone metallic loop measurement device in dependence upon rate of settling of telephone line voltage
ATE166197T1 (de) * 1993-07-29 1998-05-15 St Microelectronics Srl Integrierte teilnehmerleitungsschnittstellenschaltung mit langsamem polaritätsumschalter
US5422939A (en) * 1993-08-05 1995-06-06 Schlumberger Industries, Inc. Parallel off-hook detection for both line-available and phone pick-up detection
GB2289188B (en) * 1994-04-26 1998-09-09 Motorola Inc Telephone line interface cicuit
US5553138A (en) * 1994-05-13 1996-09-03 Compaq Computer Corporation Telephone line sourced power supply
US5771285A (en) * 1996-02-07 1998-06-23 Lucent Technologies Circuit and method for detecting telephone line status and telephone instrument embodying the same

Also Published As

Publication number Publication date
EP0928533B1 (en) 2004-09-08
US6263076B1 (en) 2001-07-17
CN1235726A (zh) 1999-11-17
SE9604099L (sv) 1998-05-09
SE507739C2 (sv) 1998-07-06
CN1160926C (zh) 2004-08-04
AU4974597A (en) 1998-06-03
EP0928533A2 (en) 1999-07-14
WO1998021868A3 (en) 1998-07-16
TW362310B (en) 1999-06-21
SE9604099D0 (sv) 1996-11-08
WO1998021868A2 (en) 1998-05-22
JP2001504301A (ja) 2001-03-27
CA2271108A1 (en) 1998-05-22
DE69730610T2 (de) 2005-09-15
KR100356650B1 (ko) 2002-10-18
DE69730610D1 (de) 2004-10-14

Similar Documents

Publication Publication Date Title
US5081379A (en) Current-sensing circuit for an ic power semiconductor device
US4612453A (en) Integrated circuit device having a circuit means for detecting a disconnection of input signal line
US6500317B1 (en) Plating apparatus for detecting the conductivity between plating contacts on a substrate
JPH04296999A (ja) ２線式電圧調整形検出回路
WO1997002523A1 (en) Pulse generator
KR100356650B1 (ko) 가입자 라인 인터페이스 회로의 장치
US4220905A (en) Battery charger
JPH09236639A (ja) 計測器用高速応答電源
US4140914A (en) Isolated signal conditioner
CA2271113A1 (en) Arrangement for protecting the output transistors in a power amplifier
KR100250133B1 (ko) 와이어 끊어짐 검출 장치
US3935385A (en) Multiplex circuit
KR100378515B1 (ko) 설정값으로부터의 세로신호성분의 편차를 결정하는 방법 및 장치
JP2866655B2 (ja) カソード電流安定化回路
SU1453504A1 (ru) Устройство дл контрол исправности блока релейной защиты
JP2545131B2 (ja) 直流電源回路
KR200152387Y1 (ko) 클램프신호를 이용한 모니터의 화면 안정화 회로
US20060125323A1 (en) Passive infrared switch
KR920007426B1 (ko) Ccd 카메라에 채용된 브라운관의 수직면 검출수단
KR100562412B1 (ko) 와이어 본딩 상태를 모니터링하는 회로
JP2001125651A (ja) 電流制限回路
JPH0424710A (ja) 定電圧回路
JPH0377950B2 (ko)
EP1222803A1 (en) An arrangement in a subscriber line interface circuit
JPS60177275A (ja) 配線導通試験回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060929

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee