JP2001358425A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JP2001358425A JP2001358425A JP2000174697A JP2000174697A JP2001358425A JP 2001358425 A JP2001358425 A JP 2001358425A JP 2000174697 A JP2000174697 A JP 2000174697A JP 2000174697 A JP2000174697 A JP 2000174697A JP 2001358425 A JP2001358425 A JP 2001358425A
- Authority
- JP
- Japan
- Prior art keywords
- child
- board
- substrate
- parent
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】親基板に収容される子基板という構図におい
て、親基板に子基板を収容した際の基板の厚みを厚くす
ることなく、子基板の部品実装密度をあげる。 【解決手段】親基板２には、バックボードと接続用のバ
ックボードコネクタ５と、子基板３との接続を行う子基
板収容コネクタ６と、子基板を収容するためのガイドレ
ール８とを備え、子基板毎に、子基板が親基板２との重
複する面の一部を、親基板２がコの字型となるようにき
りかいたきりかき部４からなっている。そのため、親基
板との重なる面が減ったことにより、子基板へ実装する
部品の選択肢が増し、また、より多くの部品を実装する
ことが可能となる。
て、親基板に子基板を収容した際の基板の厚みを厚くす
ることなく、子基板の部品実装密度をあげる。 【解決手段】親基板２には、バックボードと接続用のバ
ックボードコネクタ５と、子基板３との接続を行う子基
板収容コネクタ６と、子基板を収容するためのガイドレ
ール８とを備え、子基板毎に、子基板が親基板２との重
複する面の一部を、親基板２がコの字型となるようにき
りかいたきりかき部４からなっている。そのため、親基
板との重なる面が減ったことにより、子基板へ実装する
部品の選択肢が増し、また、より多くの部品を実装する
ことが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、バックボードを有
し、バックボードに集合的にプリント基板を複数枚収容
する装置において、当該プリント基板への搭載部品を高
密度で実装可能としたプリント基板に関するものであ
る。
し、バックボードに集合的にプリント基板を複数枚収容
する装置において、当該プリント基板への搭載部品を高
密度で実装可能としたプリント基板に関するものであ
る。
【０００２】
【従来の技術】バックボードに親基板であるプリント基
板を実装し、さらに親基板に子基板であるプリント基板
を重ね合わせて１枚以上実装する場合であって、親基板
と子基板の基板間隔を十分にとらない場合、子基板と親
基板が相対する面への部品実装が困難になっていた。
板を実装し、さらに親基板に子基板であるプリント基板
を重ね合わせて１枚以上実装する場合であって、親基板
と子基板の基板間隔を十分にとらない場合、子基板と親
基板が相対する面への部品実装が困難になっていた。
【０００３】また、親基板と子基板の間隔を十分にとっ
た場合には、子基板と親基板が相対する面への部品実装
が可能にはなるが、親基板に子基板を収容した際のプリ
ント基板に厚みが生じ、バックボードへ収容枚数が制限
される要因となっていた。
た場合には、子基板と親基板が相対する面への部品実装
が可能にはなるが、親基板に子基板を収容した際のプリ
ント基板に厚みが生じ、バックボードへ収容枚数が制限
される要因となっていた。
【０００４】
【発明が解決しようとする課題】このように、従来の技
術では、親基板に子基板を収容する構成において、親基
板および子基板の部品実装に制約が発生したり、親基板
と子基板の基板間の距離を部品実装可能なものにせざる
おえなかった。
術では、親基板に子基板を収容する構成において、親基
板および子基板の部品実装に制約が発生したり、親基板
と子基板の基板間の距離を部品実装可能なものにせざる
おえなかった。
【０００５】そこで、本発明では親基板に子基板を重ね
合わせて収容した際のプリント基板に厚みが生じさせず
に、子基板の両面に所定の部品高の部品を実装可能とす
るプリント基板を提供することを目的とする。
合わせて収容した際のプリント基板に厚みが生じさせず
に、子基板の両面に所定の部品高の部品を実装可能とす
るプリント基板を提供することを目的とする。
【０００６】
【課題を解決するための手段】表面に他のプリント基板
を収容する為のガイドレールを少なくとも２つ備え、前
記ガイドレール間の一部を切り欠いたことを特徴とす
る。
を収容する為のガイドレールを少なくとも２つ備え、前
記ガイドレール間の一部を切り欠いたことを特徴とす
る。
【０００７】
【発明の実施の形態】図１は、バックボード１を有し、
バックボード１に集合的にプリント基板２（以降、親基
板という）を複数枚収容する装置における、バックボー
ド１と親基板２の配置を示した図である。図１は、親基
板２に実装されているバックボードコネクタ５により、
バックボード１と垂直に収容される親基板２を示し、親
基板２はバックボード１に図示するごとく所定の間隔を
経て、複数枚搭載されている。
バックボード１に集合的にプリント基板２（以降、親基
板という）を複数枚収容する装置における、バックボー
ド１と親基板２の配置を示した図である。図１は、親基
板２に実装されているバックボードコネクタ５により、
バックボード１と垂直に収容される親基板２を示し、親
基板２はバックボード１に図示するごとく所定の間隔を
経て、複数枚搭載されている。
【０００８】図２は、前記親基板２に、親基板２よりサ
イズの小さいプリント基板３（以降、子基板という）を
２枚収容した場合の図である。親基板２に子基板３を収
容する挿入方向は、バックボード１に親基板２を収容す
る際に力をかける方向と同じ方向が望ましい。
イズの小さいプリント基板３（以降、子基板という）を
２枚収容した場合の図である。親基板２に子基板３を収
容する挿入方向は、バックボード１に親基板２を収容す
る際に力をかける方向と同じ方向が望ましい。
【０００９】図３は、親基板２の外観図である。親基板
２には、バックボードと接続用のバックボードコネクタ
５と、子基板３との接続を行う子基板収容コネクタ６
と、子基板３を収容するためのガイドレール８とを備
え、子基板３毎に、子基板３が親基板２との重複する面
の一部を、親基板２がコの字型となるようにきりかいた
きりかき部４からなっている。
２には、バックボードと接続用のバックボードコネクタ
５と、子基板３との接続を行う子基板収容コネクタ６
と、子基板３を収容するためのガイドレール８とを備
え、子基板３毎に、子基板３が親基板２との重複する面
の一部を、親基板２がコの字型となるようにきりかいた
きりかき部４からなっている。
【００１０】また、本実施の形態においては、きりかき
部４をコの字型にしているが、きりかき部４を三角形に
しても、アルファベットのＯの字にくり貫いた場合であ
っても、親基板２に子基板３を搭載する際に、歪んだ
り、たわんだりしない強度が得られれば、形状にはこだ
わらない。
部４をコの字型にしているが、きりかき部４を三角形に
しても、アルファベットのＯの字にくり貫いた場合であ
っても、親基板２に子基板３を搭載する際に、歪んだ
り、たわんだりしない強度が得られれば、形状にはこだ
わらない。
【００１１】本発明でいうところのきりかき部４とは、
子基板３の親基板２と相対する面に実装される部品が、
突出可能となる部位を示す。
子基板３の親基板２と相対する面に実装される部品が、
突出可能となる部位を示す。
【００１２】図４は、図３のＡ部とＡ’部の断面図を示
す。断面図は、きりかき部４により、親基板２の一部が
欠落している状態となっている。
す。断面図は、きりかき部４により、親基板２の一部が
欠落している状態となっている。
【００１３】図５は、親基板２に子基板３を搭載した場
合の外観図である。子基板３は、親基板２の子基板収容
コネクタ６と接続される子基板コネクタ７と、親基板２
と相対しない面に実装部品１０と、親基板２と相対する
面には、図６にて図示する実装部品１１を搭載してい
る。
合の外観図である。子基板３は、親基板２の子基板収容
コネクタ６と接続される子基板コネクタ７と、親基板２
と相対しない面に実装部品１０と、親基板２と相対する
面には、図６にて図示する実装部品１１を搭載してい
る。
【００１４】親基板２のガイドレール８に沿って子基板
３が挿入され、親基板２の子基板収容コネクタ６と子基
板３の子基板コネクタ７が接続され、親基板２に子基板
３が搭載された状態となる。
３が挿入され、親基板２の子基板収容コネクタ６と子基
板３の子基板コネクタ７が接続され、親基板２に子基板
３が搭載された状態となる。
【００１５】図６は、図５のＢ部とＢ’部の断面図を示
す。前記きりかき部４から子基板３の親基板２と相対す
る面に実装されている実装部品１１が突出している。
す。前記きりかき部４から子基板３の親基板２と相対す
る面に実装されている実装部品１１が突出している。
【００１６】
【発明の効果】本発明によれば、子基板３と親基板２と
の重複する面であるところの親基板２の部位の一部をき
りかいたことで、子基板３へ実装する部品の選択肢が増
し、より多くの部品を実装することが可能となる。
の重複する面であるところの親基板２の部位の一部をき
りかいたことで、子基板３へ実装する部品の選択肢が増
し、より多くの部品を実装することが可能となる。
【００１７】また、親基板２と子基板３との基板間隔を
極力小さくでき、親基板２に子基板３を重ねて収容した
際の仕上がり基板厚も薄くなるため、バックボード１に
より多くの親基板２を収容可能となる。
極力小さくでき、親基板２に子基板３を重ねて収容した
際の仕上がり基板厚も薄くなるため、バックボード１に
より多くの親基板２を収容可能となる。
【００１８】さらに、きりかき部４の存在によって、放
熱用の熱を逃す通路が確保でき子基板３に発熱部品の搭
載も可能となる。
熱用の熱を逃す通路が確保でき子基板３に発熱部品の搭
載も可能となる。
【図１】バックボードに集合的に親基板を収容した図で
ある。
ある。
【図２】親基板に、子基板を収容した図である。
【図３】親基板の外観図である。
【図４】親基板の断面図である。
【図５】親基板に子基板を搭載した場合の外観図であ
る。
る。
【図６】親基板に子基板を搭載した状態の断面図であ
る。
る。
１・・・・ バックボード ２・・・・ 親基板 ３・・・・ 子基板 ４・・・・ きりかき部 ５・・・・ バックボードコネクタ ６・・・・ 子基板収容コネクタ ７・・・・ 子基板コネクタ ８・・・・ ガイドレール
Claims (1)
- 【請求項１】表面に他のプリント基板を収容する為のガ
イドレールを少なくとも２つ備え、前記ガイドレール間
の一部を切り欠いたことを特徴とするプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000174697A JP2001358425A (ja) | 2000-06-12 | 2000-06-12 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000174697A JP2001358425A (ja) | 2000-06-12 | 2000-06-12 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358425A true JP2001358425A (ja) | 2001-12-26 |
Family
ID=18676684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000174697A Pending JP2001358425A (ja) | 2000-06-12 | 2000-06-12 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003344496A (ja) * | 2002-05-27 | 2003-12-03 | Ando Electric Co Ltd | 半導体試験装置及び不良解析メモリの搭載方法 |
-
2000
- 2000-06-12 JP JP2000174697A patent/JP2001358425A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003344496A (ja) * | 2002-05-27 | 2003-12-03 | Ando Electric Co Ltd | 半導体試験装置及び不良解析メモリの搭載方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4776483B2 (ja) | コネクタ実装構造 | |
| JP2003229223A (ja) | Ｃｐｕソケットの取外装置 | |
| JP2004235142A (ja) | カードエッジコネクタ用ラッチ | |
| JP2001358425A (ja) | プリント基板 | |
| JP2000261166A (ja) | 制御機器の基板保持装置 | |
| JP2001332830A (ja) | ハイブリッドｉｃ及び電子回路板ユニット | |
| KR102504222B1 (ko) | Imt와 smt가 겸용 가능한 커넥터 | |
| US8300417B2 (en) | Apparatus for adapting mezzanine cards | |
| JP2682583B2 (ja) | 半導体記憶装置の薄形実装装置 | |
| JPH10162886A (ja) | 電気コネクタ | |
| JPH0644144Y2 (ja) | 電子装置におけるプリント基板の実装機構 | |
| JP2005109341A (ja) | ラックシステム | |
| JP2004311956A (ja) | 電子ユニットを接続するための装置 | |
| JPS5922399A (ja) | プリント基板収納装置 | |
| JP4229090B2 (ja) | 実装構造、プラグインスティック及びプラグインユニット | |
| JP4056228B2 (ja) | プラグインスティック収容装置 | |
| JP2549644Y2 (ja) | 電気コネクタ | |
| JP2530991Y2 (ja) | プリント基板のシャーシへの固定構造 | |
| JP2003283060A (ja) | 差込側コネクタ半体搭載カードパッケージ | |
| JPH01125998A (ja) | 接続方法およびそこで使用するモジュール | |
| JPH11346041A (ja) | 組基板及び電子機器 | |
| JP2007123653A (ja) | プリント基板保持機構 | |
| JPH09148700A (ja) | プリント基板の実装構造 | |
| JP5946339B2 (ja) | ノイズフィルタ | |
| JPH07211411A (ja) | 電気コネクタ |