JP2001352122A - レーザダイオード故障検出回路 - Google Patents
レーザダイオード故障検出回路Info
- Publication number
- JP2001352122A JP2001352122A JP2000174250A JP2000174250A JP2001352122A JP 2001352122 A JP2001352122 A JP 2001352122A JP 2000174250 A JP2000174250 A JP 2000174250A JP 2000174250 A JP2000174250 A JP 2000174250A JP 2001352122 A JP2001352122 A JP 2001352122A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- laser diode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Optical Communication System (AREA)
Abstract
ダイオード(LD)の故障状態を検出する回路では、L
Dが一度発光するとCELL信号入力端子がローレベル
に変化しない限り、故障検出回路出力端子の論理が変化
しない。このため、バースト信号の途中でLDが故障し
ても非発光状態を検出できないという欠点がある。 【解決手段】レーザダイオード1の光信号とレーザダイ
オードの駆動電流を使用しこれらからの論理を検出する
ことで、バースト信号内でレーザダイオードの故障を検
出することができる。そして、バースト信号内でレーザ
ダイオード光信号の非発光状態が一定時間続く場合があ
っても故障の誤検出をすることはない。
Description
信号に変換して送信する光送信器におけるレーザダイオ
ードの故障状態を検出する回路に関する。
る光送信器において、発光源であるレーザダイオードの
故障検出を行う機能を装備することは装置並びにシステ
ムの運用上極めて重要である。このレーザダイオードの
故障状態を検出する回路の従来例として、図5に一例と
して特願平11−007005に開示されている回路を
示す。その構成は、レーザダイオード1の発光状態を検
出するために、レーザダイオード1の光信号4をフォト
ダイオード5で受光し、フォトダイオード5の電流信号
出力をI/V変換回路6で電流電圧変換を行い、コンパ
レータ8で基準電圧源7と比較してDFF回路15のク
ロックへ入力している。DFF回路15のデータ入力を
常時ハイレベルにし、DFF回路15のリセット端子
へ、バースト信号の開始の前に立ち上がり、バースト信
号の終了後に立ち下がる関係にあるバースト信号と同期
した信号のセル(CELL)信号を、CELL信号入力
端子9からインバータ16を介して入力している。レー
ザダイオード1の発光状態を示す出力信号は出力端子1
8から出力される。図6にこの回路の動作を表すタイム
チャートを示す。この従来の回路ではレーザダイオード
1が一度発光するとCELL信号入力端子9がローレベ
ルに変化しない限り、出力端子18の論理が変化しな
い。そのため、バースト信号の途中でレーザダイオード
1が故障しても非発光状態を検出できないため、正常な
通信が行われないという欠点がある。
技術の欠点に鑑みてなされたものであって、発明の目的
とするところは、バースト信号を光信号に変換して送信
する光送信器におけるレーザダイオードの故障状態を検
出する回路において、バースト信号内であってもレーザ
ダイオードの故障を検出することができ、尚かつ、レー
ザダイオードの故障では無く、単にバースト信号内でレ
ーザダイオード光信号の非発光状態が一定時間続くよう
な信号波形の場合であっても、ディジタル的に検出出力
を保持し、CELL信号によりこの保持を解除すること
によって、故障であると誤検出するのを防ぐことができ
るレーザダイオードの故障検出回路を提供することにあ
る。
る発明のレーザダイオード故障検出回路は、バースト信
号によって駆動されるレーザダイオードの故障状態を検
出する回路であって、前記レーザダイオードの発光を光
電変換した信号から第1の発光信号を生成する手段と、
前記レーザダイオードの前記駆動電流と前記レーザダイ
オードの発光を光電変換した信号とから第2の発光信号
を生成する手段と、前記レーザダイオードを駆動する前
記バースト信号の開始直前に立ち上がり、前記バースト
信号の終了直後に立ち下がるセル信号に同期してセット
及びリセットの状態を遷移し、前記セット期間中に前記
第1の発光信号の開始に同期して前記レーザダイオード
の発光状態を表す所定の出力状態を保持し、前記第2の
発光信号の開始に同期して前記出力状態を解除する信号
保持手段、を備えることを特徴とする。また、本発明の
請求項2に係わる発明のレーザダイオード故障検出回路
は、前記請求項1に係わる発明記載の前記信号保持手段
が、前記セル信号を反転した信号をリセット入力とし、
前記第2の発光信号をクロック入力とし、データ入力を
常時ハイレベルとする第1のディレイ・フリップ・フロ
ップ(DFF)回路と、前記セル信号を反転した信号と
前記第1のDFF回路の出力とを入力とする論理和(O
R)回路と、前記論理和回路の出力をリセット入力と
し、前記第1の発光信号をクロック入力とし、データ入
力を常時ハイレベルとする第2のDFF回路、を備える
ことを特徴とする。また、本発明の請求項3に係わる発
明のレーザダイオード故障検出回路は、前記請求項1に
係わる発明記載の前記信号保持手段が、前記セル信号を
反転した信号と前記第2の発光信号を反転した信号とを
入力とする第1のNOR回路と、前記セル信号を反転し
た信号と前記第1のNOR回路の出力とを入力とする第
1のセット・リセット・フリップ・フロップ(RSF
F)回路と、前記セル信号を反転した信号と前記第1の
RSFF回路の出力とを入力とするOR回路と、前記O
R回路の出力と前記第1の発光信号を反転した信号とを
入力とする第2のNOR回路と、前記OR回路の出力と
前記第2のNOR回路の出力とを入力とする第2のRS
FF、を備えることを特徴とする。また、本発明の請求
項4に係わる発明のレーザダイオード故障検出回路は、
前記請求項1に係わる発明記載の前記第1の発光信号を
生成する手段が、前記光電変換した電流を電圧に変換す
る電流−電圧(I/V)変換回路と、前記I/V変換回
路出力電圧を所定の基準電圧と比較し前記I/V変換回
路出力電圧が前記基準電圧を超えたときに出力する電圧
比較回路、を備えることを特徴とする。また、本発明の
請求項5に係わる発明のレーザダイオード故障検出回路
は、前記請求項1に係わる発明記載の前記第2の発光信
号を生成する手段が、前記レーザダイオードの駆動電流
を電圧に変換した駆動電圧を所定の基準電圧と比較し前
記駆動電圧が前記基準電圧を超えたときに出力する電圧
比較回路と、前記電圧比較回路の出力と前記請求項4記
載の前記I/V変換回路出力との排他的論理和演算を行
うEXOR回路と、前記レーザダイオードの前記駆動信
号に対する発光遅延によって発生し、前記EXOR回路
の出力に含まれるパルスの波高値を抑圧するフィルタ、
を備えることを特徴とする。また、本発明の請求項6に
係わる発明のレーザダイオード故障検出回路は、前記請
求項1に係わる発明記載の前記第2の発光信号を生成す
る手段が、前記レーザダイオードの駆動電流を電圧に変
換した駆動電圧を所定の基準電圧と比較し前記駆動電圧
が前記基準電圧を超えたときに出力する電圧比較回路
と、前記電圧比較回路の出力を前記レーザダイオードの
前記駆動信号に対する発光遅延の時間だけ遅延させる遅
延回路と、前記遅延回路の出力と前記請求項4記載の前
記I/V変換回路出力との排他的論理和演算を行うEX
OR回路、を備えることを特徴とする。また、本発明の
請求項7に係わる発明のレーザダイオード故障検出回路
は、バースト信号によって駆動されるレーザダイオード
の故障状態を検出する回路であって、前記レーザダイオ
ードの発光を光電変換した電流を電圧に変換するI/V
変換回路と、前記I/V変換回路出力電圧を所定の基準
電圧と比較し前記I/V変換回路出力電圧が前記基準電
圧を超えたときに出力する電圧比較回路を備えて前記レ
ーザダイオードの発光を光電変換した信号から第1の発
光信号を生成する手段と、前記レーザダイオードの駆動
電流を電圧に変換した駆動電圧を所定の基準電圧と比較
し前記駆動電圧が前記基準電圧を超えたときに出力する
電圧比較回路と、前記電圧比較回路の出力と前記第1の
発光信号を生成する手段の前記I/V変換回路出力との
排他的論理和演算を行うEXOR回路と、前記レーザダ
イオードの前記駆動信号に対する発光遅延によって発生
し、前記EXOR回路の出力に含まれるパルスの波高値
を抑圧するフィルタを備えて前記レーザダイオードの前
記駆動電流と前記レーザダイオードの発光を光電変換し
た信号とから第2の発光信号を生成する手段と、前記レ
ーザダイオードを駆動する前記バースト信号の開始直前
に立ち上がり、前記バースト信号の終了直後に立ち下が
るセル信号を反転した信号をリセット入力とし、前記第
2の発光信号をクロック入力とし、データ入力を常時ハ
イレベルとする第1のDFF回路と、前記セル信号を反
転した信号と前記第1のDFF回路の出力とを入力とす
るOR回路と、前記論理和回路の出力をリセット入力と
し、前記第1の発光信号をクロック入力とし、データ入
力を常時ハイレベルとする第2のDFF回路を備え、前
記セル信号に同期してセット及びリセットの状態を遷移
し、前記セット期間中に前記第1の発光信号の開始に同
期して前記レーザダイオードの発光状態を表す所定の出
力状態を保持し、前記第2の発光信号の開始に同期して
前記出力状態を解除する信号保持手段、を備えることを
特徴とする。また、本発明の請求項8に係わる発明のレ
ーザダイオード故障検出回路は、バースト信号によって
駆動されるレーザダイオードの故障状態を検出する回路
であって、前記レーザダイオードの発光を光電変換した
電流を電圧に変換するI/V変換回路と、前記I/V変
換回路出力電圧を所定の基準電圧と比較し前記I/V変
換回路出力電圧が前記基準電圧を超えたときに出力する
電圧比較回路を備えて前記レーザダイオードの発光を光
電変換した信号から第1の発光信号を生成する手段と、
前記レーザダイオードの駆動電流を電圧に変換した駆動
電圧を所定の基準電圧と比較し前記駆動電圧が前記基準
電圧を超えたときに出力する電圧比較回路と、前記電圧
比較回路の出力と前記第1の発光信号を生成する手段の
前記I/V変換回路出力との排他的論理和演算を行うE
XOR回路と、前記レーザダイオードの前記駆動信号に
対する発光遅延によって発生し、前記EXOR回路の出
力に含まれるパルスの波高値を抑圧するフィルタを備え
て前記レーザダイオードの前記駆動電流と前記レーザダ
イオードの発光を光電変換した信号とから第2の発光信
号を生成する手段と、前記レーザダイオードを駆動する
前記バースト信号の開始直前に立ち上がり、前記バース
ト信号の終了直後に立ち下がるセル信号を反転した信号
と前記第2の発光信号を反転した信号とを入力とする第
1のNOR回路と、前記セル信号を反転した信号と前記
第1のNOR回路の出力とを入力とする第1のRSFF
回路と、前記セル信号を反転した信号と前記第1のRS
FF回路の出力とを入力とするOR回路と、前記OR回
路の出力と前記第1の発光信号を反転した信号とを入力
とする第2のNOR回路と、前記OR回路の出力と前記
第2のNOR回路の出力とを入力とする第2のRSFF
を備え、前記セル信号に同期してセット及びリセットの
状態を遷移し、前記セット期間中に前記第1の発光信号
の開始に同期して前記レーザダイオードの発光状態を表
す所定の出力状態を保持し、前記第2の発光信号の開始
に同期して前記出力状態を解除する信号保持手段、を備
えることを特徴とする。また、本発明の請求項9に係わ
る発明のレーザダイオード故障検出回路は、バースト信
号によって駆動されるレーザダイオードの故障状態を検
出する回路であって、前記レーザダイオードの発光を光
電変換した電流を電圧に変換する/V変換回路と、前記
I/V変換回路出力電圧を所定の基準電圧と比較し前記
I/V変換回路出力電圧が前記基準電圧を超えたときに
出力する電圧比較回路を備えて前記レーザダイオードの
発光を光電変換した信号から第1の発光信号を生成する
手段と、前記レーザダイオードの駆動電流を電圧に変換
した駆動電圧を所定の基準電圧と比較し前記駆動電圧が
前記基準電圧を超えたときに出力する電圧比較回路と、
前記電圧比較回路の出力を前記レーザダイオードの前記
駆動信号に対する発光遅延の時間だけ遅延させる遅延回
路と、前記遅延回路の出力と前記第1の発光信号を生成
する手段の前記I/V変換回路出力との排他的論理和演
算を行うEXOR回路を備えて前記レーザダイオードの
前記駆動電流と前記レーザダイオードの発光を光電変換
した信号とから第2の発光信号を生成する手段と、前記
レーザダイオードを駆動する前記バースト信号の開始直
前に立ち上がり、前記バースト信号の終了直後に立ち下
がるセル信号を反転した信号をリセット入力とし、前記
第2の発光信号をクロック入力とし、データ入力を常時
ハイレベルとする第1のDFF回路と、前記セル信号を
反転した信号と前記第1のDFF回路の出力とを入力と
するOR回路と、前記論理和回路の出力をリセット入力
とし、前記第1の発光信号をクロック入力とし、データ
入力を常時ハイレベルとする第2のDFF回路を備え、
前記セル信号に同期してセット及びリセットの状態を遷
移し、前記セット期間中に前記第1の発光信号の開始に
同期して前記レーザダイオードの発光状態を表す所定の
出力状態を保持し、前記第2の発光信号の開始に同期し
て前記出力状態を解除する信号保持手段、を備えること
を特徴とする。また、本発明の請求項10に係わる発明
のレーザダイオード故障検出回路は、バースト信号によ
って駆動されるレーザダイオードの故障状態を検出する
回路であって、前記レーザダイオードの発光を光電変換
した電流を電圧に変換するI/V変換回路と、前記I/
V変換回路出力電圧を所定の基準電圧と比較し前記I/
V変換回路出力電圧が前記基準電圧を超えたときに出力
する電圧比較回路を備えて前記レーザダイオードの発光
を光電変換した信号から第1の発光信号を生成する手段
と、前記レーザダイオードの駆動電流を電圧に変換した
駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記
基準電圧を超えたときに出力する電圧比較回路と、前記
電圧比較回路の出力を前記レーザダイオードの前記駆動
信号に対する発光遅延の時間だけ遅延させる遅延回路
と、前記遅延回路の出力と前記第1の発光信号を発生す
る手段の前記I/V変換回路出力との排他的論理和演算
を行うEXOR回路を備えて前記レーザダイオードの前
記駆動電流と前記レーザダイオードの発光を光電変換し
た信号とから第2の発光信号を生成する手段と、前記レ
ーザダイオードを駆動する前記バースト信号の開始直前
に立ち上がり、前記バースト信号の終了直後に立ち下が
るセル信号を反転した信号と前記第2の発光信号を反転
した信号とを入力とする第1のNOR回路と、前記セル
信号を反転した信号と前記第1のNOR回路の出力とを
入力とする第1のRSFF回路と、前記セル信号を反転
した信号と前記第1のRSFF回路の出力とを入力とす
るOR回路と、前記OR回路の出力と前記第1の発光信
号を反転した信号とを入力とする第2のNOR回路と、
前記OR回路の出力と前記第2のNOR回路の出力とを
入力とする第2のRSFFを備え、前記セル信号に同期
してセット及びリセットの状態を遷移し、前記セット期
間中に前記第1の発光信号の開始に同期して前記レーザ
ダイオードの発光状態を表す所定の出力状態を保持し、
前記第2の発光信号の開始に同期して前記出力状態を解
除する信号保持手段、を備えることを特徴とする。
を参照して説明する。図1は、本発明のレーザダイオー
ド故障検出回路の第1の実施形態の構成を示す図であ
る。図1において本発明のレーザダイオード故障検出回
路は、大きくはレーザダイオード発光検出回路20とレ
ーザダイオード電流検出回路19と保持回路21で構成
される。さらに細かくは、レーザダイオード発光検出回
路20は、レーザダイオード1の光信号4を受光し電流
信号に変換するフォトダイオード5とフォトダイオード
5の電流信号出力を電流電圧変換するI/V変換回路6
とI/V変換回路6の出力電圧信号と基準電圧源7を比
較するコンパレータ8で構成されている。レーザダイオ
ード電流検出回路19は、レーザダイオード1の電流を
電圧信号に変換する抵抗2と、抵抗2の電圧信号3と基
準電圧源10とを比較するコンパレータ11と、コンパ
レータ11の出力とI/V変換回路6の出力とのEXO
R論理を得るEXOR回路12と、フィルタ13で構成
されている。保持回路21は、レーザダイオード電流検
出回路19の出力をクロック入力とし、データ入力を常
時ハイレベルとしたDFF回路14と、CELL信号入
力端子9からのCELL信号を反転して、この信号をO
R回路17の入力とDFF回路15のリセット入力へ出
力するインバータ16と、DFF回路14のQ出力とイ
ンバータ16の出力を入力としてDFF回路15のリセ
ット入力へ出力するOR回路17と、レーザダイオード
発光検出回路20出力をクロック入力としデータ入力を
常時ハイレベルとしたDFF回路15で構成されてい
る。
説明する。図2において、CELL信号入力端子9には
CELL信号が入力される。CELL信号のバースト信
号との関係は、バースト信号の開始の前に立ち上がりバ
ースト信号の終了後に立ち下がるという時間関係にあ
る。時刻T0でCELL信号入力端子9の電圧がローレ
ベルのとき、インバータ16はハイレベルとなるため、
DFF回路14はリセットされ、インバータ16の出力
とDFF回路14のQ出力とを入力とするOR回路17
の出力は、ハイレベルとなってDFF回路15はリセッ
トされ、出力端子18は強制的にローレベルに設定され
る。時刻T1において、CELL信号入力端子9の電圧
がローレベルからハイレベルに変化すると、DFF回路
14のリセットとDFF回路15のリセットが解除され
る。但しレーザダイオード1の光出力を受光して出力さ
れるフォトダイオード5の出力電流がローレベルであ
り、コンパレータ8の出力も未だ立ち上がっていないた
め、出力端子18の出力はローレベルから変化しない。
フォトダイオード5が受光し、I/V変換回路6の出力
電圧が基準電圧源7よりも低くなる時刻T3でコンパレ
ータ8出力はハイレベルとなる。このコンパレータ8の
出力がDFF回路15のクロックに入力されているた
め、時刻T3においてDFF回路15の出力はハイレベ
ルに変化する。これはレーザダイオードが発光状態であ
ることを表している。この状態でレーザダイオード1出
力に論理0が連続しても、OR回路17の出力がローレ
ベルである限り、出力端子18の状態は保持される。す
なわち、レーザダイオード1の出力に論理0が連続した
信号波形であっても、故障と誤検出されることはない。
次にレーザダイオード1に流れる電流は抵抗2により電
圧信号3に変換される。電圧信号3と基準電圧源10を
コンパレータ11で比較してレーザダイオード1に流れ
る電流を検出する。EXOR回路12でコンパレータ1
1の出力電圧とフォトダイオード5からのI/V変換回
路6の出力電圧のEXOR論理をとると、レーザダイオ
ード1に電流が流れていてかつレーザダイオード1が発
光していない時にハイレベルとなる。一般にレーザダイ
オード1には発光遅延時間があるため、レーザダイオー
ド1の駆動電流とフォトダイオード5の出力電流との間
には僅かに立ち上がりに時間差があって、EXOR回路
12出力には、この間T3−T2の時間幅を持ったスパ
イク波形が現れるが、このスパイク波形はフィルタ13
で減衰され、発光遅延時間による「レーザダイオード1
に電流が流れていてかつレーザダイオード1が発光して
いない」と判定するハイのレベルはフィルタ13からは
出力されない。フィルタ13の出力はレーザダイオード
1に電流が流れていて、かつレーザダイオード1が発光
していない時間がフィルタの時定数以上の時のみハイレ
ベルとなる。このフィルタ13の出力がDFF回路14
のクロックに入力されているため、フィルタ13の出力
がハイレベルとなる時刻T4において、DFF回路14
の出力はハイレベルに変化し、状態を保持する。DFF
回路14の出力がハイレベルに変化すると、OR回路1
7の出力はハイレベルとなるため、DFF回路15はリ
セットされ、出力端子出力はローレベルに保持される。
この状態はレーザダイオードが故障し非発光状態である
ことを表している。その後、時刻T5にてCELL信号
入力端子9の電圧がハイレベルからローレベルに変化す
ると、DFF回路14とDFF回路15はリセットさ
れ、出力端子18はレーザダイオード1が非発光状態を
意味するローレベルの論理となる。
故障検出回路は、検出したレーザダイオード光信号と駆
動電流の2つを使用して発光状態の論理を検出している
ため、レーザダイオードの駆動信号波形に基づく非発光
状態と故障による非発光状態とを峻別し、かつバースト
信号内においてもレーザダイオードの故障による非発光
状態を検出することが可能となる。
す。図3は本発明のレーザダイオード故障検出回路の第
2の実施形態の構成を示す図であり、レーザダイオード
電流検出回路19をコンパレータ11と基準電圧源10
とディレイライン37とEXOR回路12で構成した回
路である。図3においてレーザダイオード1の発光遅延
時間をディレイライン37でキャンセルすることで、D
FF回路14へのスパイク波形の出力を防止している。
その他の動作に関しては図1の実施例と同様である。
出回路の第3の実施形態の構成を示す図であり、図1の
第1の実施形態の構成におけるDFF回路14の機能を
インバータ30とNOR回路31とRSFF回路32で
実現し、また図1のDFF回路15の機能をインバータ
33とNOR回路34とRSFF回路35で実現した構
成である。図4においてインバータ30とNOR回路3
1を使用することで、RSFF回路32ではフィルタ1
3の出力よりもインバータ16を介したCELL信号入
力端子9の論理が優先される。CELL信号入力端子9
の電圧がローレベルである場合、RSFF回路32はリ
セット状態である。CELL信号入力端子9の電圧がロ
ーレベルからハイレベルに変化するとRSFF回路35
のリセットが解除され、更にフィルタ13の出力がハイ
レベルになるとRSFF回路35はセット状態となり状
態を保持する。図1のDFF回路15に相当する図4の
インバータ33とNOR回路34とRSFF回路35の
動作も同様である。その他の動作に関しても図1の実施
例と同様である。
ザダイオード電流検出回路19内のEXOR回路12の
フィルタ13は、代わりに第2の実施形態と同様に、コ
ンパレータ11からの出力後にディレイライン37を挿
入してEXOR回路12の入力する構成であっても、レ
ーザダイオード1の駆動電流に対する発光遅延時間をキ
ャンセルでき、同様の効果が得られる。
であるが、これに限定されるものではなく、本発明の要
旨を逸脱しない範囲で種々変形実施が可能である。
イオード故障検出回路は、検出したレーザダイオード光
信号と電流の2つを使用して発光状態の論理を検出して
いるため、バースト信号内においても発光状態とレーザ
ダイオードの故障による非発光状態を検出することが可
能となる。
の実施形態の回路構成を示す図である。
の実施形態の各部の動作波形を示すタイムチャートであ
る。
の実施形態の回路構成を示す図である。
の実施形態の回路構成を示す図である。
成を示す図である。
説明する波形のタイムチャートを示す図である。
Claims (10)
- 【請求項1】 バースト信号によって駆動されるレーザ
ダイオードの故障状態を検出する回路であって、前記レ
ーザダイオードの発光を光電変換した信号から第1の発
光信号を生成する手段と、前記レーザダイオードの前記
駆動電流と前記レーザダイオードの発光を光電変換した
信号とから第2の発光信号を生成する手段と、前記レー
ザダイオードを駆動する前記バースト信号の開始直前に
立ち上がり、前記バースト信号の終了直後に立ち下がる
セル信号に同期してセット及びリセットの状態を遷移
し、前記セット期間中に前記第1の発光信号の開始に同
期して前記レーザダイオードの発光状態を表す所定の出
力状態を保持し、前記第2の発光信号の開始に同期して
前記出力状態を解除する信号保持手段、を備えることを
特徴とするレーザダイオード故障検出回路。 - 【請求項2】 前記信号保持手段が、前記セル信号を反
転した信号をリセット入力とし、前記第2の発光信号を
クロック入力とし、データ入力を常時ハイレベルとする
第1のディレイ・フリップ・フロップ(DFF)回路
と、前記セル信号を反転した信号と前記第1のDFF回
路の出力とを入力とする論理和(OR)回路と、前記論
理和回路の出力をリセット入力とし、前記第1の発光信
号をクロック入力とし、データ入力を常時ハイレベルと
する第2のDFF回路を備えることを特徴とする前記請
求項1記載のレーザダイオード故障検出回路。 - 【請求項3】 前記信号保持手段が、前記セル信号を反
転した信号と前記第2の発光信号を反転した信号とを入
力とする第1のNOR回路と、前記セル信号を反転した
信号と前記第1のNOR回路の出力とを入力とする第1
のセット・リセット・フリップ・フロップ(RSFF)
回路と、前記セル信号を反転した信号と前記第1のRS
FF回路の出力とを入力とするOR回路と、前記OR回
路の出力と前記第1の発光信号を反転した信号とを入力
とする第2のNOR回路と、前記OR回路の出力と前記
第2のNOR回路の出力とを入力とする第2のRSF
F、を備えることを特徴とする前記請求項1記載のレー
ザダイオード故障検出回路。 - 【請求項4】 前記第1の発光信号を生成する手段が、
前記光電変換した電流を電圧に変換する電流−電圧(I
/V)変換回路と、前記I/V変換回路出力電圧を所定
の基準電圧と比較し前記I/V変換回路出力電圧が前記
基準電圧を超えたときに出力する電圧比較回路、を備え
ることを特徴とする前記請求項1記載のレーザダイオー
ド故障検出回路。 - 【請求項5】 前記第2の発光信号を生成する手段が、
前記レーザダイオードの駆動電流を電圧に変換した駆動
電圧を所定の基準電圧と比較し前記駆動電圧が前記基準
電圧を超えたときに出力する電圧比較回路と、前記電圧
比較回路の出力と前記請求項4記載の前記I/V変換回
路出力との排他的論理和演算を行うEXOR回路と、前
記レーザダイオードの前記駆動信号に対する発光遅延に
よって発生し、前記EXOR回路の出力に含まれるパル
スの波高値を抑圧するフィルタ、を備えることを特徴と
する前記請求項1記載のレーザダイオード故障検出回
路。 - 【請求項6】 前記第2の発光信号を生成する手段が、
前記レーザダイオードの駆動電流を電圧に変換した駆動
電圧を所定の基準電圧と比較し前記駆動電圧が前記基準
電圧を超えたときに出力する電圧比較回路と、前記電圧
比較回路の出力を前記レーザダイオードの前記駆動信号
に対する発光遅延の時間だけ遅延させる遅延回路と、前
記遅延回路の出力と前記請求項4記載の前記I/V変換
回路出力との排他的論理和演算を行うEXOR回路、を
備えることを特徴とする前記請求項1記載のレーザダイ
オード故障検出回路。 - 【請求項7】 バースト信号によって駆動されるレーザ
ダイオードの故障状態を検出する回路であって、前記レ
ーザダイオードの発光を光電変換した電流を電圧に変換
するI/V変換回路と、前記I/V変換回路出力電圧を
所定の基準電圧と比較し前記I/V変換回路出力電圧が
前記基準電圧を超えたときに出力する電圧比較回路を備
えて前記レーザダイオードの発光を光電変換した信号か
ら第1の発光信号を生成する手段と、前記レーザダイオ
ードの駆動電流を電圧に変換した駆動電圧を所定の基準
電圧と比較し前記駆動電圧が前記基準電圧を超えたとき
に出力する電圧比較回路と、前記電圧比較回路の出力と
前記第1の発光信号を生成する手段の前記I/V変換回
路出力との排他的論理和演算を行うEXOR回路と、前
記レーザダイオードの前記駆動信号に対する発光遅延に
よって発生し、前記EXOR回路の出力に含まれるパル
スの波高値を抑圧するフィルタを備えて前記レーザダイ
オードの前記駆動電流と前記レーザダイオードの発光を
光電変換した信号とから第2の発光信号を生成する手段
と、前記レーザダイオードを駆動する前記バースト信号
の開始直前に立ち上がり、前記バースト信号の終了直後
に立ち下がるセル信号を反転した信号をリセット入力と
し、前記第2の発光信号をクロック入力とし、データ入
力を常時ハイレベルとする第1のDFF回路と、前記セ
ル信号を反転した信号と前記第1のDFF回路の出力と
を入力とするOR回路と、前記論理和回路の出力をリセ
ット入力とし、前記第1の発光信号をクロック入力と
し、データ入力を常時ハイレベルとする第2のDFF回
路を備え、前記セル信号に同期してセット及びリセット
の状態を遷移し、前記セット期間中に前記第1の発光信
号の開始に同期して前記レーザダイオードの発光状態を
表す所定の出力状態を保持し、前記第2の発光信号の開
始に同期して前記出力状態を解除する信号保持手段、を
備えることを特徴とするレーザダイオード故障検出回
路。 - 【請求項8】 バースト信号によって駆動されるレーザ
ダイオードの故障状態を検出する回路であって、前記レ
ーザダイオードの発光を光電変換した電流を電圧に変換
するI/V変換回路と、前記I/V変換回路出力電圧を
所定の基準電圧と比較し前記I/V変換回路出力電圧が
前記基準電圧を超えたときに出力する電圧比較回路を備
えて前記レーザダイオードの発光を光電変換した信号か
ら第1の発光信号を生成する手段と、前記レーザダイオ
ードの駆動電流を電圧に変換した駆動電圧を所定の基準
電圧と比較し前記駆動電圧が前記基準電圧を超えたとき
に出力する電圧比較回路と、前記電圧比較回路の出力と
前記第1の発光信号を生成する手段の前記I/V変換回
路出力との排他的論理和演算を行うEXOR回路と、前
記レーザダイオードの前記駆動信号に対する発光遅延に
よって発生し、前記EXOR回路の出力に含まれるパル
スの波高値を抑圧するフィルタを備えて前記レーザダイ
オードの前記駆動電流と前記レーザダイオードの発光を
光電変換した信号とから第2の発光信号を生成する手段
と、前記レーザダイオードを駆動する前記バースト信号
の開始直前に立ち上がり、前記バースト信号の終了直後
に立ち下がるセル信号を反転した信号と前記第2の発光
信号を反転した信号とを入力とする第1のNOR回路
と、前記セル信号を反転した信号と前記第1のNOR回
路の出力とを入力とする第1のRSFF回路と、前記セ
ル信号を反転した信号と前記第1のRSFF回路の出力
とを入力とするOR回路と、前記OR回路の出力と前記
第1の発光信号を反転した信号とを入力とする第2のN
OR回路と、前記OR回路の出力と前記第2のNOR回
路の出力とを入力とする第2のRSFF、を備え、前記
セル信号に同期してセット及びリセットの状態を遷移
し、前記セット期間中に前記第1の発光信号の開始に同
期して前記レーザダイオードの発光状態を表す所定の出
力状態を保持し、前記第2の発光信号の開始に同期して
前記出力状態を解除する信号保持手段、を備えることを
特徴とするレーザダイオード故障検出回路。 - 【請求項9】 バースト信号によって駆動されるレーザ
ダイオードの故障状態を検出する回路であって、前記レ
ーザダイオードの発光を光電変換した電流を電圧に変換
する/V変換回路と、前記I/V変換回路出力電圧を所
定の基準電圧と比較し前記I/V変換回路出力電圧が前
記基準電圧を超えたときに出力する電圧比較回路を備え
て前記レーザダイオードの発光を光電変換した信号から
第1の発光信号を生成する手段と、前記レーザダイオー
ドの駆動電流を電圧に変換した駆動電圧を所定の基準電
圧と比較し前記駆動電圧が前記基準電圧を超えたときに
出力する電圧比較回路と、前記電圧比較回路の出力を前
記レーザダイオードの前記駆動信号に対する発光遅延の
時間だけ遅延させる遅延回路と、前記遅延回路の出力と
前記第1の発光信号を生成する手段の前記I/V変換回
路出力との排他的論理和演算を行うEXOR回路を備え
て前記レーザダイオードの前記駆動電流と前記レーザダ
イオードの発光を光電変換した信号とから第2の発光信
号を生成する手段と、前記レーザダイオードを駆動する
前記バースト信号の開始直前に立ち上がり、前記バース
ト信号の終了直後に立ち下がるセル信号を反転した信号
をリセット入力とし、前記第2の発光信号をクロック入
力とし、データ入力を常時ハイレベルとする第1のDF
F回路と、前記セル信号を反転した信号と前記第1のD
FF回路の出力とを入力とするOR回路と、前記論理和
回路の出力をリセット入力とし、前記第1の発光信号を
クロック入力とし、データ入力を常時ハイレベルとする
第2のDFF回路を備え、前記セル信号に同期してセッ
ト及びリセットの状態を遷移し、前記セット期間中に前
記第1の発光信号の開始に同期して前記レーザダイオー
ドの発光状態を表す所定の出力状態を保持し、前記第2
の発光信号の開始に同期して前記出力状態を解除する信
号保持手段、を備えることを特徴とするレーザダイオー
ド故障検出回路。 - 【請求項10】 バースト信号によって駆動されるレー
ザダイオードの故障状態を検出する回路であって、前記
レーザダイオードの発光を光電変換した電流を電圧に変
換するI/V変換回路と、前記I/V変換回路出力電圧
を所定の基準電圧と比較し前記I/V変換回路出力電圧
が前記基準電圧を超えたときに出力する電圧比較回路を
備えて前記レーザダイオードの発光を光電変換した信号
から第1の発光信号を生成する手段と、前記レーザダイ
オードの駆動電流を電圧に変換した駆動電圧を所定の基
準電圧と比較し前記駆動電圧が前記基準電圧を超えたと
きに出力する電圧比較回路と、前記電圧比較回路の出力
を前記レーザダイオードの前記駆動信号に対する発光遅
延の時間だけ遅延させる遅延回路と、前記遅延回路の出
力と前記第1の発光信号を発生する手段の前記I/V変
換回路出力との排他的論理和演算を行うEXOR回路を
備えて前記レーザダイオードの前記駆動電流と前記レー
ザダイオードの発光を光電変換した信号とから第2の発
光信号を生成する手段と、前記レーザダイオードを駆動
する前記バースト信号の開始直前に立ち上がり、前記バ
ースト信号の終了直後に立ち下がるセル信号を反転した
信号と前記第2の発光信号を反転した信号とを入力とす
る第1のNOR回路と、前記セル信号を反転した信号と
前記第1のNOR回路の出力とを入力とする第1のRS
FF回路と、前記セル信号を反転した信号と前記第1の
RSFF回路の出力とを入力とするOR回路と、前記O
R回路の出力と前記第1の発光信号を反転した信号とを
入力とする第2のNOR回路と、前記OR回路の出力と
前記第2のNOR回路の出力とを入力とする第2のRS
FFを備え、前記セル信号に同期してセット及びリセッ
トの状態を遷移し、前記セット期間中に前記第1の発光
信号の開始に同期して前記レーザダイオードの発光状態
を表す所定の出力状態を保持し、前記第2の発光信号の
開始に同期して前記出力状態を解除する信号保持手段、
を備えることを特徴とするレーザダイオード故障検出回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000174250A JP3746939B2 (ja) | 2000-06-09 | 2000-06-09 | レーザダイオードの故障検出回路並びに故障検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000174250A JP3746939B2 (ja) | 2000-06-09 | 2000-06-09 | レーザダイオードの故障検出回路並びに故障検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001352122A true JP2001352122A (ja) | 2001-12-21 |
JP3746939B2 JP3746939B2 (ja) | 2006-02-22 |
Family
ID=18676326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000174250A Expired - Fee Related JP3746939B2 (ja) | 2000-06-09 | 2000-06-09 | レーザダイオードの故障検出回路並びに故障検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3746939B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100386611C (zh) * | 2004-03-02 | 2008-05-07 | 华为技术有限公司 | 一种检测激光器失效的方法 |
JP2009212676A (ja) * | 2008-03-03 | 2009-09-17 | Ntt Electornics Corp | バースト受信装置 |
JP2010129833A (ja) * | 2008-11-28 | 2010-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール |
CN113196073A (zh) * | 2018-12-19 | 2021-07-30 | ams有限公司 | 用于二极管阵列的电路故障检测 |
-
2000
- 2000-06-09 JP JP2000174250A patent/JP3746939B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100386611C (zh) * | 2004-03-02 | 2008-05-07 | 华为技术有限公司 | 一种检测激光器失效的方法 |
JP2009212676A (ja) * | 2008-03-03 | 2009-09-17 | Ntt Electornics Corp | バースト受信装置 |
JP2010129833A (ja) * | 2008-11-28 | 2010-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール |
CN113196073A (zh) * | 2018-12-19 | 2021-07-30 | ams有限公司 | 用于二极管阵列的电路故障检测 |
CN113196073B (zh) * | 2018-12-19 | 2024-01-16 | ams有限公司 | 用于二极管阵列的电路故障检测 |
US11927644B2 (en) | 2018-12-19 | 2024-03-12 | Ams Ag | Circuit failure detection for diode arrays |
Also Published As
Publication number | Publication date |
---|---|
JP3746939B2 (ja) | 2006-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE461696B (sv) | Foerfarande foer in- och urkoppling av lysdiod samt kopplad foerspaenningskrets foer lysdiodsaendare | |
JPH11239105A (ja) | 光送信器、および、それを用いた光伝送システム | |
JP2007096593A (ja) | 受信装置 | |
JP2001352122A (ja) | レーザダイオード故障検出回路 | |
KR100331105B1 (ko) | I²c 통신 프로토콜의 전기통신 인터페이스 모듈에연결되는 광통신 인터페이스 모듈 | |
JP2008160082A (ja) | 縮小されたパルス幅歪みを有する光カプラ | |
JP3175132B2 (ja) | 光送信器 | |
US5274673A (en) | Optical bus transmission method and transmitting-side encoder and receiving-side decoder therefor | |
JP2002217835A (ja) | 光出力断検出回路 | |
JP2000208867A (ja) | レ―ザダイオ―ド発光検出回路 | |
US20090195069A1 (en) | Signal transmission circuit | |
JPH10200586A (ja) | データ信号伝送方法および半導体装置の信号入力回路 | |
JP4498386B2 (ja) | 受信機、電子機器 | |
JPH09266341A (ja) | 半導体レーザ制御方法及び装置 | |
JP3907317B2 (ja) | 伝送波形変換受信回路 | |
JPH08116312A (ja) | 光送受信装置 | |
JPH0648999Y2 (ja) | パルス信号伝送回路 | |
JPH1146166A (ja) | 光信号出力監視回路 | |
JP2001111487A (ja) | 光伝送装置および信号受信方法 | |
JPH09266340A (ja) | 半導体レーザ制御方法及び装置 | |
JPS6226943A (ja) | 光送信回路 | |
JPH1127210A (ja) | 光出力断検出回路 | |
JP3867322B2 (ja) | 発光ダイオードの駆動回路 | |
JP2000261378A (ja) | 光送信器および光伝送装置 | |
JPH0147935B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050322 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051125 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |