JP2000208867A - レ―ザダイオ―ド発光検出回路 - Google Patents
レ―ザダイオ―ド発光検出回路Info
- Publication number
- JP2000208867A JP2000208867A JP11007005A JP700599A JP2000208867A JP 2000208867 A JP2000208867 A JP 2000208867A JP 11007005 A JP11007005 A JP 11007005A JP 700599 A JP700599 A JP 700599A JP 2000208867 A JP2000208867 A JP 2000208867A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- laser diode
- reference voltage
- light emission
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 58
- 238000006243 chemical reaction Methods 0.000 claims abstract description 27
- 230000003287 optical effect Effects 0.000 claims abstract description 11
- 230000007704 transition Effects 0.000 claims description 11
- 230000000717 retained effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/0014—Measuring characteristics or properties thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 レーザダイオードの発光状態をディジタル的
に保持するレーザダイオード発光検出回路を提供する。 【解決手段】 レーザダイオードの光信号を検出して電
流信号に変換するフォトダイオード３と、フォトダイオ
ード３からの電流信号を電圧信号に変換するＩ／Ｖ変換
回路４と、Ｉ／Ｖ変換回路４からの電圧信号と、基準電
圧源５からの基準電圧とを比較し、Ｉ／Ｖ変換回路から
の電圧信号が基準電圧を越えた場合に所定の信号を出力
するコンパレータ６と、コンパレータ６に基準電圧を出
力する基準電圧源５と、セル信号の出力を反転させるイ
ンバータ９と、コンパレータ６の出力をクロック入力と
しインバータ９の出力をリセット入力とし、データ入力
を常時ハイレベルとするＤＦＦ回路７とを有することに
より、レーザダイオードの発光状態をディジタル的に保
持することができる。よって、レーザダイオードの発光
状態の保持と保持解除をディジタル的に処理することが
でき、処理を高速化することができる。
に保持するレーザダイオード発光検出回路を提供する。 【解決手段】 レーザダイオードの光信号を検出して電
流信号に変換するフォトダイオード３と、フォトダイオ
ード３からの電流信号を電圧信号に変換するＩ／Ｖ変換
回路４と、Ｉ／Ｖ変換回路４からの電圧信号と、基準電
圧源５からの基準電圧とを比較し、Ｉ／Ｖ変換回路から
の電圧信号が基準電圧を越えた場合に所定の信号を出力
するコンパレータ６と、コンパレータ６に基準電圧を出
力する基準電圧源５と、セル信号の出力を反転させるイ
ンバータ９と、コンパレータ６の出力をクロック入力と
しインバータ９の出力をリセット入力とし、データ入力
を常時ハイレベルとするＤＦＦ回路７とを有することに
より、レーザダイオードの発光状態をディジタル的に保
持することができる。よって、レーザダイオードの発光
状態の保持と保持解除をディジタル的に処理することが
でき、処理を高速化することができる。
Description
【０００１】
【発明の属する技術分野】本発明はレーザダイオード発
光検出回路に関する。
光検出回路に関する。
【０００２】
【従来の技術】図６に従来のレーザダイオード発光検出
回路の構成を示す。図６に示された従来のレーザダイオ
ード発光検出回路は、レーザダイオード２０と、レーザ
ダイオード２０の発光状態を検出するためのフォトダイ
オード２２と、フォトダイオード２２からの電流信号を
電圧信号に変換する電流／電圧変換回路（以下、Ｉ／Ｖ
変換回路という）２３と、基準電圧を発生させる基準電
圧源２４と、Ｉ／Ｖ変換回路２３からの電圧信号と基準
電圧源２４からの基準電圧とを比較するコンパレータ２
５と、時定数回路２６と、出力端子３２とから構成され
る。また、時定数回路２６は、トランジスタ２７と、抵
抗２８と、コンデンサ２９と、コンパレータ３１と、基
準電圧源３０とから構成される。
回路の構成を示す。図６に示された従来のレーザダイオ
ード発光検出回路は、レーザダイオード２０と、レーザ
ダイオード２０の発光状態を検出するためのフォトダイ
オード２２と、フォトダイオード２２からの電流信号を
電圧信号に変換する電流／電圧変換回路（以下、Ｉ／Ｖ
変換回路という）２３と、基準電圧を発生させる基準電
圧源２４と、Ｉ／Ｖ変換回路２３からの電圧信号と基準
電圧源２４からの基準電圧とを比較するコンパレータ２
５と、時定数回路２６と、出力端子３２とから構成され
る。また、時定数回路２６は、トランジスタ２７と、抵
抗２８と、コンデンサ２９と、コンパレータ３１と、基
準電圧源３０とから構成される。
【０００３】上記構成のレーザダイオード発光検出回路
は、レーザダイオード２０の発光状態を検出するため
に、レーザダイオード２０の光信号をフォトダイオード
２２で受光し、フォトダイオード３の電流信号出力をＩ
／Ｖ変換回路２３で電圧信号に変換し、コンパレータ２
５で基準電圧源２４からの基準電圧と比較し、更に時定
数回路２６を使用して出力端子３２の論理出力を保持し
ている。時定数回路２６は、レーザダイオード２０の出
力を検出後にレーザダイオード２０の論理０が一定時間
続いても出力を保持するために必要となる。
は、レーザダイオード２０の発光状態を検出するため
に、レーザダイオード２０の光信号をフォトダイオード
２２で受光し、フォトダイオード３の電流信号出力をＩ
／Ｖ変換回路２３で電圧信号に変換し、コンパレータ２
５で基準電圧源２４からの基準電圧と比較し、更に時定
数回路２６を使用して出力端子３２の論理出力を保持し
ている。時定数回路２６は、レーザダイオード２０の出
力を検出後にレーザダイオード２０の論理０が一定時間
続いても出力を保持するために必要となる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たレーザダイオード発光検出回路は、時定数回路を用い
て出力端子の論理出力を保持しているため、装置の小型
化を図ることができない不具合を伴う。
たレーザダイオード発光検出回路は、時定数回路を用い
て出力端子の論理出力を保持しているため、装置の小型
化を図ることができない不具合を伴う。
【０００５】時定数回路はアナログ的に出力を保持する
ため、大容量のコンデンサが必要となる。このコンデン
サはビットレート１５０Mbpsの信号において論理０を７
２ビット以上保持するためには、１００pF以上の容量値
が必要となり、ＬＳＩに内蔵する場合には、チップサイ
ズが大きくなってしまう。
ため、大容量のコンデンサが必要となる。このコンデン
サはビットレート１５０Mbpsの信号において論理０を７
２ビット以上保持するためには、１００pF以上の容量値
が必要となり、ＬＳＩに内蔵する場合には、チップサイ
ズが大きくなってしまう。
【０００６】また、一般にレーザダイオードの発光タイ
ミングおよび消灯タイミングに同期して生成されるバー
スト信号の長さは約２．５μsec であり、バースト信号
間のガードタイム時間は２６nsecであり、前述した時定
数回路の放電時定数が約１．５μsec である。図７に示
されるようにレーザダイオードがバースト信号の途中で
故障して発光しなくなった場合、放電時定数よりバース
ト信号の途中までは故障を検出することができない。
ミングおよび消灯タイミングに同期して生成されるバー
スト信号の長さは約２．５μsec であり、バースト信号
間のガードタイム時間は２６nsecであり、前述した時定
数回路の放電時定数が約１．５μsec である。図７に示
されるようにレーザダイオードがバースト信号の途中で
故障して発光しなくなった場合、放電時定数よりバース
ト信号の途中までは故障を検出することができない。
【０００７】本発明は上記事情に鑑みてなされたもので
あり、装置のサイズを縮小させることができ、レーザダ
イオードの故障検出にかかる時間を短縮させることがで
きるレーザダイオード発光検出回路を提供することを目
的とする。
あり、装置のサイズを縮小させることができ、レーザダ
イオードの故障検出にかかる時間を短縮させることがで
きるレーザダイオード発光検出回路を提供することを目
的とする。
【０００８】
【課題を解決するための手段】かかる目的を達成するた
めに本発明のレーザダイオード発光検出回路は、レーザ
ダイオードの発光状態を検出するレーザダイオード発光
検出回路であって、レーザダイオードの発光タイミング
に同期して第１の状態に遷移し、該レーザダイオードの
消灯タイミングに同期して第２の状態に遷移するバース
ト信号を生成するバースト信号生成手段と、レーザダイ
オードが発光と消灯とを連続して繰り返す発光期間の開
始前に第３の状態に遷移し、発光期間の終了から第４の
状態に遷移するセル信号が第３の状態の期間のバースト
信号の第１の状態への遷移に同期してレーザダイオード
の発光状態を表す所定の出力状態を保持し、セル信号の
第４の状態への遷移に同期して保持した所定の出力状態
を解除する保持手段とを有することを特徴とする。
めに本発明のレーザダイオード発光検出回路は、レーザ
ダイオードの発光状態を検出するレーザダイオード発光
検出回路であって、レーザダイオードの発光タイミング
に同期して第１の状態に遷移し、該レーザダイオードの
消灯タイミングに同期して第２の状態に遷移するバース
ト信号を生成するバースト信号生成手段と、レーザダイ
オードが発光と消灯とを連続して繰り返す発光期間の開
始前に第３の状態に遷移し、発光期間の終了から第４の
状態に遷移するセル信号が第３の状態の期間のバースト
信号の第１の状態への遷移に同期してレーザダイオード
の発光状態を表す所定の出力状態を保持し、セル信号の
第４の状態への遷移に同期して保持した所定の出力状態
を解除する保持手段とを有することを特徴とする。
【０００９】上記の保持手段は、バースト信号生成手段
からのバースト信号をクロック入力とし、セル信号をリ
セット入力とし、データ入力を常時ハイレベルとするデ
ィレイフリップフロップであるとよい。
からのバースト信号をクロック入力とし、セル信号をリ
セット入力とし、データ入力を常時ハイレベルとするデ
ィレイフリップフロップであるとよい。
【００１０】上記の保持手段は、バースト信号とセル信
号を入力とするＮＯＲ回路と、ＮＯＲ回路の出力をセッ
ト入力とし、セル信号をリセット入力とするセット−リ
セットフリップフロップとを有するとよい。
号を入力とするＮＯＲ回路と、ＮＯＲ回路の出力をセッ
ト入力とし、セル信号をリセット入力とするセット−リ
セットフリップフロップとを有するとよい。
【００１１】本発明のレーザダイオード発光検出回路
は、レーザダイオードの発光状態を検出するレーザダイ
オード発光検出回路であって、レーザダイオードの光信
号を検出して電流信号に変換する光検出手段と、光検出
手段からの電流信号を電圧信号に変換する電流−電圧変
換手段と、電流−電圧変換手段からの電圧信号と、基準
電圧発生手段からの基準電圧とを比較し、電流−電圧変
換手段からの電圧信号が基準電圧発生手段からの基準電
圧を越えた場合に所定の信号を出力する比較手段と、比
較手段に基準電圧を出力する基準電圧発生手段と、レー
ザダイオードが発光と消灯とを連続して繰り返す発光期
間の開始前に立ち上がり、発光期間の終了から立ち下が
るセル信号の出力を反転させる第１の出力反転手段と、
比較手段の出力をクロック入力とし、第１の出力反転手
段の出力をリセット入力とし、データ入力を常時ハイレ
ベルとするディレイフリップフロップとを有することを
特徴とする。
は、レーザダイオードの発光状態を検出するレーザダイ
オード発光検出回路であって、レーザダイオードの光信
号を検出して電流信号に変換する光検出手段と、光検出
手段からの電流信号を電圧信号に変換する電流−電圧変
換手段と、電流−電圧変換手段からの電圧信号と、基準
電圧発生手段からの基準電圧とを比較し、電流−電圧変
換手段からの電圧信号が基準電圧発生手段からの基準電
圧を越えた場合に所定の信号を出力する比較手段と、比
較手段に基準電圧を出力する基準電圧発生手段と、レー
ザダイオードが発光と消灯とを連続して繰り返す発光期
間の開始前に立ち上がり、発光期間の終了から立ち下が
るセル信号の出力を反転させる第１の出力反転手段と、
比較手段の出力をクロック入力とし、第１の出力反転手
段の出力をリセット入力とし、データ入力を常時ハイレ
ベルとするディレイフリップフロップとを有することを
特徴とする。
【００１２】本発明のレーザダイオード発光検出回路
は、レーザダイオードの発光状態を検出するレーザダイ
オード発光検出回路であって、レーザダイオードの光信
号を検出して電流信号に変換する光検出手段と、光検出
手段からの電流信号を電圧信号に変換する電流−電圧変
換手段と、電流−電圧変換手段からの電圧信号と、基準
電圧発生手段からの基準電圧とを比較し、電流−電圧変
換手段からの電圧信号が基準電圧発生手段からの基準電
圧を越えた場合に所定の信号を出力する比較手段と、比
較手段に基準電圧を出力する基準電圧発生手段と、レー
ザダイオードが発光と消灯とを連続して繰り返す発光期
間の開始前に立ち下がり、発光期間の終了から立ち上が
るセル信号をリセット入力とし、比較手段の出力をクロ
ック入力とし、データ入力を常時ハイレベルとするディ
レイフリップフロップとを有することを特徴とする。
は、レーザダイオードの発光状態を検出するレーザダイ
オード発光検出回路であって、レーザダイオードの光信
号を検出して電流信号に変換する光検出手段と、光検出
手段からの電流信号を電圧信号に変換する電流−電圧変
換手段と、電流−電圧変換手段からの電圧信号と、基準
電圧発生手段からの基準電圧とを比較し、電流−電圧変
換手段からの電圧信号が基準電圧発生手段からの基準電
圧を越えた場合に所定の信号を出力する比較手段と、比
較手段に基準電圧を出力する基準電圧発生手段と、レー
ザダイオードが発光と消灯とを連続して繰り返す発光期
間の開始前に立ち下がり、発光期間の終了から立ち上が
るセル信号をリセット入力とし、比較手段の出力をクロ
ック入力とし、データ入力を常時ハイレベルとするディ
レイフリップフロップとを有することを特徴とする。
【００１３】本発明のレーザダイオード発光検出回路
は、レーザダイオードの発光状態を検出するレーザダイ
オード発光検出回路であって、レーザダイオードの光信
号を検出して電流信号に変換する光検出手段と、光検出
手段からの電流信号を電圧信号に変換する電流−電圧変
換手段と、電流−電圧変換手段からの電圧信号と、基準
電圧発生手段からの基準電圧とを比較し、電流−電圧変
換手段からの電圧信号が基準電圧発生手段からの基準電
圧を越えた場合に所定の信号を出力する比較手段と、比
較手段に基準電圧を出力する基準電圧発生手段と、レー
ザダイオードが発光と消灯とを連続して繰り返す発光期
間の開始前に立ち上がり、発光期間の終了から立ち下が
るセル信号の出力を反転させる第２の出力反転手段と、
比較手段からの所定の信号の出力を反転させる第３の出
力反転手段と、第２の出力反転手段からの信号と第３の
出力反転手段からの信号を入力とし、両信号がローレベ
ルである場合に所定の信号を出力するＮＯＲ回路と、Ｎ
ＯＲ回路の出力をセット入力とし、第２の出力反転手段
からの信号をリセット入力とするセット−リセットフリ
ップフロップとを有することを特徴とする。
は、レーザダイオードの発光状態を検出するレーザダイ
オード発光検出回路であって、レーザダイオードの光信
号を検出して電流信号に変換する光検出手段と、光検出
手段からの電流信号を電圧信号に変換する電流−電圧変
換手段と、電流−電圧変換手段からの電圧信号と、基準
電圧発生手段からの基準電圧とを比較し、電流−電圧変
換手段からの電圧信号が基準電圧発生手段からの基準電
圧を越えた場合に所定の信号を出力する比較手段と、比
較手段に基準電圧を出力する基準電圧発生手段と、レー
ザダイオードが発光と消灯とを連続して繰り返す発光期
間の開始前に立ち上がり、発光期間の終了から立ち下が
るセル信号の出力を反転させる第２の出力反転手段と、
比較手段からの所定の信号の出力を反転させる第３の出
力反転手段と、第２の出力反転手段からの信号と第３の
出力反転手段からの信号を入力とし、両信号がローレベ
ルである場合に所定の信号を出力するＮＯＲ回路と、Ｎ
ＯＲ回路の出力をセット入力とし、第２の出力反転手段
からの信号をリセット入力とするセット−リセットフリ
ップフロップとを有することを特徴とする。
【００１４】本発明のレーザダイオード発光検出回路
は、レーザダイオードの発光状態を検出するレーザダイ
オード発光検出回路であって、レーザダイオードの光信
号を検出して電流信号に変換する光検出手段と、光検出
手段からの電流信号を電圧信号に変換する電流−電圧変
換手段と、電流−電圧変換手段からの電圧信号と、基準
電圧発生手段からの基準電圧とを比較し、電流−電圧変
換手段からの電圧信号が基準電圧発生手段からの基準電
圧を越えた場合に所定の信号を出力をする比較手段と、
比較手段に基準電圧を出力する基準電圧発生手段と、比
較手段からの所定の信号の出力を反転させる第３の出力
反転手段と、レーザダイオードが発光と消灯とを連続し
て繰り返す発光期間の開始前に立ち下がり、発光期間の
終了から立ち上がるセル信号と、第３の出力反転手段か
らの信号を入力とし、両信号がローレベルである場合に
所定の信号を出力するＮＯＲ回路と、ＮＯＲ回路の出力
をセット入力とし、セル信号をリセット入力とするセッ
ト−リセットフリップフロップとを有することを特徴と
する。
は、レーザダイオードの発光状態を検出するレーザダイ
オード発光検出回路であって、レーザダイオードの光信
号を検出して電流信号に変換する光検出手段と、光検出
手段からの電流信号を電圧信号に変換する電流−電圧変
換手段と、電流−電圧変換手段からの電圧信号と、基準
電圧発生手段からの基準電圧とを比較し、電流−電圧変
換手段からの電圧信号が基準電圧発生手段からの基準電
圧を越えた場合に所定の信号を出力をする比較手段と、
比較手段に基準電圧を出力する基準電圧発生手段と、比
較手段からの所定の信号の出力を反転させる第３の出力
反転手段と、レーザダイオードが発光と消灯とを連続し
て繰り返す発光期間の開始前に立ち下がり、発光期間の
終了から立ち上がるセル信号と、第３の出力反転手段か
らの信号を入力とし、両信号がローレベルである場合に
所定の信号を出力するＮＯＲ回路と、ＮＯＲ回路の出力
をセット入力とし、セル信号をリセット入力とするセッ
ト−リセットフリップフロップとを有することを特徴と
する。
【００１５】
【発明の実施の形態】次に添付図面を参照しながら本発
明のレーザダイオード発光検出回路に係る実施の形態を
詳細に説明する。図１〜図５を参照すると本発明のレー
ザダイオード発光検出回路に係る実施形態が示されてい
る。
明のレーザダイオード発光検出回路に係る実施の形態を
詳細に説明する。図１〜図５を参照すると本発明のレー
ザダイオード発光検出回路に係る実施形態が示されてい
る。
【００１６】図１に本発明のレーザダイオード発光検出
回路に係る実施形態の構成を示す。図１に示されるよう
に本発明のレーザダイオード発光検出回路は、レーザダ
イオード１の光信号２を受光し、電流信号に変換するフ
ォトダイオード３と、フォトダイオード３の電流信号を
電圧信号に変換するＩ／Ｖ変換回路４と、Ｉ／Ｖ変換回
路４の出力電圧信号と基準電圧源５の基準電圧とを比較
するコンパレータ６と、コンパレータ６出力をクロック
入力として、データ入力を常時ハイレベルとするＤＦＦ
（Delay Flip-Flop)回路７と、ＣＥＬＬ信号入力端子８
を入力としてＤＦＦ回路７のリセット入力へ出力するイ
ンバータ９とから構成される。なお、ＤＦＦ回路７とイ
ンバータ９によりレーザダイオードの発光状態の保持と
保持の解除とを行う。
回路に係る実施形態の構成を示す。図１に示されるよう
に本発明のレーザダイオード発光検出回路は、レーザダ
イオード１の光信号２を受光し、電流信号に変換するフ
ォトダイオード３と、フォトダイオード３の電流信号を
電圧信号に変換するＩ／Ｖ変換回路４と、Ｉ／Ｖ変換回
路４の出力電圧信号と基準電圧源５の基準電圧とを比較
するコンパレータ６と、コンパレータ６出力をクロック
入力として、データ入力を常時ハイレベルとするＤＦＦ
（Delay Flip-Flop)回路７と、ＣＥＬＬ信号入力端子８
を入力としてＤＦＦ回路７のリセット入力へ出力するイ
ンバータ９とから構成される。なお、ＤＦＦ回路７とイ
ンバータ９によりレーザダイオードの発光状態の保持と
保持の解除とを行う。
【００１７】上記構成の本実施形態は、レーザダイオー
ドが発光と消灯とを連続して繰り返す発光期間におい
て、レーザダイオードの出力を検出後にレーザダイオー
ドの故障等によりレーザダイオードが一定時間発光しな
かった場合に対処するためにＤＦＦ回路７を用いて出力
をディジタル的に保持している。また、ＣＥＬＬ信号に
より保持した出力を解除することを特徴とする。
ドが発光と消灯とを連続して繰り返す発光期間におい
て、レーザダイオードの出力を検出後にレーザダイオー
ドの故障等によりレーザダイオードが一定時間発光しな
かった場合に対処するためにＤＦＦ回路７を用いて出力
をディジタル的に保持している。また、ＣＥＬＬ信号に
より保持した出力を解除することを特徴とする。
【００１８】レーザダイオード１が発光と消灯を繰り返
す発光期間は既知であり、本実施形態はこの発光期間を
ＣＥＬＬ信号によりＤＦＦ回路７に通知している。従っ
て、レーザダイオード１が発光期間に一定時間発光しな
いなどの問題を生じても、ＣＥＬＬ信号が発光期間を示
す状態である限りは、ＤＦＦ回路７がレーザダイオード
の発光状態を表す所定の出力状態を保持する。
す発光期間は既知であり、本実施形態はこの発光期間を
ＣＥＬＬ信号によりＤＦＦ回路７に通知している。従っ
て、レーザダイオード１が発光期間に一定時間発光しな
いなどの問題を生じても、ＣＥＬＬ信号が発光期間を示
す状態である限りは、ＤＦＦ回路７がレーザダイオード
の発光状態を表す所定の出力状態を保持する。
【００１９】なお、本実施形態においては、ＣＥＬＬ信
号はレーザダイオードの発光期間の開始前に立ち上が
り、レーザダイオードの発光期間の終了から立ち下が
る。また、ＣＥＬＬ信号が立ち上がってからレーザダイ
オードが発光を開始するまでの時間と、レーザダイオー
ドの発光期間が終了してからＣＥＬＬ信号が立ち下がる
までの時間は各々決められている。
号はレーザダイオードの発光期間の開始前に立ち上が
り、レーザダイオードの発光期間の終了から立ち下が
る。また、ＣＥＬＬ信号が立ち上がってからレーザダイ
オードが発光を開始するまでの時間と、レーザダイオー
ドの発光期間が終了してからＣＥＬＬ信号が立ち下がる
までの時間は各々決められている。
【００２０】次に、上述したレーザダイオード発光検出
回路の動作を図２に示された信号波形図を参照しながら
説明する。
回路の動作を図２に示された信号波形図を参照しながら
説明する。
【００２１】図２に示されるように時刻Ｔ０でＣＥＬＬ
信号入力端子８の電圧がＬレベルの時、ＤＦＦ回路７は
リセットされ、出力端子１０は強制的にＬレベルとな
る。これはレーザダイオード１が非発光状態であること
を表している。
信号入力端子８の電圧がＬレベルの時、ＤＦＦ回路７は
リセットされ、出力端子１０は強制的にＬレベルとな
る。これはレーザダイオード１が非発光状態であること
を表している。
【００２２】時刻Ｔ１において、ＣＥＬＬ信号入力端子
８の電圧がＬレベルからＨレベルに変化すると、ＤＦＦ
回路７のリセットが解除される。但し、レーザダイオー
ド１の出力がＬレベルのために出力端子１０の出力はＬ
レベルから変化しない。
８の電圧がＬレベルからＨレベルに変化すると、ＤＦＦ
回路７のリセットが解除される。但し、レーザダイオー
ド１の出力がＬレベルのために出力端子１０の出力はＬ
レベルから変化しない。
【００２３】時刻Ｔ２において、Ｉ／Ｖ変換回路４の出
力電圧が基準電圧源５からの基準電圧よりも低くなり、
レーザダイオード１の出力がＨレベルになると、コンパ
レータ６の出力はＨレベルとなる。このコンパレータ６
の出力がＤＦＦ回路７のクロックに入力されているた
め、時刻Ｔ２において、ＤＦＦ回路７の出力はＨレベル
に変化する。ＣＥＬＬ信号入力端子８の電圧がＬレベル
になり、ＤＦＦ回路７がリセットされるまで出力端子１
０の出力はＨレベルのままで変化しないので、レーザダ
イオード１出力に論理０が連続しても、レーザダイオー
ドの出力状態を保持することができる。
力電圧が基準電圧源５からの基準電圧よりも低くなり、
レーザダイオード１の出力がＨレベルになると、コンパ
レータ６の出力はＨレベルとなる。このコンパレータ６
の出力がＤＦＦ回路７のクロックに入力されているた
め、時刻Ｔ２において、ＤＦＦ回路７の出力はＨレベル
に変化する。ＣＥＬＬ信号入力端子８の電圧がＬレベル
になり、ＤＦＦ回路７がリセットされるまで出力端子１
０の出力はＨレベルのままで変化しないので、レーザダ
イオード１出力に論理０が連続しても、レーザダイオー
ドの出力状態を保持することができる。
【００２４】時刻Ｔ３でレーザダイオード１からの光信
号２が終了し、その後、時刻Ｔ４にてＣＥＬＬ信号入力
端子８の電圧がＨレベルからＬレベルに変化すると、Ｄ
ＦＦ回路７出力はリセットされ、出力端子１０はレーザ
ダイオード１が非発光状態を意味するＬレベルの論理と
なる。
号２が終了し、その後、時刻Ｔ４にてＣＥＬＬ信号入力
端子８の電圧がＨレベルからＬレベルに変化すると、Ｄ
ＦＦ回路７出力はリセットされ、出力端子１０はレーザ
ダイオード１が非発光状態を意味するＬレベルの論理と
なる。
【００２５】上述した実施形態は、検出したレーザダイ
オードの発光状態の論理を時定数回路を用いずにディジ
タル的に保持しているので、大容量のコンデンサが不要
となる。従って、ＬＳＩのチップサイズを縮小すること
ができる。さらには、時定数回路を使用していないた
め、大容量のコンデンサを放電する必要がなく、レーザ
ダイオードの発光状態の保持と保持解除はディジタル回
路だけで済むため高速で処理が可能となり、高速に故障
検出が可能となる。
オードの発光状態の論理を時定数回路を用いずにディジ
タル的に保持しているので、大容量のコンデンサが不要
となる。従って、ＬＳＩのチップサイズを縮小すること
ができる。さらには、時定数回路を使用していないた
め、大容量のコンデンサを放電する必要がなく、レーザ
ダイオードの発光状態の保持と保持解除はディジタル回
路だけで済むため高速で処理が可能となり、高速に故障
検出が可能となる。
【００２６】なお、上述した第１の実施形態は、ＣＥＬ
Ｌ信号をレーザダイオードの発光期間の開始の前に立ち
上がり、レーザダイオードの発光期間の終了から立ち下
がるように設定しているため、インバータ９を設けてＣ
ＥＬＬ信号とは逆相の信号をＤＦＦ回路のリセット端子
に入力している。
Ｌ信号をレーザダイオードの発光期間の開始の前に立ち
上がり、レーザダイオードの発光期間の終了から立ち下
がるように設定しているため、インバータ９を設けてＣ
ＥＬＬ信号とは逆相の信号をＤＦＦ回路のリセット端子
に入力している。
【００２７】そこで、この第１の実施形態の変形例とし
て、ＣＥＬＬ信号をレーザダイオードの発光期間の開始
前に立ち下がり、レーザダイオードの発光期間の終了か
ら立ち上がるように設定してもよい。このような設定と
することで、図３に示されるようにインバータ９を設け
ることなくＤＦＦ回路７をリセットすることができる。
て、ＣＥＬＬ信号をレーザダイオードの発光期間の開始
前に立ち下がり、レーザダイオードの発光期間の終了か
ら立ち上がるように設定してもよい。このような設定と
することで、図３に示されるようにインバータ９を設け
ることなくＤＦＦ回路７をリセットすることができる。
【００２８】次に、図４を参照しながら本発明のレーザ
ダイオード発光検出回路に係る第２の実施形態について
説明する。
ダイオード発光検出回路に係る第２の実施形態について
説明する。
【００２９】図４に示された第２の実施形態のレーザダ
イオード発光検出回路は、ＤＦＦ回路７に代えて、コン
パレータ６からの信号の出力を反転させるインバータ１
１と、インバータ１１の出力信号とＣＥＬＬ信号の出力
を反転させるインバータ９の出力信号を入力とするＮＯ
Ｒ回路１２と、ＮＯＲ回路の出力信号をセット入力と
し、インバータ９の出力信号をリセット入力とするＲＳ
ＦＦ（Reset-Set Flip-Flop)回路１３とを設けている。
イオード発光検出回路は、ＤＦＦ回路７に代えて、コン
パレータ６からの信号の出力を反転させるインバータ１
１と、インバータ１１の出力信号とＣＥＬＬ信号の出力
を反転させるインバータ９の出力信号を入力とするＮＯ
Ｒ回路１２と、ＮＯＲ回路の出力信号をセット入力と
し、インバータ９の出力信号をリセット入力とするＲＳ
ＦＦ（Reset-Set Flip-Flop)回路１３とを設けている。
【００３０】図４に示された第２の実施形態は、ＲＳＦ
Ｆ回路１３と、インバータ１１と、ＮＯＲ回路１２で保
持回路を構成している。インバータ１１とＮＯＲ回路１
２を使用することで、ＲＳＦＦ回路１３ではコンパレー
タ９出力の論理よりもＣＥＬＬ信号入力端子８の論理が
優先される。
Ｆ回路１３と、インバータ１１と、ＮＯＲ回路１２で保
持回路を構成している。インバータ１１とＮＯＲ回路１
２を使用することで、ＲＳＦＦ回路１３ではコンパレー
タ９出力の論理よりもＣＥＬＬ信号入力端子８の論理が
優先される。
【００３１】また、本実施形態においても、ＣＥＬＬ信
号はレーザダイオードの発光期間の開始前に立ち上が
り、レーザダイオードの発光期間の終了から立ち下が
る。また、ＣＥＬＬ信号が立ち下がってからレーザダイ
オードが発光を開始するまでの時間と、レーザダイオー
ドの発光期間が終了してからＣＥＬＬ信号が立ち下がる
までの時間も各々決められている。
号はレーザダイオードの発光期間の開始前に立ち上が
り、レーザダイオードの発光期間の終了から立ち下が
る。また、ＣＥＬＬ信号が立ち下がってからレーザダイ
オードが発光を開始するまでの時間と、レーザダイオー
ドの発光期間が終了してからＣＥＬＬ信号が立ち下がる
までの時間も各々決められている。
【００３２】図４に示された第２の実施形態のレーザダ
イオード発光検出回路は、ＣＥＬＬ信号入力端子８の電
圧がＬレベルである場合、ＲＳＦＦ回路１３はリセット
される。よって出力端子１０は強制的にＬレベルとな
る。ＣＥＬＬ信号入力端子８の電圧がＬレベルからＨレ
ベルに変化するとＲＳＦＦ回路１３のリセットが解除さ
れる。このとき、出力端子１０の出力はＬレベルのまま
である。ここで、コンパレータ６の出力がＨレベルにな
ると、ＲＳＦＦ回路１３の出力はセット状態となり、Ｈ
レベルに変化してその状態を保持する。よって、この状
態ではフォトダイオード３入力の論理に０が続いても出
力端子１０の出力はＨレベルのままで変化しない。ＣＥ
ＬＬ信号入力端子８の電圧がＨレベルからＬレベルに変
化すると、ＲＳＦＦ回路１３出力はリセットされ、出力
端子１０はＬレベルに戻り、その状態を保持する。
イオード発光検出回路は、ＣＥＬＬ信号入力端子８の電
圧がＬレベルである場合、ＲＳＦＦ回路１３はリセット
される。よって出力端子１０は強制的にＬレベルとな
る。ＣＥＬＬ信号入力端子８の電圧がＬレベルからＨレ
ベルに変化するとＲＳＦＦ回路１３のリセットが解除さ
れる。このとき、出力端子１０の出力はＬレベルのまま
である。ここで、コンパレータ６の出力がＨレベルにな
ると、ＲＳＦＦ回路１３の出力はセット状態となり、Ｈ
レベルに変化してその状態を保持する。よって、この状
態ではフォトダイオード３入力の論理に０が続いても出
力端子１０の出力はＨレベルのままで変化しない。ＣＥ
ＬＬ信号入力端子８の電圧がＨレベルからＬレベルに変
化すると、ＲＳＦＦ回路１３出力はリセットされ、出力
端子１０はＬレベルに戻り、その状態を保持する。
【００３３】上述した実施形態においても、検出したレ
ーザダイオードの発光状態の論理を時定数回路を用いず
にディジタル的に保持しているため、大容量のコンデン
サが不要となる。従って、ＬＳＩのチップサイズを縮小
することができる。また、時定数回路を使用していない
ため、大容量のコンデンサを放電する必要がなく、レー
ザダイオードの発光状態の保持と保持解除はディジタル
回路だけで済むため、処理を高速化することができ、故
障を早期に検出することができる。
ーザダイオードの発光状態の論理を時定数回路を用いず
にディジタル的に保持しているため、大容量のコンデン
サが不要となる。従って、ＬＳＩのチップサイズを縮小
することができる。また、時定数回路を使用していない
ため、大容量のコンデンサを放電する必要がなく、レー
ザダイオードの発光状態の保持と保持解除はディジタル
回路だけで済むため、処理を高速化することができ、故
障を早期に検出することができる。
【００３４】なお、上述した第２の実施形態の変形例と
して、ＣＥＬＬ信号をレーザダイオードの発光期間の開
始前に立ち下がり、レーザダイオードの発光期間の終了
から立ち上がるように設定してもよい。このような設定
とすることで、図５に示されるようにインバータ９を設
けることなくＲＳＦＦ回路１３をリセットすることがで
きる。
して、ＣＥＬＬ信号をレーザダイオードの発光期間の開
始前に立ち下がり、レーザダイオードの発光期間の終了
から立ち上がるように設定してもよい。このような設定
とすることで、図５に示されるようにインバータ９を設
けることなくＲＳＦＦ回路１３をリセットすることがで
きる。
【００３５】また、コンパレータ６は、Ｉ／Ｖ変換回路
４からの電圧信号が基準電圧を越えた場合にハイレベル
に遷移する信号を出力しているが、逆にローレベルに立
ち下がる信号を出力するものであってもよい。この場
合、インバータ１１を設ける必要がなくなる。
４からの電圧信号が基準電圧を越えた場合にハイレベル
に遷移する信号を出力しているが、逆にローレベルに立
ち下がる信号を出力するものであってもよい。この場
合、インバータ１１を設ける必要がなくなる。
【００３６】上述した実施形態は本発明の好適な実施の
形態である。但し、これに限定されるものではなく、本
発明の要旨を逸脱しない範囲内において種々変形実施が
可能である。
形態である。但し、これに限定されるものではなく、本
発明の要旨を逸脱しない範囲内において種々変形実施が
可能である。
【００３７】
【発明の効果】以上の説明より明らかなように本発明の
レーザダイオード発光検出回路は、レーザダイオードが
発光と消灯とを連続して繰り返す発光期間の開始前に第
３の状態に遷移し、発光期間の終了と共に第４の状態に
遷移するセル信号が第３の状態の期間のバースト信号の
第１の状態への遷移に同期してレーザダイオードの発光
状態を表す所定の出力状態を保持し、セル信号の第４の
状態への遷移に同期して保持した所定の出力状態を解除
する保持手段を有することにより、発光期間にレーザダ
イオードの発光状態が不安定になっても出力を保持する
ことができる。
レーザダイオード発光検出回路は、レーザダイオードが
発光と消灯とを連続して繰り返す発光期間の開始前に第
３の状態に遷移し、発光期間の終了と共に第４の状態に
遷移するセル信号が第３の状態の期間のバースト信号の
第１の状態への遷移に同期してレーザダイオードの発光
状態を表す所定の出力状態を保持し、セル信号の第４の
状態への遷移に同期して保持した所定の出力状態を解除
する保持手段を有することにより、発光期間にレーザダ
イオードの発光状態が不安定になっても出力を保持する
ことができる。
【００３８】また、保持手段がバースト信号をクロック
入力とし、セル信号をリセット入力とし、データ入力を
常時ハイレベルとするディレイフリップフロップである
ことにより、検出したレーザダイオードの発光状態の論
理をディジタル的に保持することができる。従って、レ
ーザダイオードの発光状態の論理を保持するための大容
量のコンデンサを用いた時定数回路が不要となり、ＬＳ
Ｉのチップサイズを縮小することができる。また、レー
ザダイオードの発光状態の保持と保持解除をディジタル
回路だけで行うことが可能となるため、高速で処理を行
うことが可能となり、レーザダイオードの故障検出時間
を短縮することができる。
入力とし、セル信号をリセット入力とし、データ入力を
常時ハイレベルとするディレイフリップフロップである
ことにより、検出したレーザダイオードの発光状態の論
理をディジタル的に保持することができる。従って、レ
ーザダイオードの発光状態の論理を保持するための大容
量のコンデンサを用いた時定数回路が不要となり、ＬＳ
Ｉのチップサイズを縮小することができる。また、レー
ザダイオードの発光状態の保持と保持解除をディジタル
回路だけで行うことが可能となるため、高速で処理を行
うことが可能となり、レーザダイオードの故障検出時間
を短縮することができる。
【００３９】また、保持手段がバースト信号とセル信号
を入力とするＮＯＲ回路と、ＮＯＲ回路の出力をセット
入力とし、セル信号をリセット入力とするセット−リセ
ットフリップフロップとを有することにより、検出した
レーザダイオードの発光状態の論理をディジタル的に保
持することができる。従って、レーザダイオードの発光
状態の論理を保持するための大容量のコンデンサを用い
た時定数回路が不要となり、ＬＳＩのチップサイズを縮
小することができる。また、レーザダイオードの発光状
態の保持と保持解除をディジタル回路だけで行うことが
可能となるため、高速で処理を行うことが可能となり、
レーザダイオードの故障検出時間を短縮することができ
る。
を入力とするＮＯＲ回路と、ＮＯＲ回路の出力をセット
入力とし、セル信号をリセット入力とするセット−リセ
ットフリップフロップとを有することにより、検出した
レーザダイオードの発光状態の論理をディジタル的に保
持することができる。従って、レーザダイオードの発光
状態の論理を保持するための大容量のコンデンサを用い
た時定数回路が不要となり、ＬＳＩのチップサイズを縮
小することができる。また、レーザダイオードの発光状
態の保持と保持解除をディジタル回路だけで行うことが
可能となるため、高速で処理を行うことが可能となり、
レーザダイオードの故障検出時間を短縮することができ
る。
【図１】本発明のレーザダイオード発光検出回路に係る
第１の実施形態の構成を表す図である。
第１の実施形態の構成を表す図である。
【図２】第１の実施形態の信号波形を表す図である。
【図３】第１の実施形態の変形例の構成を表す図であ
る。
る。
【図４】本発明のレーザダイオード発光検出回路に係る
第２の実施形態の構成を表す図である。
第２の実施形態の構成を表す図である。
【図５】第２の実施形態の変形例の構成を表す図であ
る。
る。
【図６】従来のレーザダイオード発光検出回路の構成を
表す図である。
表す図である。
【図７】従来のレーザダイオード発光検出回路の信号波
形を表す図である。
形を表す図である。
１ レーザダイオード ２ 光信号 ３ フォトダイオード ４ Ｉ／Ｖ変換回路 ５ 基準電圧源 ６ コンパレータ ７ ＤＦＦ回路 ８ ＣＥＬＬ信号入力端子 ９ インバータ １０ 出力端子 １１ インバータ １２ ＮＯＲ回路 １３ ＲＳＦＦ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 康弘 宮城県黒川郡大和町吉岡字雷神２番地 宮 城日本電気株式会社内 Ｆターム(参考） 5F073 EA12 GA38
Claims (7)
- 【請求項１】 レーザダイオードの発光状態を検出する
レーザダイオード発光検出回路であって、 前記レーザダイオードの発光タイミングに同期して第１
の状態に遷移し、該レーザダイオードの消灯タイミング
に同期して第２の状態に遷移するバースト信号を生成す
るバースト信号生成手段と、 前記レーザダイオードが発光と消灯とを連続して繰り返
す発光期間の開始前に第３の状態に遷移し、前記発光期
間の終了から第４の状態に遷移するセル信号が前記第３
の状態の期間の前記バースト信号の前記第１の状態への
遷移に同期して前記レーザダイオードの発光状態を表す
所定の出力状態を保持し、前記セル信号の第４の状態へ
の遷移に同期して保持した前記所定の出力状態を解除す
る保持手段と、 を有することを特徴とするレーザダイオード発光検出回
路。 - 【請求項２】 前記保持手段は、 前記バースト信号生成手段からの前記バースト信号をク
ロック入力とし、前記セル信号をリセット入力とし、デ
ータ入力を常時ハイレベルとするディレイフリップフロ
ップであることを特徴とする請求項１記載のレーザダイ
オード発光検出回路。 - 【請求項３】 前記保持手段は、 前記バースト信号と前記セル信号を入力とするＮＯＲ回
路と、 前記ＮＯＲ回路の出力をセット入力とし、前記セル信号
をリセット入力とするセット−リセットフリップフロッ
プとを有することを特徴とする請求項１記載のレーザダ
イオード発光検出回路。 - 【請求項４】 レーザダイオードの発光状態を検出する
レーザダイオード発光検出回路であって、 前記レーザダイオードの光信号を検出して電流信号に変
換する光検出手段と、 前記光検出手段からの電流信号を電圧信号に変換する電
流−電圧変換手段と、 前記電流−電圧変換手段からの電圧信号と、基準電圧発
生手段からの基準電圧とを比較し、前記電流−電圧変換
手段からの電圧信号が前記基準電圧発生手段からの前記
基準電圧を越えた場合に所定の信号を出力する比較手段
と、 前記比較手段に前記基準電圧を出力する前記基準電圧発
生手段と、 前記レーザダイオードが発光と消灯とを連続して繰り返
す発光期間の開始前に立ち上がり、前記発光期間の終了
から立ち下がるセル信号の出力を反転させる第１の出力
反転手段と、 前記比較手段の出力をクロック入力とし、前記第１の出
力反転手段の出力をリセット入力とし、データ入力を常
時ハイレベルとするディレイフリップフロップと、 を有することを特徴とするレーザダイオード発光検出回
路。 - 【請求項５】 レーザダイオードの発光状態を検出する
レーザダイオード発光検出回路であって、 前記レーザダイオードの光信号を検出して電流信号に変
換する光検出手段と、 前記光検出手段からの電流信号を電圧信号に変換する電
流−電圧変換手段と、 前記電流−電圧変換手段からの電圧信号と、基準電圧発
生手段からの基準電圧とを比較し、前記電流−電圧変換
手段からの電圧信号が前記基準電圧発生手段からの前記
基準電圧を越えた場合に所定の信号を出力する比較手段
と、 前記比較手段に前記基準電圧を出力する前記基準電圧発
生手段と、 前記レーザダイオードが発光と消灯とを連続して繰り返
す発光期間の開始前に立ち下がり、前記発光期間の終了
から立ち上がるセル信号をリセット入力とし、前記比較
手段の出力をクロック入力とし、データ入力を常時ハイ
レベルとするディレイフリップフロップと、 を有することを特徴とするレーザダイオード発光検出回
路。 - 【請求項６】 レーザダイオードの発光状態を検出する
レーザダイオード発光検出回路であって、 前記レーザダイオードの光信号を検出して電流信号に変
換する光検出手段と、 前記光検出手段からの電流信号を電圧信号に変換する電
流−電圧変換手段と、 前記電流−電圧変換手段からの電圧信号と、基準電圧発
生手段からの基準電圧とを比較し、前記電流−電圧変換
手段からの電圧信号が前記基準電圧発生手段からの前記
基準電圧を越えた場合に所定の信号を出力する比較手段
と、 前記比較手段に前記基準電圧を出力する前記基準電圧発
生手段と、 前記レーザダイオードが発光と消灯とを連続して繰り返
す発光期間の開始前に立ち上がり、前記発光期間の終了
から立ち下がるセル信号の出力を反転させる第２の出力
反転手段と、 前記比較手段からの所定の信号の出力を反転させる第３
の出力反転手段と、 前記第２の出力反転手段からの信号と前記第３の出力反
転手段からの信号を入力とし、両信号がローレベルであ
る場合に所定の信号を出力するＮＯＲ回路と、 前記ＮＯＲ回路の出力をセット入力とし、前記第２の出
力反転手段からの信号をリセット入力とするセット−リ
セットフリップフロップと、 を有することを特徴とするレーザダイオード発光検出回
路。 - 【請求項７】 レーザダイオードの発光状態を検出する
レーザダイオード発光検出回路であって、 前記レーザダイオードの光信号を検出して電流信号に変
換する光検出手段と、 前記光検出手段からの電流信号を電圧信号に変換する電
流−電圧変換手段と、 前記電流−電圧変換手段からの電圧信号と、基準電圧発
生手段からの基準電圧とを比較し、前記電流−電圧変換
手段からの電圧信号が前記基準電圧発生手段からの前記
基準電圧を越えた場合に所定の信号を出力をする比較手
段と、 前記比較手段に前記基準電圧を出力する前記基準電圧発
生手段と、 前記比較手段からの所定の信号の出力を反転させる第３
の出力反転手段と、 前記レーザダイオードが発光と消灯とを連続して繰り返
す発光期間の開始前に立ち下がり、前記発光期間の終了
から立ち上がるセル信号と、前記第３の出力反転手段か
らの信号を入力とし、両信号がローレベルである場合に
所定の信号を出力するＮＯＲ回路と、 前記ＮＯＲ回路の出力をセット入力とし、前記セル信号
をリセット入力とするセット−リセットフリップフロッ
プと、 を有することを特徴とするレーザダイオード発光検出回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11007005A JP2000208867A (ja) | 1999-01-13 | 1999-01-13 | レ―ザダイオ―ド発光検出回路 |
| US09/472,949 US6445721B1 (en) | 1999-01-13 | 1999-12-27 | Laser diode light emission sensing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11007005A JP2000208867A (ja) | 1999-01-13 | 1999-01-13 | レ―ザダイオ―ド発光検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208867A true JP2000208867A (ja) | 2000-07-28 |
Family
ID=11653963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11007005A Pending JP2000208867A (ja) | 1999-01-13 | 1999-01-13 | レ―ザダイオ―ド発光検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6445721B1 (ja) |
| JP (1) | JP2000208867A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010025782A1 (de) * | 2010-07-01 | 2012-01-05 | Rohde & Schwarz Gmbh & Co. Kg | Elektronische Schaltung zur optischen Ansteuerung eines Flip Flop |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0361966A (ja) * | 1989-07-31 | 1991-03-18 | Ricoh Co Ltd | 半導体レーザの出力制御装置 |
| JP2941353B2 (ja) | 1990-04-27 | 1999-08-25 | 富士通株式会社 | 半導体レーザ駆動回路 |
| JP3681447B2 (ja) * | 1995-10-25 | 2005-08-10 | 富士通株式会社 | 光波長安定化システム |
| US5754577A (en) * | 1996-07-23 | 1998-05-19 | Broadband Communications Products, Inc. | Compensation for variations in temperature and aging of laser diode by use of small signal, square-law portion of transfer function of diode detection circuit |
| US5986687A (en) * | 1996-11-11 | 1999-11-16 | Asahi Kogaku Kogyo Kabushiki Kaisha | Laser scan based recording apparatus |
| US6229833B1 (en) * | 1997-10-16 | 2001-05-08 | Fujitsu Limited | Laser diode protecting circuit and laser driving current control circuit |
| JPH11266049A (ja) * | 1998-03-17 | 1999-09-28 | Fujitsu Ltd | 発光素子駆動装置 |
-
1999
- 1999-01-13 JP JP11007005A patent/JP2000208867A/ja active Pending
- 1999-12-27 US US09/472,949 patent/US6445721B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6445721B1 (en) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9083338B2 (en) | Digital noise protection circuit and method | |
| US7047434B2 (en) | Data transfer control device and electronic equipment | |
| US7606105B2 (en) | Deep power down mode control circuit | |
| JP5004973B2 (ja) | 温度変化、経年劣化、およびその他の効果に対する免疫を有する駆動レーザダイオード | |
| JP2000208867A (ja) | レ―ザダイオ―ド発光検出回路 | |
| JP2009077172A (ja) | アナログデジタル変換器及び撮像装置 | |
| JP3746939B2 (ja) | レーザダイオードの故障検出回路並びに故障検出方法 | |
| CN115940892A (zh) | 一种时钟电路以及电子设备 | |
| JP2008288926A (ja) | 電子機器 | |
| JP2017073700A (ja) | クロック再生回路、光モジュール及びクロック再生方法 | |
| US20100019819A1 (en) | Delay Circuit | |
| US8446189B2 (en) | Power-on reset circuit | |
| JPH10200586A (ja) | データ信号伝送方法および半導体装置の信号入力回路 | |
| JPS62154928A (ja) | 光受信回路 | |
| JP2002217835A (ja) | 光出力断検出回路 | |
| KR20080035366A (ko) | 반도체 메모리 장치의 데이터 래치 회로 | |
| JPH01263563A (ja) | レベル判定回路 | |
| JP2021073767A (ja) | デマルチプレクサ回路、及び半導体集積回路 | |
| JP2722912B2 (ja) | アラーム信号調整回路 | |
| JP2005301388A (ja) | 半導体集積回路 | |
| JPH05243987A (ja) | 位相比較器 | |
| JPH1197786A (ja) | 半導体レーザ制御装置 | |
| JPH09321746A (ja) | クロック断検出回路 | |
| JP2007129298A (ja) | Ａｓｋ変調方法及びａｓｋ送信器 | |
| KR19990048859A (ko) | 반도체 메모리 소자의 어드레스 전이 검출기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030617 |