JP2001352003A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JP2001352003A
JP2001352003A JP2000172460A JP2000172460A JP2001352003A JP 2001352003 A JP2001352003 A JP 2001352003A JP 2000172460 A JP2000172460 A JP 2000172460A JP 2000172460 A JP2000172460 A JP 2000172460A JP 2001352003 A JP2001352003 A JP 2001352003A
Authority
JP
Japan
Prior art keywords
wiring board
sealing
cavity
positioning
positioning block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000172460A
Other languages
English (en)
Other versions
JP4280394B2 (ja
Inventor
Tomoharu Ishizuka
智晴 石塚
Yoshinori Suzuki
義則 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2000172460A priority Critical patent/JP4280394B2/ja
Publication of JP2001352003A publication Critical patent/JP2001352003A/ja
Application granted granted Critical
Publication of JP4280394B2 publication Critical patent/JP4280394B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

(57)【要約】 【課題】 シールリングのロウ付けの際に用いる位置決
めブロックの並べ直し作業をなくし、効率の良い配線基
板の製造方法を提供する。 【解決手段】 分割後に配線基板となる多数の製品部1
1を備えた多数個取り用大判10のうち、各製品部11
の第1主面4側に形成された電子部品搭載用凹部2に位
置決め用ブロック7を配置する工程と、電子部品搭載用
凹部4の周囲に設けられた封止用メタライズ層5上に封
止リング8を載置する工程と、封止用メタライズ層5と
封止リング8とを接合する工程と、位置決め用ブロック
7を配置を維持したまま、多数個取り用大判10から取
り外し、他の多数個取り用大判10の各製品部11の電
子部品搭載用凹部2に移送する工程と、封止リング8を
接合した多数個取り用大判10を製品部11ごとに分割
し、各配線基板1とする工程と、を含む配線基板の製造
方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】配線基板の製造方法に関し、
より詳細には、分割後に配線基板となる多数の製品部を
備えた多数個取り用大判に位置決め用ブロックを用いて
封止リングを接合する配線基板の製造方法に関する。
【0002】
【従来の技術】従来、配線基板の封止用メタライズ層へ
シールリングをろう付けする方法として、各配線基板に
分割する前の多数個取り用大判の状態でシールリングを
ろう付けする方法が知られている。すなわち、分割後に
配線基板となる製品部ごとに電子部品を搭載する凹部
(キャビティ)内に位置決めブロックを配置したうえ
で、封止用メタライズ層とシールリングとの間に介在さ
せたロウ材を溶融させ、封止用メタライズ層とシールリ
ングを固着する。この方法によれば一度に多数の製品部
でのロウ付けができるので、作業効率がよいというメリ
ットがあった。
【0003】
【発明が解決しようとする課題】しかし、各多数個取り
用大判の製品部に位置決め用ブロックを配置する工程は
煩雑であり、製造コストアップの一因となっていた。特
に、製品の小型化に伴い、位置決めブロックも小型化
し、配置したり、除去したりするのが、熟練を要する作
業となっていた。
【0004】
【課題を解決するための手段】しかして、上記課題を解
決するための請求項1に記載の配線基板の製造方法は、
第1主面と第2主面とを有し、分割後に配線基板となる
多数の製品部を備えた多数個取り用大判のうち、上記各
製品部の第1主面側に形成された電子部品搭載用凹部に
位置決め用ブロックを配置する工程と、上記電子部品搭
載用凹部の周囲に設けられた封止用メタライズ層上に封
止リングを載置する工程と、上記封止用メタライズ層と
上記封止リングとを接合する工程と、上記位置決め用ブ
ロックを上記配置を維持したまま、上記多数個取り用大
判から取り外し、他の多数個取り用大判の各製品部の電
子部品搭載用凹部に移送する工程と、上記封止リングを
接合した多数個取り用大判を製品部ごとに分割し、各配
線基板とする工程と、を含むことを特徴とする。
【0005】本発明によれば、最初の多数個取り用大判
については、位置決めブロックを配置することを要する
が、その後、ろう付けされる多数個取り用大判について
は、その前のろう付け工程に用いられた位置決めブロッ
クをその配置のまま次の多数個取り用大判に一括して移
動すれば足りるので、作業効率が飛躍的に向上する。
【0006】なお、位置決めブロックの材質としては、
焼成済みのセラミック等、ロウ付け温度に耐えれる材質
のものであれば、特に限定されない。また、シールリン
グの材質は特に限定されないが、コバールや42アロイ
等公知の材料が好適に用いられる。
【0007】移動方法としては、多数の吸引孔を有する
吸着板により、各位置決めブロックを吸着し、ろう付け
が済んだ多数個取り用大判から位置決めブロックを取り
除き、そのままろう付け前の他の多数個取り用大判に移
動して各製品部の凹部にセットするとよい。
【0008】さらに、請求項2に記載の発明は、前記封
止用メタライズ層には、予めロウ材が固着されているこ
とを特徴とする。各製品部へのシールリングの配置方法
しては、それぞれ手作業で配置する方法も考えられる
が、より効率的な方法としては、多数のシールリングを
振動させつつ各製品部上に流し、位置決めマスクを介し
て、各封止用メタライズ層上にシールリングを配置する
方法が好ましい。この方法を用いる場合、多数個取り大
判も傾けたり、振動させたりするので、ロウ材のプリフ
ォーム等を用いた場合には、予め載置したプリフォーム
が外れるおそれがある。これに対して、ロウ材は予め封
止用メタライズ層にろう付けしておくと、ロウ材が外れ
るおそれがなく、シールリングと封止用メタライズ層の
ろう付けを効率的かつ確実に行うことができる。
【0009】
【発明の実施の形態】以下、本発明にかかる配線基板の
製造方法について、図1乃至図8を参照しつつ、詳細に
説明する。まず、図中10は、第1主面および第2主面
を有し、分割後に各配線基板1となる製品部11を有す
る多数個取り用大判(以下、単に大判ともいう)であ
る。なお、図1は大判10の平面図、図2はその部分拡
大断面図を示す。各製品部11の中央部には平面視方形
で下方に向かって階段状で幅狭となるキャビティ(凹
部)2を備えている。また、大判10の第1主面(上面
4)には、各キャビティ2の周囲に封止用メタライズ層
5が平面視四角枠状に形成されている。このメタライズ
層5には、図示しないがニッケルメッキ層が形成されて
いる。さらに、各製品部11の境界線上には、分割のた
めのブレーク溝12、13が形成されている。
【0010】このような大判10は、まず、各層15、
16、17をなし所定数の基板部分がとれるように形成
されたアルミナを主成分とするセラミックグリーンシー
ト(厚さ0.25mm〜0.3mm)をそれぞれ製造す
る。そして、各層に対応する形状に切断、打ち抜きし、
封止用メタライズ層や配線層さらにはメッキ用の共通導
体層などのW、Mo等のメタライズペーストを印刷す
る。こうして製造されたセラミックグリーンシートを積
層、圧着して未焼成セラミック大判とした後、焼成して
図1に示す大判10が得られる(図1、図2参照)。
【0011】次に、各製品部11の封止用メタライズ層
5に対応した平面視四角枠状のロウ材(銀ろう)のプリ
フォームを各封止用メタライズ層5上に載置し、加熱・
溶融させて、ロウ材6を封止用メタライズ層上に形成す
る(図3参照)。次に、図4に示すように、各キャビテ
ィ2内に位置決めブロック7を配置する。最初の大判1
0に対しては手作業により位置決めブロック7を並べる
必要がある。
【0012】次に、各位置決めブロック7の周囲、すな
わち、予めロウ材を被着させた封止用メタライズ層5の
上に平面視四角枠状のコバールからなるシールリング8
を載置する(図5参照)。このような状態で、再度、ロ
ウ材6を加熱溶融させ、シールリング8のろう付けを完
了する(図7)。
【0013】ろう付け工程が終了した大判10からは、
図7に示すように多数の吸引孔14を備えた吸着板9を
用い、位置決めブロック7を吸着して取り除く。取り除
かれた位置決めブロック7はその配置のまま、再び図3
に示すようにろう付け前の他の大判のキャビティに移し
替えられる。このような方法によれば、ろう付け作業が
終了した大判10から一度に使用済みの位置決めブロッ
ク7を取り除くことができ、さらに、2回目以降のろう
付け作業については、位置決めブロック7を手作業にて
並べる必要がない。したがって、多数の大判へのシール
リング8のろう付けを効率よく行うことができ、延いて
は、製造コストを低減できる。
【0014】なお、シールリング8のロウ付けを終えた
大判10は、シールリング8の表面および各配線層の表
面にNiメッキやAuメッキ等のメッキを施した後、各
ブレーク溝12、13に沿って分割され、多数の配線基
板1となる(図8参照)。配線基板1は、キャビティ2
にSAWフィルタ等の電子部品が搭載された後、シール
リング8に蓋を接合する等して用いられる。
【0015】本発明の配線基板の製造方法によれば、一
旦、配置された位置決め用ブロックをその配置のまま、
他の大判に移送することにより、各大判ごとに別途配置
し直す必要がなくなる。すなわち、最初の一つの大判に
ついては、各電子部品搭載用凹部にブロックを配置する
必要があるが、それらを使用後(ロウ付け後)にそのま
まの配置で他の大判上に移送することにより、並べ直す
手間が省け、生産効率が飛躍的に向上する。
【図面の簡単な説明】
【図1】本発明にかかる多数個取り大判の平面図。
【図2】図1の多数個取り大判の部分拡大断面図。
【図3】図2の多数個取り大判の封止用メタライズ層上
にロウ材を被着させた状態を示す部分拡大断面図。
【図4】位置決めブロックを各キャビティに配置した状
態を示す部分拡大断面図。
【図5】シールリングを載置した状態を示す部分拡大断
面図。
【図6】シールリングをロウ付けした状態を示す部分拡
大断面図。
【図7】吸着板に位置決めブロックを吸着させて、大判
から位置決めブロックを取り除く工程を示す説明図。
【図8】大判を分割した後の配線基板の断面図。
【符号の説明】
1 配線基板 2 キャビティ(凹部) 4 上面 5 封止用メタライズ層 6 ロウ材 7 位置決めブロック 8 シールリング 9 吸着板 10 多数個取り大判 11 製品部 12、13 ブレーク溝 14 吸引孔

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 第1主面と第2主面とを有し、分割後に
    配線基板となる多数の製品部を備えた多数個取り用大判
    のうち、上記各製品部の第1主面側に形成された電子部
    品搭載用凹部に位置決め用ブロックを配置する工程と、 上記電子部品搭載用凹部の周囲に設けられた封止用メタ
    ライズ層上に封止リングを載置する工程と、 上記封止用メタライズ層と上記封止リングとを接合する
    工程と、 上記位置決め用ブロックを上記配置を維持したまま、上
    記多数個取り用大判から取り外し、他の多数個取り用大
    判の各製品部の電子部品搭載用凹部に移送する工程と、 上記封止リングを接合した多数個取り用大判を製品部ご
    とに分割し、各配線基板とする工程と、 を含むことを特徴とする配線基板の製造方法。
  2. 【請求項2】 前記封止用メタライズ層には、予めロウ
    材が固着されていることを特徴とする請求項1に記載の
    配線基板の製造方法。
JP2000172460A 2000-06-08 2000-06-08 配線基板の製造方法 Expired - Fee Related JP4280394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000172460A JP4280394B2 (ja) 2000-06-08 2000-06-08 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000172460A JP4280394B2 (ja) 2000-06-08 2000-06-08 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001352003A true JP2001352003A (ja) 2001-12-21
JP4280394B2 JP4280394B2 (ja) 2009-06-17

Family

ID=18674859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000172460A Expired - Fee Related JP4280394B2 (ja) 2000-06-08 2000-06-08 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4280394B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013573A (ja) * 2005-06-30 2007-01-18 Kyocera Kinseki Corp 圧電デバイスの製造方法
WO2009004808A1 (ja) * 2007-07-04 2009-01-08 Akim Corporation 電子部品パッケージ製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013573A (ja) * 2005-06-30 2007-01-18 Kyocera Kinseki Corp 圧電デバイスの製造方法
JP4704819B2 (ja) * 2005-06-30 2011-06-22 京セラキンセキ株式会社 圧電デバイスの製造方法
WO2009004808A1 (ja) * 2007-07-04 2009-01-08 Akim Corporation 電子部品パッケージ製造方法
JP2009016537A (ja) * 2007-07-04 2009-01-22 Akim Kk 電子部品パッケージ製造方法
JP4723540B2 (ja) * 2007-07-04 2011-07-13 アキム株式会社 電子部品パッケージ製造方法

Also Published As

Publication number Publication date
JP4280394B2 (ja) 2009-06-17

Similar Documents

Publication Publication Date Title
JPWO2003017364A1 (ja) 電子装置及びその製造方法
EP2980048B1 (en) Apparatus and method for producing (metallic plate)-(ceramic board) laminated assembly, and apparatus and method for producing substrate for power modules
JP4068367B2 (ja) 圧電デバイス用集合基板、圧電デバイス及びその製造方法
JP3856573B2 (ja) リードレスパッケージの製造方法
JP5448400B2 (ja) セラミック部品の製造方法
JP4280394B2 (ja) 配線基板の製造方法
JP2002516492A (ja) 電子構成素子特に音響的な表面弾性波構成素子のための多面取りプリントパネル、およびバンプとろう材フレームとスペース保持体とこれに類するものとを多面取りプリントパネル上に構成するための方法
JP4144265B2 (ja) 電子部品の製造方法、電子部品製造用の母基板及び電子部品の中間成形物並びに電子部品
CN102332885A (zh) 带贯通电极的玻璃基板的制造方法及电子部件的制造方法
JP4511311B2 (ja) 多数個取り配線基板および電子装置
JP4049073B2 (ja) スクリーン印刷用チャック板
JP3330104B2 (ja) 多数個取りセラミック配線基板の製造方法
JP4476064B2 (ja) 多数個取り電子部品収納用パッケージおよび電子装置
JP2001179731A (ja) セラミック製配線基板及びその製造方法
JP3916136B2 (ja) セラミック基板
JP2004221520A (ja) 発光素子収納用パッケージおよび発光装置
JP3115706B2 (ja) 目白配置配線基板の製造方法
JP2005175280A (ja) 電子部品用パッケージの製造方法
JP3058999B2 (ja) 目白配置配線基板
JP2004023051A (ja) 多数個取り配線基板
JP3878842B2 (ja) 多数個取り配線基板
JP2005229135A (ja) セラミック製配線基板及びその製造方法
JP2005302957A (ja) 多数個取り配線基板
JP4740404B2 (ja) セラミック連結基板の製造方法
JP2002373955A (ja) パワーモジュール基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees