JP2001350501A - 機能分割式モータマルチリレー - Google Patents
機能分割式モータマルチリレーInfo
- Publication number
- JP2001350501A JP2001350501A JP2000171992A JP2000171992A JP2001350501A JP 2001350501 A JP2001350501 A JP 2001350501A JP 2000171992 A JP2000171992 A JP 2000171992A JP 2000171992 A JP2000171992 A JP 2000171992A JP 2001350501 A JP2001350501 A JP 2001350501A
- Authority
- JP
- Japan
- Prior art keywords
- protection
- cpu
- control
- motor
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electric Motors In General (AREA)
- Relay Circuits (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【課題】ＣＰＵ負荷が大きくても、保護処理の応答性を
高くする。 【解決手段】プラント機器を駆動するモータ１０６に電
気を供給する遮断器１０１を備え、コントローラ１１９
からモータに対する運転／停止指令は制御ＣＰＵ１１３
と接触器１０５を介して送信される。保護ＣＰＵ１０８
は変流器１０３、零相変流器１０４より検出される漏
電、欠相・不平衡に対する電気保護を行う。各ＣＰＵは
接触器１０５を入／切する保護ＤＯ及び制御ＤＯに対
し、それぞれ出力する。
高くする。 【解決手段】プラント機器を駆動するモータ１０６に電
気を供給する遮断器１０１を備え、コントローラ１１９
からモータに対する運転／停止指令は制御ＣＰＵ１１３
と接触器１０５を介して送信される。保護ＣＰＵ１０８
は変流器１０３、零相変流器１０４より検出される漏
電、欠相・不平衡に対する電気保護を行う。各ＣＰＵは
接触器１０５を入／切する保護ＤＯ及び制御ＤＯに対
し、それぞれ出力する。
Description
【０００１】
【発明の属する技術分野】プラント機器の制御処理及び
電気保護処理を行うモータマルチリレーに関する。
電気保護処理を行うモータマルチリレーに関する。
【０００２】
【従来の技術】従来のモータマルチリレーはプラント機
器を駆動するモータに電気を供給する遮断器を備え、ま
た、コントローラからモータに対する運転／停止指令を
受信して接触器に対して出力する。そして、モータの始
動／停止状態や変流器や零相変流器より検出される漏
電、欠相・不平衡に対する電気保護が動作したことを、
１台のＣＰＵによりコントローラに送信していた。
器を駆動するモータに電気を供給する遮断器を備え、ま
た、コントローラからモータに対する運転／停止指令を
受信して接触器に対して出力する。そして、モータの始
動／停止状態や変流器や零相変流器より検出される漏
電、欠相・不平衡に対する電気保護が動作したことを、
１台のＣＰＵによりコントローラに送信していた。
【０００３】図５にモータマルチリレーの処理フローを
示す。接触器の入／切制御（Ｓ４０１）を行っている
際、漏電、過電流、不平衡など保護処理の割込みが発生
すると（Ｓ４０２）、接触器を切（Ｓ４０３）にし、モ
ータ停止（Ｓ４０４）にする。そして、保護処理が完了
し、通信及び制御ができる状態になるまで（Ｓ４０
５）、通信及び接触器の入／切制御を行わない処理をし
ていた。
示す。接触器の入／切制御（Ｓ４０１）を行っている
際、漏電、過電流、不平衡など保護処理の割込みが発生
すると（Ｓ４０２）、接触器を切（Ｓ４０３）にし、モ
ータ停止（Ｓ４０４）にする。そして、保護処理が完了
し、通信及び制御ができる状態になるまで（Ｓ４０
５）、通信及び接触器の入／切制御を行わない処理をし
ていた。
【０００４】
【発明が解決しようとする課題】従来のモータマルチリ
レーでは、ＣＰＵ１台で制御処理及び電気保護処理を行
っている為、ＣＰＵ負荷が大きいと、保護処理の割込み
が発生しても接触器を切るまでに時間がかかっていた。
レーでは、ＣＰＵ１台で制御処理及び電気保護処理を行
っている為、ＣＰＵ負荷が大きいと、保護処理の割込み
が発生しても接触器を切るまでに時間がかかっていた。
【０００５】この対策として、高い処理能力を持つＣＰ
Ｕを用いる必要があった。しかし、コントロールセンタ
内には接触器や継電器などのノイズ発生源があるため、
高い処理能力を持つＣＰＵではノイズ電圧を制御信号と
間違えて誤動作をおこす恐れがあった。
Ｕを用いる必要があった。しかし、コントロールセンタ
内には接触器や継電器などのノイズ発生源があるため、
高い処理能力を持つＣＰＵではノイズ電圧を制御信号と
間違えて誤動作をおこす恐れがあった。
【０００６】本発明の目的は、従来技術の問題点を克服
し、保護処理の高速化と誤動作を生じないモータマルチ
リレーを提供することにある。
し、保護処理の高速化と誤動作を生じないモータマルチ
リレーを提供することにある。
【０００７】
【発明が課題を解決する手段】上記の課題を達成するた
め、本発明はモータマルチリレーのＣＰＵを制御用と保
護用に分けて設ける。これにより、ＣＰＵ負荷分散を行
うと共にＤＰＭと呼ばれるデータ交換用共有メモリ（Ｄ
ＰＭ）を設け、互いのＣＰＵ処理実行回数を健全性確認
処理あるいはデータ返送チェック処理として介して行う
ことを特徴とする。
め、本発明はモータマルチリレーのＣＰＵを制御用と保
護用に分けて設ける。これにより、ＣＰＵ負荷分散を行
うと共にＤＰＭと呼ばれるデータ交換用共有メモリ（Ｄ
ＰＭ）を設け、互いのＣＰＵ処理実行回数を健全性確認
処理あるいはデータ返送チェック処理として介して行う
ことを特徴とする。
【０００８】さらに、保護ＣＰＵ処理結果を保護ＤＯ
に、制御ＣＰＵの処理結果を制御ＤＯに反映し、前記健
全性確認処理及びデータ返送チェック処理において異常
を検出した場合、保護ＤＯもしくは制御ＤＯをオフする
ことを特徴とする。
に、制御ＣＰＵの処理結果を制御ＤＯに反映し、前記健
全性確認処理及びデータ返送チェック処理において異常
を検出した場合、保護ＤＯもしくは制御ＤＯをオフする
ことを特徴とする。
【０００９】
【発明の実施の形態】本発明の機能分割式モータマルチ
リレーの実施例を説明する。図１は本発明のモータマル
チリレーの一実施例による構成図である。モータに電気
を供給する遮断器１０１、モータマルチリレー１０の電
源回路１０７に電気を供給する変圧器１０２、動力線の
電流値を測定する変流器１０３、動力線の欠相・不平衡
を検出する零相変流器１０４、モータ１０６に電気を供
給する接触器１０５、接触器１０５を入／切する継電器
１１８、変流器１０３及び零相変流器１０４から漏電、
過電流、不平衡の異常検出を行い、異常であれば保護Ｄ
Ｏ１１２に対しＯＦＦ指令を出力する保護ＣＰＵ１０８
を備えている。
リレーの実施例を説明する。図１は本発明のモータマル
チリレーの一実施例による構成図である。モータに電気
を供給する遮断器１０１、モータマルチリレー１０の電
源回路１０７に電気を供給する変圧器１０２、動力線の
電流値を測定する変流器１０３、動力線の欠相・不平衡
を検出する零相変流器１０４、モータ１０６に電気を供
給する接触器１０５、接触器１０５を入／切する継電器
１１８、変流器１０３及び零相変流器１０４から漏電、
過電流、不平衡の異常検出を行い、異常であれば保護Ｄ
Ｏ１１２に対しＯＦＦ指令を出力する保護ＣＰＵ１０８
を備えている。
【００１０】保護ＣＰＵ１０８は、ＤＰＭ１１０と呼ば
れるデータ交換用共有メモリに自己の処理実行回数、保
護ＤＯ１１２のＯＮ／ＯＦＦ状態及び変流器１０３から
入力される動力線の電流値を書込み、かつ制御ＣＰＵ１
１３処理実行回数及び制御ＣＰＵ１１３から返信された
保護ＣＰＵ１０８処理実行回数をＤＰＭ１１０から受信
し、正常であるか判断する処理行い保護ＤＯ１１２に対
しＯＮ／ＯＦＦ指令を出力する。
れるデータ交換用共有メモリに自己の処理実行回数、保
護ＤＯ１１２のＯＮ／ＯＦＦ状態及び変流器１０３から
入力される動力線の電流値を書込み、かつ制御ＣＰＵ１
１３処理実行回数及び制御ＣＰＵ１１３から返信された
保護ＣＰＵ１０８処理実行回数をＤＰＭ１１０から受信
し、正常であるか判断する処理行い保護ＤＯ１１２に対
しＯＮ／ＯＦＦ指令を出力する。
【００１１】保護ＤＯ１１２は、保護ＣＰＵ１０８が正
常に動作していることを検出する保護ＷＤＴ(ウオッチ
ドックタイマ)１０９、保護ＷＤＴ１０９の検出結果と
保護ＣＰＵ１０８の異常検出結果を否定論理和１１１に
より処理した結果によりＯＮ／ＯＦＦする。
常に動作していることを検出する保護ＷＤＴ(ウオッチ
ドックタイマ)１０９、保護ＷＤＴ１０９の検出結果と
保護ＣＰＵ１０８の異常検出結果を否定論理和１１１に
より処理した結果によりＯＮ／ＯＦＦする。
【００１２】制御ＣＰＵ１１３は、その処理実行回数、
制御ＤＯ１１７のＯＮ／ＯＦＦ状態及び継電器１１８か
ら入力される接触器１０５の入／切情報を書込み、かつ
保護ＣＰＵ１０８処理実行回数及び保護ＣＰＵ１０８か
ら返信された制御ＣＰＵ１１３処理実行回数をＤＰＭ１
１０から受信し、正常であるか判断する処理行い、かつ
モータ１０６に対し運転／停止指令を出力する。
制御ＤＯ１１７のＯＮ／ＯＦＦ状態及び継電器１１８か
ら入力される接触器１０５の入／切情報を書込み、かつ
保護ＣＰＵ１０８処理実行回数及び保護ＣＰＵ１０８か
ら返信された制御ＣＰＵ１１３処理実行回数をＤＰＭ１
１０から受信し、正常であるか判断する処理行い、かつ
モータ１０６に対し運転／停止指令を出力する。
【００１３】制御ＷＤＴ１１４は制御ＣＰＵ１１３の正
常に動作していることを検出する。制御ＷＤＴ１１４の
検出結果と保護ＷＤＴ１０９の検出結果を否定論理和１
１５により処理し、その結果と制御ＣＰＵ１１３からの
出力指令を否定論理積１１６により処理し、その結果に
より制御ＤＯ１１７をＯＮ／ＯＦＦする。
常に動作していることを検出する。制御ＷＤＴ１１４の
検出結果と保護ＷＤＴ１０９の検出結果を否定論理和１
１５により処理し、その結果と制御ＣＰＵ１１３からの
出力指令を否定論理積１１６により処理し、その結果に
より制御ＤＯ１１７をＯＮ／ＯＦＦする。
【００１４】本システムを簡略に説明する。遮断器１０
１を投入することにより変圧器１０２に電気が流れ電源
回路１０７を通じて制御ＣＰＵ１１３及び保護ＣＰＵ１
０８に電気が供給される。また、接触器１０５が投入さ
れたことによりモータ１０６に電気が流れるため動力線
に設けている変流器１０３や零相変流器１０４にて電流
値、欠相・不平衡が検知できる。
１を投入することにより変圧器１０２に電気が流れ電源
回路１０７を通じて制御ＣＰＵ１１３及び保護ＣＰＵ１
０８に電気が供給される。また、接触器１０５が投入さ
れたことによりモータ１０６に電気が流れるため動力線
に設けている変流器１０３や零相変流器１０４にて電流
値、欠相・不平衡が検知できる。
【００１５】電気保護処理として、モータマルチリレー
１０に設けている保護ＣＰＵ１０８で電流値、欠相・不
平衡を検知し、ＤＰＭ１１０を介して接触器１０５の入
／切情報を受信して、接触器１０５が入の状態で電流値
が規定値以上、接触器１０５が切の状態で電流値が規定
値未満であるか判断し、かつＤＰＭ１１０を介して制御
ＣＰＵ１１３の状態をチェックし正常ならば保護ＤＯ１
１２に対しＯＮ指令を出力する。
１０に設けている保護ＣＰＵ１０８で電流値、欠相・不
平衡を検知し、ＤＰＭ１１０を介して接触器１０５の入
／切情報を受信して、接触器１０５が入の状態で電流値
が規定値以上、接触器１０５が切の状態で電流値が規定
値未満であるか判断し、かつＤＰＭ１１０を介して制御
ＣＰＵ１１３の状態をチェックし正常ならば保護ＤＯ１
１２に対しＯＮ指令を出力する。
【００１６】制御処理として、モータマルチリレー１０
に設けている制御ＣＰＵ１１３で、ＤＰＭ１１０を介し
て保護ＣＰＵの状態をチェックし、かつモータ１０６に
対しプラント機器を一括監視するコントローラ１１９か
らの運転／停止指令を受信し、制御ＤＯ１１７に対しＯ
Ｎ／ＯＦＦ指令を出力する。
に設けている制御ＣＰＵ１１３で、ＤＰＭ１１０を介し
て保護ＣＰＵの状態をチェックし、かつモータ１０６に
対しプラント機器を一括監視するコントローラ１１９か
らの運転／停止指令を受信し、制御ＤＯ１１７に対しＯ
Ｎ／ＯＦＦ指令を出力する。
【００１７】保護ＤＯ１１２がＯＮで、制御ＤＯ１１７
がＯＮであれば継電器１１８に電気が供給され接触器１
０５が入りとなり、モータ１０６に電気が供給されモー
タ１０６が運転となる。
がＯＮであれば継電器１１８に電気が供給され接触器１
０５が入りとなり、モータ１０６に電気が供給されモー
タ１０６が運転となる。
【００１８】図２はシステムの動作を示すフロー図であ
る。保護ＣＰＵ１０８は漏電、過電流、不平衡を検知し
（Ｓ１０１〜Ｓ１０３）、異常があれば保護ＤＯ１１２
がＯＦＦ（Ｓ１０６）となり、継電器１１８に電流が流
れないので、モータ１０６が制御不可（Ｓ１２０）とな
る。
る。保護ＣＰＵ１０８は漏電、過電流、不平衡を検知し
（Ｓ１０１〜Ｓ１０３）、異常があれば保護ＤＯ１１２
がＯＦＦ（Ｓ１０６）となり、継電器１１８に電流が流
れないので、モータ１０６が制御不可（Ｓ１２０）とな
る。
【００１９】保護ＣＰＵ１０８が異常を検出しなけれ
ば、保護ＷＤＴ１０９のウオッチドックタイマによる保
護ＣＰＵ１０８の異常有無を検出する（Ｓ１０４）。保
護ＣＰＵ１０８の異常を検出した場合、保護ＤＯ１１２
がＯＦＦされ（Ｓ１０６）、モータ１０６が制御不可と
なる（Ｓ１２０）。一方、正常な場合は、後述する保護
ＣＰＵ異常検出処理が行われる（Ｓ１０５）。この結
果、保護ＤＯ１１２がＯＦＦであれば、保護ＣＰＵ１０
８が異常と判断され、モータ１０６は制御不可となる。
ば、保護ＷＤＴ１０９のウオッチドックタイマによる保
護ＣＰＵ１０８の異常有無を検出する（Ｓ１０４）。保
護ＣＰＵ１０８の異常を検出した場合、保護ＤＯ１１２
がＯＦＦされ（Ｓ１０６）、モータ１０６が制御不可と
なる（Ｓ１２０）。一方、正常な場合は、後述する保護
ＣＰＵ異常検出処理が行われる（Ｓ１０５）。この結
果、保護ＤＯ１１２がＯＦＦであれば、保護ＣＰＵ１０
８が異常と判断され、モータ１０６は制御不可となる。
【００２０】保護ＤＯ１１２がＯＮと判定されると（Ｓ
１０７）、制御ＷＤＴ１１４により制御ＣＰＵ１１３が
異常有無を検出する（Ｓ１０８）。異常を検出した場
合、制御ＣＰＵ１１３からモータ１０６に対する運転／
停止指令が制御ＤＯ１１７に出力されないので、モータ
１０６が制御不可となる（Ｓ１２０）。正常な場合は、
後述する制御ＣＰＵ異常検出処理を行い、制御ＤＯ１１
７がＯＮできるか判定する。ＯＮできない場合、モータ
１０６は制御不可となる（Ｓ１２０）。
１０７）、制御ＷＤＴ１１４により制御ＣＰＵ１１３が
異常有無を検出する（Ｓ１０８）。異常を検出した場
合、制御ＣＰＵ１１３からモータ１０６に対する運転／
停止指令が制御ＤＯ１１７に出力されないので、モータ
１０６が制御不可となる（Ｓ１２０）。正常な場合は、
後述する制御ＣＰＵ異常検出処理を行い、制御ＤＯ１１
７がＯＮできるか判定する。ＯＮできない場合、モータ
１０６は制御不可となる（Ｓ１２０）。
【００２１】制御ＤＯ１１７がＯＮできる場合、モータ
１０６に対しプラント機器を一括監視するコントローラ
１１９からの運転／停止指令（Ｓ１１１）を制御ＣＰＵ
１１３にて判断する。運転指令であれば、制御ＤＯ１１
７をＯＮ（Ｓ１１２）し、接触器１０５を入／切する継
電器１１８に電気が流れ（Ｓ１１３）、接触器１０５を
入し（Ｓ１１４）、モータ１０６が始動（Ｓ１１５）す
る。一方、停止指令であれば、制御ＤＯ１１７をＯＦＦ
（Ｓ１１６）し、接触器１０５を入／切する継電器１１
８に電気が流れなくなり（Ｓ１１７）、接触器１０５は
切（Ｓ１１８）となるので、モータ１０６は停止（Ｓ１
１９）する。
１０６に対しプラント機器を一括監視するコントローラ
１１９からの運転／停止指令（Ｓ１１１）を制御ＣＰＵ
１１３にて判断する。運転指令であれば、制御ＤＯ１１
７をＯＮ（Ｓ１１２）し、接触器１０５を入／切する継
電器１１８に電気が流れ（Ｓ１１３）、接触器１０５を
入し（Ｓ１１４）、モータ１０６が始動（Ｓ１１５）す
る。一方、停止指令であれば、制御ＤＯ１１７をＯＦＦ
（Ｓ１１６）し、接触器１０５を入／切する継電器１１
８に電気が流れなくなり（Ｓ１１７）、接触器１０５は
切（Ｓ１１８）となるので、モータ１０６は停止（Ｓ１
１９）する。
【００２２】上述した保護ＣＰＵ１０８の異常検出処理
（Ｓ１０５）と，制御ＣＰＵ１１３の異常検出処理（Ｓ
１０９）には、ＣＰＵ健全性判断処理及び返送チェック
処理の２つがあり、いずれの処理も定周期で行ってい
る。
（Ｓ１０５）と，制御ＣＰＵ１１３の異常検出処理（Ｓ
１０９）には、ＣＰＵ健全性判断処理及び返送チェック
処理の２つがあり、いずれの処理も定周期で行ってい
る。
【００２３】次に、保護ＣＰＵ１０８と制御ＣＰＵ１１
３の異常検出処理を詳細に説明する。図３は制御ＣＰＵ
１１３及び保護ＣＰＵ１０８の健全性を判断するフロー
図である。健全性チェックカウンタとして、保護ＣＰＵ
１０８では保護cnt１、制御ＣＰＵ１１３では制御cnt１
を設ける。
３の異常検出処理を詳細に説明する。図３は制御ＣＰＵ
１１３及び保護ＣＰＵ１０８の健全性を判断するフロー
図である。健全性チェックカウンタとして、保護ＣＰＵ
１０８では保護cnt１、制御ＣＰＵ１１３では制御cnt１
を設ける。
【００２４】保護ＣＰＵ１０８処理では、保護cnt１に
１を加算した値を保護cnt１に格納し（Ｓ２０１）、Ｄ
ＰＭ１１０の保護cnt１メモリ１２０に送信する。次に、Ｄ
ＰＭ１１０の制御cnt１メモリ１２１から制御cnt１を受信
（Ｓ２０２）し、制御cnt１を前回受信した制御cnt１’
と比較（Ｓ２０３）する。比較した結果が同じでなけれ
ば、制御cnt１を前回受信した制御cnt１’に格納し、リ
トライカウンタであるErr１に０を書込み、初期化を行
う（Ｓ２０４）。そして、Err１がリトライ限界回数で
ある１０を下回っていると判断した場合のみ（Ｓ２０
６）、制御ＣＰＵ１１３が正常と判断され保護ＤＯ１１
２に対しＯＮ指令を出力（Ｓ２０７）する。
１を加算した値を保護cnt１に格納し（Ｓ２０１）、Ｄ
ＰＭ１１０の保護cnt１メモリ１２０に送信する。次に、Ｄ
ＰＭ１１０の制御cnt１メモリ１２１から制御cnt１を受信
（Ｓ２０２）し、制御cnt１を前回受信した制御cnt１’
と比較（Ｓ２０３）する。比較した結果が同じでなけれ
ば、制御cnt１を前回受信した制御cnt１’に格納し、リ
トライカウンタであるErr１に０を書込み、初期化を行
う（Ｓ２０４）。そして、Err１がリトライ限界回数で
ある１０を下回っていると判断した場合のみ（Ｓ２０
６）、制御ＣＰＵ１１３が正常と判断され保護ＤＯ１１
２に対しＯＮ指令を出力（Ｓ２０７）する。
【００２５】しかし、Ｓ２０３で前回受信した制御cnt
１’と制御cnt１が同じであれば、前記Err１に１加算さ
れ、Ｓ２０６でErr１が１０を超えた時、制御ＣＰＵ１
１３を異常と判断し保護ＤＯ１１２に対しＯＦＦ指令を
出力（Ｓ２０８）する。以上で健全性判断における保護
ＣＰＵ１０８処理に関する説明を終了する。
１’と制御cnt１が同じであれば、前記Err１に１加算さ
れ、Ｓ２０６でErr１が１０を超えた時、制御ＣＰＵ１
１３を異常と判断し保護ＤＯ１１２に対しＯＦＦ指令を
出力（Ｓ２０８）する。以上で健全性判断における保護
ＣＰＵ１０８処理に関する説明を終了する。
【００２６】一方、制御ＣＰＵ１１３処理では、制御cn
t１に１を加算した値を制御cnt１に格納し（Ｓ２０
９）、ＤＰＭ１１０の制御cnt１メモリ１２１に送信する。
次に、ＤＰＭ１１０の保護cnt１メモリ１２０から保護cnt
１を受信（Ｓ２１０）し、保護cnt１を前回受信した保
護cnt１’と比較（Ｓ２１１）する。比較した結果が同
じでなければ、保護cnt１を前回受信した保護cnt１’に
格納（Ｓ２１２）する。次に、保護ＣＰＵ１０８が正常
と判断され制御ＤＯ１１７に対しＯＮ指令可（Ｓ２１
３）となる。しかし、Ｓ２１１で前回受信した保護cnt
１’と保護cnt１が同じであれば、保護ＣＰＵ１０８異
常と判断し、制御ＤＯ１１７に対しＯＮ指令不可（Ｓ２
１４）となる。
t１に１を加算した値を制御cnt１に格納し（Ｓ２０
９）、ＤＰＭ１１０の制御cnt１メモリ１２１に送信する。
次に、ＤＰＭ１１０の保護cnt１メモリ１２０から保護cnt
１を受信（Ｓ２１０）し、保護cnt１を前回受信した保
護cnt１’と比較（Ｓ２１１）する。比較した結果が同
じでなければ、保護cnt１を前回受信した保護cnt１’に
格納（Ｓ２１２）する。次に、保護ＣＰＵ１０８が正常
と判断され制御ＤＯ１１７に対しＯＮ指令可（Ｓ２１
３）となる。しかし、Ｓ２１１で前回受信した保護cnt
１’と保護cnt１が同じであれば、保護ＣＰＵ１０８異
常と判断し、制御ＤＯ１１７に対しＯＮ指令不可（Ｓ２
１４）となる。
【００２７】図４は保護ＣＰＵ１０８と制御ＣＰＵ１１
３の返送チェック処理を示すフロー図である。返送チェ
ックカウンタとして、保護ＣＰＵ１０８では保護cnt２
とし、制御ＣＰＵ１１３では制御cnt２とする。
３の返送チェック処理を示すフロー図である。返送チェ
ックカウンタとして、保護ＣＰＵ１０８では保護cnt２
とし、制御ＣＰＵ１１３では制御cnt２とする。
【００２８】保護ＣＰＵ１０８では、まず保護cnt２を
ＤＰＭ１１０の保護cnt２メモリ１２２に送信（Ｓ３０１）
する。次にＤＰＭ１１０の制御cnt２メモリ１２４から制御
cnt２を受信（Ｓ３０２）すると同時に、ＤＰＭ１１０
の制御cnt２'メモリ１２３に送信（Ｓ３０３）する。次に
ＤＰＭ１１０の保護cnt２'メモリ１２５より保護cnt２’を
受信（Ｓ３０４）し、ＤＰＭ１１０に送信した保護cnt
２とＤＰＭ１１０より受信した保護cnt２’を比較（Ｓ
３０５）する。
ＤＰＭ１１０の保護cnt２メモリ１２２に送信（Ｓ３０１）
する。次にＤＰＭ１１０の制御cnt２メモリ１２４から制御
cnt２を受信（Ｓ３０２）すると同時に、ＤＰＭ１１０
の制御cnt２'メモリ１２３に送信（Ｓ３０３）する。次に
ＤＰＭ１１０の保護cnt２'メモリ１２５より保護cnt２’を
受信（Ｓ３０４）し、ＤＰＭ１１０に送信した保護cnt
２とＤＰＭ１１０より受信した保護cnt２’を比較（Ｓ
３０５）する。
【００２９】Ｓ３０５で比較した結果、同じであれば、
保護cnt２に１を加算した値が保護cnt２に格納され、リ
トライカウンタであるErr２に０を書込み初期化を行う
（Ｓ３０６）。そして、Ｓ３０６でErr１がリトライ限
界回数である１０を下回っている場合のみ（Ｓ３０
８）、制御ＣＰＵ１１３から正常に保護cnt２が送信さ
れたと判断し、保護ＤＯ１１２に対しＯＮ指令を出力
（Ｓ３０９）する。
保護cnt２に１を加算した値が保護cnt２に格納され、リ
トライカウンタであるErr２に０を書込み初期化を行う
（Ｓ３０６）。そして、Ｓ３０６でErr１がリトライ限
界回数である１０を下回っている場合のみ（Ｓ３０
８）、制御ＣＰＵ１１３から正常に保護cnt２が送信さ
れたと判断し、保護ＤＯ１１２に対しＯＮ指令を出力
（Ｓ３０９）する。
【００３０】しかし、Ｓ３０５で受信した保護cnt２’
と保護cnt２が同じでなければ前記Err２に１が加算さ
れ、Ｓ３０８でErr２が１０を超えた時、制御ＣＰＵ１
１３異常と判断し、保護ＤＯ１１２に対しＯＦＦ指令を
出力（Ｓ３１０）する。
と保護cnt２が同じでなければ前記Err２に１が加算さ
れ、Ｓ３０８でErr２が１０を超えた時、制御ＣＰＵ１
１３異常と判断し、保護ＤＯ１１２に対しＯＦＦ指令を
出力（Ｓ３１０）する。
【００３１】一方、制御ＣＰＵ１１３処理では、まず制
御cnt２をＤＰＭ１１０の制御cnt２メモリ１２４に送信
（Ｓ３１１）する。次にＤＰＭ１１０の保護cnt２メモリ１
２２から保護cnt２を受信（Ｓ３１２）すると同時に、
ＤＰＭ１１０の保護cnt２'メモリ１２５に送信（Ｓ３１
３）する。
御cnt２をＤＰＭ１１０の制御cnt２メモリ１２４に送信
（Ｓ３１１）する。次にＤＰＭ１１０の保護cnt２メモリ１
２２から保護cnt２を受信（Ｓ３１２）すると同時に、
ＤＰＭ１１０の保護cnt２'メモリ１２５に送信（Ｓ３１
３）する。
【００３２】次にＤＰＭ１１０の制御cnt２'メモリ１２３
より制御cnt２'を受信（Ｓ３１４）し、ＤＰＭ１１０に
送信した制御cnt２とＤＰＭ１１０より受信した制御cnt
２'を比較（Ｓ３１５）する。Ｓ３１５で比較した結
果、同じであれば制御cnt２に１を加算した値が制御cnt
２に格納（Ｓ３１６）され、保護ＣＰＵ１０８から正常
に制御cnt２が送信されたと判断でき、制御ＤＯ１１７
に対しＯＮ指令可（Ｓ３１７）となる。しかし、Ｓ３１
５で受信した制御cnt２’と制御cnt２が同じでなけれ
ば、保護ＣＰＵ１０８異常と判断し制御ＤＯ１１７に対
しＯＮ指令不可（Ｓ３１９）となる。
より制御cnt２'を受信（Ｓ３１４）し、ＤＰＭ１１０に
送信した制御cnt２とＤＰＭ１１０より受信した制御cnt
２'を比較（Ｓ３１５）する。Ｓ３１５で比較した結
果、同じであれば制御cnt２に１を加算した値が制御cnt
２に格納（Ｓ３１６）され、保護ＣＰＵ１０８から正常
に制御cnt２が送信されたと判断でき、制御ＤＯ１１７
に対しＯＮ指令可（Ｓ３１７）となる。しかし、Ｓ３１
５で受信した制御cnt２’と制御cnt２が同じでなけれ
ば、保護ＣＰＵ１０８異常と判断し制御ＤＯ１１７に対
しＯＮ指令不可（Ｓ３１９）となる。
【００３３】図３及び図４に示すフロー図で、保護ＣＰ
Ｕ１０８はリトライ回数をカウントしているが、制御Ｃ
ＰＵ１１３ではリトライ回数が無い。これは、本例の保
護ＣＰＵ１０８の処理速度が制御ＣＰＵ１１３に比べて
１０倍早い非同期処理の為である。
Ｕ１０８はリトライ回数をカウントしているが、制御Ｃ
ＰＵ１１３ではリトライ回数が無い。これは、本例の保
護ＣＰＵ１０８の処理速度が制御ＣＰＵ１１３に比べて
１０倍早い非同期処理の為である。
【００３４】図３に示すフロー図では、一方のＣＰＵで
加算されたデータをＤＰＭ１１０を介して受信し比較す
る処理を行い、データが常に更新されているか互いのＣ
ＰＵでチェックする処理である。図４に示すフロー図で
は、一方のＣＰＵで加算されたデータをＤＰＭ１１０を
介してもう一方のＣＰＵで受信すると同時にＤＰＭ１１
０に返信し、返信されたデータを受信して送信データと
返信データを比較する処理を行い、同じであることを送
信元のＣＰＵで確認する処理である。
加算されたデータをＤＰＭ１１０を介して受信し比較す
る処理を行い、データが常に更新されているか互いのＣ
ＰＵでチェックする処理である。図４に示すフロー図で
は、一方のＣＰＵで加算されたデータをＤＰＭ１１０を
介してもう一方のＣＰＵで受信すると同時にＤＰＭ１１
０に返信し、返信されたデータを受信して送信データと
返信データを比較する処理を行い、同じであることを送
信元のＣＰＵで確認する処理である。
【００３５】これは、保護ＣＰＵ１０８処理のＳ３０２
及びＳ３０３、制御ＣＰＵ１１３処理のＳ３１２及びＳ
３１３から分かるように、送信された保護cnt２及び制
御cnt２は各々のＣＰＵでなにも処理されずにＤＰＭ１
１０に送信している為、ＤＰＭ１１０の保護cnt２メモリ１
２２と保護cnt２メモリ'１２５及び制御cnt２'メモリ１２
３と制御cnt２メモリ１２４は同じデータが入っている
ことになる。ここで、前記データが同じでなければ、返
送する側のＣＰＵがＤＰＭ１１０に対し返送処理（Ｓ３
０３、Ｓ３１３）を行っていないと判断できるので、返
送する側のＣＰＵ異常と判断できる。
及びＳ３０３、制御ＣＰＵ１１３処理のＳ３１２及びＳ
３１３から分かるように、送信された保護cnt２及び制
御cnt２は各々のＣＰＵでなにも処理されずにＤＰＭ１
１０に送信している為、ＤＰＭ１１０の保護cnt２メモリ１
２２と保護cnt２メモリ'１２５及び制御cnt２'メモリ１２
３と制御cnt２メモリ１２４は同じデータが入っている
ことになる。ここで、前記データが同じでなければ、返
送する側のＣＰＵがＤＰＭ１１０に対し返送処理（Ｓ３
０３、Ｓ３１３）を行っていないと判断できるので、返
送する側のＣＰＵ異常と判断できる。
【００３６】以上、本実施例によれば、モータの保護を
行うＣＰＵと制御を行うＣＰＵを２つ設け、保護ＣＰＵ
の処理結果を保護ＤＯに、制御ＣＰＵの処理結果を制御
ＤＯに出力して、モータに電気を供給する接触器を入／
切する。これによれば、保護ＣＰＵは保護処理が発声す
ると直ちに接触器を切ってモータを停止するので、制御
負荷が重いときでも敏速な保護が可能になる。
行うＣＰＵと制御を行うＣＰＵを２つ設け、保護ＣＰＵ
の処理結果を保護ＤＯに、制御ＣＰＵの処理結果を制御
ＤＯに出力して、モータに電気を供給する接触器を入／
切する。これによれば、保護ＣＰＵは保護処理が発声す
ると直ちに接触器を切ってモータを停止するので、制御
負荷が重いときでも敏速な保護が可能になる。
【００３７】また、保護ＣＰＵと制御ＣＰＵは互いに相
手動作を取込みまたは経由して前回動作と比較し、ＣＰ
Ｕの健全性あるいは再処理性をチエックするので、ＣＰ
Ｕの異常を確実に検出してモータを停止する。
手動作を取込みまたは経由して前回動作と比較し、ＣＰ
Ｕの健全性あるいは再処理性をチエックするので、ＣＰ
Ｕの異常を確実に検出してモータを停止する。
【００３８】なお、接触器の入／切情報が継電器を通じ
制御ＣＰＵに受信され、ＤＰＭを介して保護ＣＰＵに受
信できるため、接触器が入の状態では規定値以上、接触
器が切の状態では規定値未満となることを保護機能の１
つとして組込むことで、コントロールセンタ２０のユニ
ット異常検出が可能となる。
制御ＣＰＵに受信され、ＤＰＭを介して保護ＣＰＵに受
信できるため、接触器が入の状態では規定値以上、接触
器が切の状態では規定値未満となることを保護機能の１
つとして組込むことで、コントロールセンタ２０のユニ
ット異常検出が可能となる。
【００３９】
【発明の効果】本発明によれば、保護ＣＰＵと制御ＣＰ
Ｕを分割しているので、制御ＣＰＵの負荷の軽重に関わ
らず保護処理を敏速に行える。また、保護ＣＰＵ及び制
御ＣＰＵの相互チェックにより、電気保護処理に関する
信頼性は高い。
Ｕを分割しているので、制御ＣＰＵの負荷の軽重に関わ
らず保護処理を敏速に行える。また、保護ＣＰＵ及び制
御ＣＰＵの相互チェックにより、電気保護処理に関する
信頼性は高い。
【図１】本発明の一実施例による機能分割式モータマル
チリレーのシステム構成図。
チリレーのシステム構成図。
【図２】本発明の一実施例による機能分割式モータマル
チリレーの処理フロー図。
チリレーの処理フロー図。
【図３】ＣＰＵの健全性判断の処理フロー図。
【図４】ＣＰＵの返送チェックの処理フロー図。
【図５】従来のモータマルチリレーの処理フロー図。
１０１…遮断器、１０２…変圧器、１０３…変流器、１
０４…零相変流器、１０５…接触器、１０６…モータ、
１０７…モータマルチリレー電源回路、１０８…保護Ｃ
ＰＵ、１０９…保護ＷＤＴ、１１０…ＤＰＭ、１１１…
否定論理和、１１２…保護ＤＯ、１１３…制御ＣＰＵ、
１１４…制御ＷＤＴ、１１５…否定論理和、１１６…否
定論理積、１１７…制御ＤＯ、１１８…継電器、１１９
…コントローラ。
０４…零相変流器、１０５…接触器、１０６…モータ、
１０７…モータマルチリレー電源回路、１０８…保護Ｃ
ＰＵ、１０９…保護ＷＤＴ、１１０…ＤＰＭ、１１１…
否定論理和、１１２…保護ＤＯ、１１３…制御ＣＰＵ、
１１４…制御ＷＤＴ、１１５…否定論理和、１１６…否
定論理積、１１７…制御ＤＯ、１１８…継電器、１１９
…コントローラ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大西 秀雄 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか事業所内 Ｆターム(参考） 5G057 AA09 AA13 BC04 KK22 KK32 RR10 RS03 5H209 AA01 BB01 DD04 DD13 GG04 HH04 5H570 BB09 BB20 CC05 DD10 JJ03 JJ12 JJ17 LL02 LL32 MM01 MM02
Claims (4)
- 【請求項１】 プラント機器を駆動するモータに電気を
供給する遮断器、モータマルチリレーに電源を供給する
変圧器、動力線の電流値を測定する変流器、動力線の欠
相・不平衡を検出する零相変流器、モータに電気を入／
切する接触器、及びモータに対する運転／停止指令がコ
ントローラから前記接触器に送信されるモータマルチリ
レーにおいて、 変流器及び零相変流器から検出される漏電、欠相・不平
衡に対する電気保護を行う保護ＣＰＵとモータの入／切
制御を行う制御ＣＰＵとを設け、前記接触器を入／切す
る保護ＤＯ及び制御ＤＯに該２つのＣＰＵからそれぞれ
出力することを特徴とする機能分割式モータマルチリレ
ー。 - 【請求項２】 請求項１において、 モータマルチリレーにデータ交換用共有メモリ（以下、
ＤＰＭ）を設け、前記ＤＰＭを介して前記制御ＣＰＵと
前記保護ＣＰＵのデータ送受信を行うことを特徴とする
機能分割式モータマルチリレー。 - 【請求項３】 請求項２において、 前記制御ＣＰＵ及び前記保護ＣＰＵの各々に健全性チェ
ックカウンタを設け、互いのＣＰＵが前記ＤＰＭを介し
て前記健全性チェックカウンタを受信し、ＣＰＵの異常
をチェックすることを特徴とする機能分割式モータマル
チリレー。 - 【請求項４】 請求項２において、 前記制御ＣＰＵ及び前記保護ＣＰＵの各々に返送チェッ
クカウンタを設け、互いのＣＰＵが前記ＤＰＭを介して
前記返送チェックカウンタを受信すると共にＤＰＭへ返
信し、返信された前記返送チェックカウンタを前記ＤＰ
Ｍから各々のＣＰＵが受信し、前記返送チェックカウン
タ送信データと返送チェックカウンタ受信データを比較
してＣＰＵの異常をチエックすることを特徴とする機能
分割式モータマルチリレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000171992A JP2001350501A (ja) | 2000-06-05 | 2000-06-05 | 機能分割式モータマルチリレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000171992A JP2001350501A (ja) | 2000-06-05 | 2000-06-05 | 機能分割式モータマルチリレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001350501A true JP2001350501A (ja) | 2001-12-21 |
Family
ID=18674464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000171992A Pending JP2001350501A (ja) | 2000-06-05 | 2000-06-05 | 機能分割式モータマルチリレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001350501A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009538114A (ja) * | 2006-05-24 | 2009-10-29 | シーメンス アクチエンゲゼルシヤフト | 電気駆動システムの電子制御装置、電気駆動システムの電子駆動ユニットおよび電気駆動システム |
| CN103676679A (zh) * | 2012-09-07 | 2014-03-26 | 冯晓东 | 一种电气开关系统 |
| JP2018207589A (ja) * | 2017-05-31 | 2018-12-27 | 東芝産業機器システム株式会社 | モータ監視システムおよびモータ監視方法 |
-
2000
- 2000-06-05 JP JP2000171992A patent/JP2001350501A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009538114A (ja) * | 2006-05-24 | 2009-10-29 | シーメンス アクチエンゲゼルシヤフト | 電気駆動システムの電子制御装置、電気駆動システムの電子駆動ユニットおよび電気駆動システム |
| CN103676679A (zh) * | 2012-09-07 | 2014-03-26 | 冯晓东 | 一种电气开关系统 |
| JP2018207589A (ja) * | 2017-05-31 | 2018-12-27 | 東芝産業機器システム株式会社 | モータ監視システムおよびモータ監視方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3960351B2 (ja) | 電力遮断システム | |
| JP2001350501A (ja) | 機能分割式モータマルチリレー | |
| JP3256639B2 (ja) | デジタルリレー装置 | |
| JP2002010481A (ja) | 受配電保護システム | |
| JP3602962B2 (ja) | 伝送装置 | |
| JP2000069658A (ja) | デジタルリレー二重化出力方法 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JP2015060412A (ja) | データ保護装置、データ保護方法及びデータ保護プログラム | |
| CN113852396B (zh) | 数据保护控制方法、装置和系统 | |
| JP2986267B2 (ja) | デジタルリレー装置 | |
| JPH04172911A (ja) | 保護継電器 | |
| JPS61267810A (ja) | 停電検出判定回路 | |
| JPH1169608A (ja) | ディジタル保護継電装置 | |
| JP2013070475A (ja) | 継電装置 | |
| JPH10262098A (ja) | ラインプロテクションシステム | |
| JP2778691B2 (ja) | バス監視回路 | |
| JP2670291B2 (ja) | 保護継電装置 | |
| JPH0159813B2 (ja) | ||
| JP2022052372A (ja) | リレー装置および受電システム | |
| JPH0218649A (ja) | 入出力アダプタデグレード方式 | |
| JPH0629881A (ja) | 伝送路切替方式 | |
| JPH09198270A (ja) | 障害時自動切離し機能付二重化プロセッサシステム | |
| JPH09322379A (ja) | 過電流継電装置 | |
| JPH08263102A (ja) | Ｃｐｕの異常監視装置 | |
| JPH0270220A (ja) | 保護継電装置 |