JP2001343427A - テスト装置およびテスト方法 - Google Patents

テスト装置およびテスト方法

Info

Publication number
JP2001343427A
JP2001343427A JP2000163968A JP2000163968A JP2001343427A JP 2001343427 A JP2001343427 A JP 2001343427A JP 2000163968 A JP2000163968 A JP 2000163968A JP 2000163968 A JP2000163968 A JP 2000163968A JP 2001343427 A JP2001343427 A JP 2001343427A
Authority
JP
Japan
Prior art keywords
output
test
blocks
value
comparing means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000163968A
Other languages
English (en)
Inventor
Genichi Yonemori
玄一 米森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000163968A priority Critical patent/JP2001343427A/ja
Publication of JP2001343427A publication Critical patent/JP2001343427A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 比較手段のテストを適切に行いテスト対象に
おける故障検出を的確に行えるテスト装置およびテスト
方法を得る。 【解決手段】 同一の内部構造を持つ複数のブロック
1,2を同じ半導体集積回路に設け、複数のブロック
1,2に同一の入力パターンを与えた上で、複数のブロ
ック1,2のうち特定のブロック1について、その出力
それぞれを検証するとともに、他のブロック2の出力に
ついては、その出力をブロック1の出力と比較する比較
器3の出力のみを検証することでテストを行うものにお
いて、比較器3の入力値の少なくとも一部を固定値に切
換えることにより、比較器3のテストを行うようにし
た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体のLSI
開発におけるテスト容易化設計に係るテスト装置および
テスト方法に関するものである。
【0002】
【従来の技術】同一のLSI内に同一の内部構造を持つ
複数のブロックが存在する場合のテスターテストについ
ては、全ブロックに同一の入力パターンを与えた上で、
それらのブロックのうち特定の一つである参照ブロック
のみ全出力をストローブして検証し、他のブロックの出
力については、その出力を参照ブロックの出力と比較す
る回路である比較器の出力1本のみストローブすること
でテストすることにより、LSIの端子を節約する、と
いう手法が行われている。
【0003】図5は、上記手法を実現する従来技術によ
る回路構成を示したものである。図において、1は参照
ブロックとしての第1ブロック、2は第1ブロックと同
じLSI内に設けられ、同一の内部構造を持つ第2ブロ
ック、3は比較器である。比較器3は、複数の排他的論
理和ゲートと、それらの出力を全て入力するORゲート
とからなる。
【0004】
【発明が解決しようとする課題】このような手法につい
て、以下の3点を可能にすることが要請される。 (1)比較器の故障により「一致」を表す値しか出力さ
れなくなって、対応するブロックが全くテストできなく
なってしまうことを防ぐため、比較器自体のテストをす
る。 (2)テスターでフェイルした場合の解析が容易にでき
るようにする。 (3)一部の出力比較をマスクできるようにすること
で、ブロックの内部構造が部分的に異なっていても適用
できるようにする。
【0005】この発明は、比較手段のテストを適切に行
いテスト対象における故障検出を的確に実現できるテス
ト装置およびテスト方法を得ようとするものである。
【0006】
【課題を解決するための手段】第1の発明に係るテスト
装置では、同一の内部構造を持つ複数のブロックを同じ
半導体集積回路に設け、前記複数のブロックに同一の入
力パターンを与えた上で、前記複数のブロックのうち特
定のブロックについて、その出力それぞれを検証すると
ともに、他のブロックの出力については、その出力を前
記特定のブロックの出力と比較する比較手段の出力のみ
を検証することでテストを行うものにおいて、前記比較
手段の入力値の少なくとも一部を所定値に切換えること
により、前記比較手段のテストを行うようにしたもので
ある。
【0007】第2の発明に係るテスト装置では、前記比
較手段の入力値の少なくとも一部を固定値に切換えるこ
とにより、前記比較手段のテストを行うようにしたもの
である。
【0008】第3の発明に係るテスト装置では、固定値
を出力し得るテスト用レジスタと、前記テスト用レジス
タの出力を前記比較手段の入力値として切換える切換手
段とを設け、前記比較手段の入力値の少なくとも一部を
固定値に切換えるようにしたものである。
【0009】第4の発明に係るテスト装置では、前記比
較手段の入力値の少なくとも一部を前記複数のブロック
からの出力値を反転した値に切換えることにより、前記
比較手段のテストを行うようにしたものである。
【0010】第5の発明に係るテスト装置では、テスト
用レジスタと、前記テスト用レジスタの出力に応じ前記
複数のブロックからの出力値を反転して前記比較手段の
入力値とする排他的論理和ゲートとを設け、前記比較手
段の入力値の少なくとも一部を前記複数のブロックから
の出力値を反転した値に切換えるようにしたものであ
る。
【0011】第6の発明に係るテスト装置では、同一の
内部構造を持つ複数のブロックを同じ半導体集積回路に
設け、前記複数のブロックに同一の入力パターンを与え
た上で、前記複数のブロックのうち特定のブロックにつ
いて、その出力それぞれを検証するとともに、他のブロ
ックの出力については、その出力を前記特定のブロック
の出力と比較する比較手段の出力のみを検証することで
テストを行うものにおいて、前記比較手段の出力が不一
致を示す場合に、前記比較手段の入力値をそれぞれ任意
の値に切換えることにより、前記複数のブロックについ
て解析を行うようにしたものである。
【0012】第7の発明に係るテスト装置では、任意の
値を出力し得るテスト用レジスタと、前記テスト用レジ
スタの出力を前記比較手段の入力値として切換える切換
手段とを設け、前記比較手段の入力値のそれぞれを任意
の値に切換えるようにしたものである。
【0013】第8の発明に係るテスト装置では、テスト
対象の所定箇所をマスク状態として解析を行うようにし
たものである。
【0014】第9の発明に係るテスト装置では、テスト
用レジスタと、前記テスト用レジスタの出力を比較手段
の入力値として切換える切換え手段とを設け、前記テス
ト用レジスタのマスク用出力を比較手段の入力値とする
ことにより、テスト対象の所定箇所をマスク状態とする
ものである。
【0015】第10の発明に係るテスト装置では、同一
の内部構造を持つ複数のブロックを同じ半導体集積回路
に設け、前記複数のブロックに同一の入力パターンを与
えた上で、前記複数のブロックのうち特定のブロックに
ついて、その出力それぞれを検証するとともに、他のブ
ロックの出力については、その出力を前記特定のブロッ
クの出力と比較する比較手段の出力のみを検証すること
でテストを行うものにおいて、前記比較手段の出力が不
一致を示す場合に、前記複数のブロックの特定ブロック
以外のブロックについて、その出力それぞれを検証でき
るようにしたものである。
【0016】第11の発明に係るテスト装置では、前記
複数のブロックの特定ブロック以外のブロックについ
て、その出力それぞれを検証できるように切換える切換
手段と、前記切換手段に出力を供給して切換手段を作動
させるテスト用レジスタを設けたものである。
【0017】第12の発明に係るテスト方法では、同一
の内部構造を持つ複数のブロックを同じ半導体集積回路
に設け、前記複数のブロックに同一の入力パターンを与
えた上で、前記複数のブロックのうち特定のブロックに
ついて、その出力それぞれを検証するとともに、他のブ
ロックの出力については、その出力を前記特定のブロッ
クの出力と比較する比較手段の出力のみを検証すること
でテストを行うにあたり、前記比較手段の入力値の少な
くとも一部を所定値として、前記比較手段のテストを行
うようにしたものである。
【0018】第13の発明に係るテスト方法では、前記
比較手段の入力値の少なくとも一部を固定値として、前
記比較手段のテストを行うようにしたものである。
【0019】第14の発明に係るテスト方法では、前記
比較手段の入力値の少なくとも一部を前記複数のブロッ
クからの出力値を反転した値として、前記比較手段のテ
ストを行うようにしたものである。
【0020】第15の発明に係るテスト方法では、同じ
半導体集積回路に設けられ、同一の内部構造を持つ複数
のブロックに、同一の入力パターンを与えた上で、前記
複数のブロックのうち特定のブロックについて、その出
力それぞれを検証するとともに、他のブロックの出力に
ついては、その出力を前記特定のブロックの出力と比較
する比較手段の出力のみを検証することでテストを行う
にあたり、前記比較手段の出力が不一致を示す場合に、
前記比較手段の入力値をそれぞれ任意の値に切換えるこ
とにより、前記複数のブロックについて解析を行うよう
にしたものである。
【0021】第16の発明に係るテスト方法では、テス
ト対象の所定箇所をマスク状態として解析を行うように
したものである。
【0022】第17の発明に係るテスト方法では、同じ
半導体集積回路に設けられ、同一の内部構造を持つ複数
のブロックに、同一の入力パターンを与えた上で、前記
複数のブロックのうち特定のブロックについて、その出
力それぞれを検証するとともに、他のブロックの出力に
ついては、その出力を前記特定のブロックの出力と比較
する比較手段の出力のみを検証することでテストを行う
ものにおいて、前記比較手段の出力が不一致を示す場合
に、前記複数のブロックの特定ブロック以外のブロック
について、その出力それぞれを検証できるようにしたも
のである。
【0023】
【発明の実施の形態】実施の形態1.この発明による実
施の形態1を、図1について説明する。図1は、実施の
形態1における構成を示す接続図である。図において、
1は参照ブロックとしての第1ブロック、2は第1ブロ
ックと同じLSI内に設けられ、同一の内部構造を持つ
第2ブロック、3は比較器である。比較器3は、複数の
排他的論理和ゲートと、それらの出力を全て入力するO
Rゲートとからなる。G1〜G4はゲートを構成するセ
レクタ、R1〜R6はテスト用レジスタである。
【0024】テスト用レジスタR1〜R6には、各ブロ
ック1,2の動作とは関係なく自由に値を設定できる。
この回路を以下の通り用いて、比較器3内部および各ブ
ロック1,2と比較器3を接続する信号線のテストを行
う。
【0025】レジスタR1,R3,R5,R6の出力が
比較器3に入力するようにレジスタR2,R4を設定
し、レジスタR1,R3,R5,R6に様々な値を設定
して、比較器3の出力がそれらに応じた値になることを
確かめる。以上により、比較器3内部および比較器3に
おける全入出力信号線がテストできる。
【0026】ブロック1の出力およびレジスタR3,R
6の出力が比較器3に入力するようにレジスタR2,R
4を設定し、レジスタR3,R6に「オール0」を設定
してブロック1を動作させ、ブロック1の出力がオール
0の時だけ比較器3の出力が「0(一致)」になること
を確かめる。次に、レジスタR3,R6に「オール1」
を設定してブロック1を動作させ、ブロック1の出力が
「オール1」のときだけ比較器3の出力が「0(一
致)」になることを確かめる。以上により、ブロック1
と比較器3を接続する信号線がテストできる。
【0027】ブロック2の出力およびレジスタR1,R
5の出力が比較器3に入力するようにレジスタR2,R
4を設定し、レジスタR1,R5にオール0を設定して
ブロック2を動作させ、ブロック2の出力が「オール
0」のときだけ比較器3の出力が「0(一致)」になる
ことを確かめる。次に、レジスタR1,R5に「オール
1」を設定してブロック2を動作させ、ブロック2の出
力が「オール1」のときだけ比較器3の出力が「0(一
致)」になることを確かめる。以上により、ブロック2
と比較器3を接続する信号線がテストできる。
【0028】この発明による実施の形態1によれば、同
一の内部構造を持つ複数のブロック1,2を同じ半導体
集積回路に設け、前記複数のブロック1,2に同一の入
力パターンを与えた上で、前記複数のブロック1,2の
うち参照ブロックとしての特定のブロック1について、
その出力それぞれを検証するとともに、他のブロック2
の出力については、その出力を前記特定のブロック1の
出力と比較する比較器3からなる比較手段の出力のみを
検証することでテストを行うものにおいて、固定値等の
所定値を出力し得るテスト用レジスタR1,R3,R
5,R6と、テスト用レジスタR1,R3,R5,R6
の出力を比較器3からなる比較手段の入力値として切換
えるセレクタG1〜G4からなる切換手段とを設け、比
較器3からなる比較手段の入力値の少なくとも一部を固
定値等の所定値に切換えるようにしたので、固定値等の
所定値を比較器3からなる比較手段に入力することによ
り、比較器3からなる比較手段のテストを適切に行いブ
ロック1,2からなるテスト対象における故障検出を的
確に行うことができるテスト装置が得られる効果があ
る。
【0029】また、この発明による実施の形態1によれ
ば、同一の内部構造を持つ複数のブロック1,2を同じ
半導体集積回路に設け、前記複数のブロック1,2に同
一の入力パターンを与えた上で、前記複数のブロック
1,2のうち参照ブロックとしての特定のブロック1に
ついて、その出力それぞれを検証するとともに、他のブ
ロック2の出力については、その出力を前記特定のブロ
ック1の出力と比較する比較器3からなる比較手段の出
力のみを検証することでテストを行うにあたり、比較器
3からなる比較手段の入力値の少なくとも一部を固定値
等の所定値として、比較器3からなる比較手段のテスト
を行うようにしたので、固定値等の所定値を比較器3か
らなる比較手段に入力することにより、比較器3からな
る比較手段のテストを適切に行いブロック1,2からな
るテスト対象における故障検出を的確に行うことができ
るテスト方法が得られる効果がある。
【0030】実施の形態2.この発明による実施の形態
2を、図2について説明する。図2は、実施の形態2に
おける構成を示す接続図である。図において、1は参照
ブロックとしての第1ブロック、2は第1ブロックと同
じLSI内に設けられ、同一の内部構造を持つ第2ブロ
ック、3は比較器である。比較器3は、複数の排他的論
理和ゲートと、それらの出力を全て入力するORゲート
とからなる。G5〜G8は排他的論理和ゲートであり、
R7〜R10はテスト用レジスタである。
【0031】テスト用レジスタR7,R10には、各ブ
ロックの動作とは関係なく自由に値を設定できる。この
回路を以下の通り用いて、比較器3内部および各ブロッ
ク1,2と比較器3を接続する信号線のテストを行う。
【0032】レジスタR7に「1」を設定し、レジスタ
R8,R9,R10に「0」を設定して、ブロック1を
動作させ、比較器3の出力が必ず1(不一致)になるこ
とを確かめる。次に、レジスタR8,R9,R10につ
いて同様のことを行う。以上により、不一致の場合の、
比較器3内部および比較器3の全入出力信号線がテスト
できる。
【0033】この発明による実施の形態2によれば、同
一の内部構造を持つ複数のブロック1,2を同じ半導体
集積回路に設け、前記複数のブロック1,2に同一の入
力パターンを与えた上で、前記複数のブロック1,2の
うち参照ブロックとしての特定のブロック1について、
その出力それぞれを検証するとともに、他のブロック2
の出力については、その出力を前記特定のブロック1の
出力と比較する比較器3からなる比較手段の出力のみを
検証することでテストを行うものにおいて、テスト用レ
ジスタR7〜10と、テスト用レジスタR7〜10の出
力に応じブロック1,2からの出力値を反転して比較器
3からなる比較手段の入力値とする排他的論理和ゲート
G5〜G8とを設け、比較器3からなる比較手段の入力
値の少なくとも一部をブロック1,2からの出力値を反
転した値に切換えるようにしたので、ブロック1,2か
らの出力反転値を比較器3からなる比較手段に入力する
ことにより、比較器3からなる比較手段のテストを適切
に行いブロック1,2からなるテスト対象における故障
検出を的確に行うことができるテスト装置が得られる効
果がある。
【0034】また、この発明による実施の形態2によれ
ば、同一の内部構造を持つ複数のブロック1,2を同じ
半導体集積回路に設け、前記複数のブロック1,2に同
一の入力パターンを与えた上で、前記複数のブロック
1,2のうち参照ブロックとしての特定のブロック1に
ついて、その出力それぞれを検証するとともに、他のブ
ロック2の出力については、その出力を前記特定のブロ
ック1の出力と比較する比較器3からなる比較手段の出
力のみを検証することでテストを行うにあたり、比較器
3からなる比較手段の入力値の少なくとも一部をブロッ
ク1,2からの出力値を反転した値として、比較器3か
らなる比較手段のテストを行うようにしたので、ブロッ
ク1,2からの出力反転値を比較器3からなる比較手段
に入力することにより、比較器3からなる比較手段のテ
ストを適切に行いブロック1,2からなるテスト対象に
おける故障検出を的確に行うことができるテスト方法が
得られる効果がある。
【0035】実施の形態3.この発明による実施の形態
3を、図3について説明する。図3は、実施の形態3に
おける構成を示す接続図である。図において、1は参照
ブロックとしての第1ブロック、2は第1ブロックと同
じLSI内に設けられ、同一の内部構造を持つ第2ブロ
ック、3は比較器である。比較器3は、複数の排他的論
理和ゲートと、それらの出力を全て入力するORゲート
とからなる。G5〜G8はゲートを構成するセレクタ、
R11〜R18はテスト用レジスタである。
【0036】テスト用レジスタR11〜R18には、各
ブロックの動作とは関係なく自由に値を設定できる。実
施の形態1において、各セレクタG5〜G8のセレクト
信号を1つ1つ別の値に設定できるようにしたものであ
る。この回路を以下の通り用いて、テスターで比較器3
の出力が不一致になった場合の解析を行う。
【0037】ブロック1の出力S1とブロック2の出力
S3、およびレジスタR15,R17の出力が比較器3
に入力するようにレジスタR12,R14,R16,R
18を設定し、レジスタR15,R17に「0」を設定
してブロック1およびブロック2を動作させる。比較器
3の出力が不一致になった場合、ブロック1の出力S1
とブロック2の出力S3が異なるということなので、ど
ちらかに異常があることがわかる。
【0038】上記で比較器3の出力が常に一致になった
場合、ブロック1の出力S2とブロック2の出力S4、
およびレジスタR11,R13の出力が比較器3に入力
するようにレジスタR12,R14,R16,R18を
設定し、レジスタR11,R13に「0」を設定してブ
ロック1およびブロック2を動作させる。比較器3の出
力が不一致になった場合、ブロック1の出力S2とブロ
ック2の出力S4が異なるということなので、どちらか
に異常があることがわかる。
【0039】この発明による実施の形態3によれば、同
一の内部構造を持つ複数のブロック1,2を同じ半導体
集積回路に設け、前記複数のブロック1,2に同一の入
力パターンを与えた上で、前記複数のブロック1,2の
うち参照ブロックとしての特定のブロック1について、
その出力それぞれを検証するとともに、他のブロック2
の出力については、その出力を前記特定のブロック1の
出力と比較する比較器3からなる比較手段の出力のみを
検証することでテストを行うものにおいて、任意の値を
出力し得るテスト用レジスタR11,R13,R15,
R17と、テスト用レジスタR11,R13,R15,
R17の出力を比較器3からなる比較手段の入力値とし
て切換えるセレクタG5〜G8からなる切換手段とを設
け、比較器3からなる比較手段の出力が不一致を示す場
合に、比較器3からなる比較手段の入力値をそれぞれ任
意の値に切換えることにより、前記複数のブロック1,
2について解析を行うようにしたので、比較器3からな
る比較手段の入力値をそれぞれ任意の値に切換えること
によって比較器3からなる比較手段のテストを適切に行
いブロック1,2からなるテスト対象における故障検出
を的確に行うことができるテスト装置が得られる効果が
ある。
【0040】また、この発明による実施の形態3によれ
ば、同じ半導体集積回路に設けられ、同一の内部構造を
持つ複数のブロック1,2に、同一の入力パターンを与
えた上で、前記複数のブロック1,2のうち参照ブロッ
クとしての特定のブロック1について、その出力それぞ
れを検証するとともに、他のブロック2の出力について
は、その出力を前記特定のブロック1の出力と比較する
比較器3からなる比較手段の出力のみを検証することで
テストを行うにあたり、比較器3からなる比較手段の出
力が不一致を示す場合に、比較器3からなる比較手段の
入力値をそれぞれ任意の値に切換えることにより、複数
のブロック1,2について解析を行うようにしたので、
比較器3からなる比較手段の入力値をそれぞれ任意の値
に切換えることによって比較器3からなる比較手段のテ
ストを適切に行いブロック1,2からなるテスト対象に
おける故障検出を的確に行うことができるテスト方法が
得られる効果がある。
【0041】実施の形態4.この発明による実施の形態
4を、図3について説明する。図3は、前述した実施の
形態3における構成を示す接続図であり、この実施の形
態4では、この図3を流用して説明を行うものである。
【0042】ブロック1とブロック2とで故障発生によ
り一部内部構成に違いが生じているために、テストパタ
ーン中のある箇所で出力値が異なる場合、実施の形態3
の回路を流用して、以下のようにする。
【0043】図3において、例えばテストパターン中の
ある箇所でブロック1の出力S2とブロック2の出力S
4の値が異なる場合、そのときのみレジスタR15,R
17の出力が比較器3に入力するようにレジスタR1
6,R18を設定し、レジスタR15,R17に「0」
を設定する。以上により、テストパターン中のS2とS
4の値が異なる箇所をマスク状態とすることができて、
他の出力(S1,S3)のテストが可能になる。
【0044】この発明による実施の形態4によれば、同
一の内部構造を持つ複数のブロックを同じ半導体集積回
路に設け、前記複数のブロックに同一の入力パターンを
与えた上で、前記複数のブロックのうち特定のブロック
について、その出力それぞれを検証するとともに、他の
ブロックの出力については、その出力を前記特定のブロ
ックの出力と比較する比較手段の出力のみを検証するこ
とでテストを行うものにおいて、任意の値を出力し得る
テスト用レジスタと、前記テスト用レジスタの出力を前
記比較手段の入力値として切換える切換手段とを設け、
前記比較手段の出力が不一致を示す場合に、前記比較手
段の入力値をそれぞれ任意の値に切換えることにより、
前記複数のブロックについて解析を行うようにするとと
もに、テスト対象の所定箇所をマスク状態としたので、
テスト対象としてのブロック1,2の所定箇所をマスク
状態とすることにより、比較器3からなる比較手段のテ
ストを適切に行いブロック1,2からなるテスト対象に
おける故障検出を的確に行うことができるテスト装置が
得られる効果がある。
【0045】また、この発明による実施の形態4によれ
ば、同じ半導体集積回路に設けられ、同一の内部構造を
持つ複数のブロック1,2に、同一の入力パターンを与
えた上で、前記複数のブロック1,2のうち参照ブロッ
クとしての特定のブロック1について、その出力それぞ
れを検証するとともに、他のブロック2の出力について
は、その出力を前記特定のブロック1の出力と比較する
比較器3からなる比較手段の出力のみを検証することで
テストを行うにあたり、比較器3からなる比較手段の出
力が不一致を示す場合に、比較器3からなる比較手段の
入力値をそれぞれ任意の値に切換えることにより、前記
複数のブロック1,2について解析を行うとともに、テ
スト対象の所定箇所をマスク状態として解析を行うよう
にしたので、テスト対象としてのブロック1,2の所定
箇所をマスク状態として解析を行うことにより、比較器
3からなる比較手段のテストを適切に行いブロック1,
2からなるテスト対象における故障検出を的確に行うこ
とができるテスト方法が得られる効果がある。
【0046】実施の形態5.この発明による実施の形態
5を、図4について説明する。図4は、実施の形態3に
おける構成を示す接続図である。図において、1は参照
ブロックとしての第1ブロック、2は第1ブロックと同
じLSI内に設けられ、同一の内部構造を持つ第2ブロ
ック、3は比較器である。比較器3は、複数の排他的論
理和ゲートと、それらの出力を全て入力するORゲート
とからなる。G9,G10はゲートを構成するセレクタ
であり、R19はテスト用レジスタである。
【0047】テスト用レジスタR19には、各ブロック
の動作とは関係なく自由に値を設定できる。通常はブロ
ック1の出力(S5,S6)が外部に出力するようレジ
スタR19を設定し、ブロック2についてはブロック1
の出力と比較器3で比較することでテストする。テスタ
ーで比較器3の出力が不一致になった場合は、ブロック
2の出力(S7,S8)が外部に出力するようレジスタ
R19を設定し、S7とS8のどちらかが異常な値にな
っているかを調べることで、解析を行う。
【0048】なお、図4には示されていないが、この実
施の形態5では、前述の実施の形態1ないし実施の形態
4において詳述した比較器3のテストを行う構成を具備
し、実施の形態1ないし実施の形態4におけると同様の
テスト動作を行うことができるものである。
【0049】この発明による実施の形態5によれば、同
一の内部構造を持つ複数のブロック1,2を同じ半導体
集積回路に設け、前記複数のブロック1,2に同一の入
力パターンを与えた上で、前記複数のブロック1,2の
うち参照ブロックとしての特定のブロック1について、
その出力それぞれを検証するとともに、他のブロック2
の出力については、その出力を前記特定のブロック1の
出力と比較する比較器3からなる比較手段の出力のみを
検証することでテストを行い、かつ、比較器3からなる
比較手段の入力値の少なくとも一部を固定値等の所定値
に切換えることにより、比較器3からなる比較手段のテ
ストを行うものにおいて、前記複数のブロック1,2の
特定ブロック1以外のブロック2について、その出力そ
れぞれを検証できるように切換えるセレクタG9,G1
0からなる切換手段と、セレクタG9,G10からなる
切換手段に出力を供給してセレクタG9,G10からな
る切換手段を作動させるテスト用レジスタR19を設
け、比較器3からなる比較手段の出力が不一致を示す場
合に、前記複数のブロック1,2の特定ブロック1以外
のブロック2について、その出力それぞれを検証できる
ようにしたので、比較器3からなる比較手段の出力が不
一致を示す場合に、前記複数のブロック1,2の特定ブ
ロック1以外のブロック2について、その出力それぞれ
を検証することにより、比較器3からなる比較手段のテ
ストを適切に行いブロック1,2からなるテスト対象に
おける故障検出を的確に行うことができるテスト装置が
得られる効果がある。
【0050】また、この発明による実施の形態5によれ
ば、同じ半導体集積回路に設けられ、同一の内部構造を
持つ複数のブロック1,2に、同一の入力パターンを与
えた上で、前記複数のブロック1,2のうち参照ブロッ
クとしての特定のブロック1について、その出力それぞ
れを検証するとともに、他のブロック2の出力について
は、その出力を前記特定のブロック1の出力と比較する
比較器3からなる比較手段の出力のみを検証することで
テストを行い、かつ、比較器3からなる比較手段の入力
値の少なくとも一部を固定値等の所定値に切換えること
により、比較器3からなる比較手段のテストを行うもの
において、比較器3からなる比較手段の出力が不一致を
示す場合に、前記複数のブロック1,2の特定ブロック
1以外のブロック2について、その出力それぞれを検証
できるようにしたので、比較器3からなる比較手段の出
力が不一致を示す場合に、前記複数のブロック1,2の
特定ブロック1以外のブロック2について、その出力そ
れぞれを検証することにより、比較器3からなる比較手
段のテストを適切に行いブロック1,2からなるテスト
対象における故障検出を的確に行うことができるテスト
方法が得られる効果がある。
【0051】
【発明の効果】第1の発明によれば、同一の内部構造を
持つ複数のブロックを同じ半導体集積回路に設け、前記
複数のブロックに同一の入力パターンを与えた上で、前
記複数のブロックのうち特定のブロックについて、その
出力それぞれを検証するとともに、他のブロックの出力
については、その出力を前記特定のブロックの出力と比
較する比較手段の出力のみを検証することでテストを行
うものにおいて、前記比較手段の入力値の少なくとも一
部を所定値に切換えることにより、前記比較手段のテス
トを行うようにしたので、比較手段のテストを適切に行
いテスト対象における故障検出を的確に行うことができ
るテスト装置が得られる効果がある。
【0052】第2の発明によれば、前記比較手段の入力
値の少なくとも一部を固定値に切換えることにより、前
記比較手段のテストを行うようにしたので、比較手段の
入力値の少なくとも一部を固定値とすることにより、比
較手段のテストを適切に行いテスト対象における故障検
出を的確に行うことができるテスト装置が得られる効果
がある。
【0053】第3の発明によれば、固定値を出力し得る
テスト用レジスタと、前記テスト用レジスタの出力を前
記比較手段の入力値として切換える切換手段とを設け、
前記比較手段の入力値の少なくとも一部を固定値に切換
えるようにしたので、テスト用レジスタによって比較手
段の入力値の少なくとも一部を固定値とすることによ
り、比較手段のテストを適切に行いテスト対象における
故障検出を的確に行うことができるテスト装置が得られ
る効果がある。
【0054】第4の発明によれば、前記比較手段の入力
値の少なくとも一部を前記複数のブロックからの出力値
を反転した値に切換えることにより、前記比較手段のテ
ストを行うようにしたので、比較手段の入力値の少なく
とも一部を複数のブロックからの出力値を反転した値と
することにより、比較手段のテストを適切に行いテスト
対象における故障検出を的確に行うことができるテスト
装置が得られる効果がある。
【0055】第5の発明によれば、テスト用レジスタ
と、前記テスト用レジスタの出力に応じ前記複数のブロ
ックからの出力値を反転して前記比較手段の入力値とす
る排他的論理和ゲートとを設け、前記比較手段の入力値
の少なくとも一部を前記複数のブロックからの出力値を
反転した値に切換えるようにしたので、排他的論理和ゲ
ートによって比較手段の入力値の少なくとも一部を、前
記複数のブロックからの出力値を反転した値とすること
により、比較手段のテストを適切に行いテスト対象にお
ける故障検出を的確に行うことができるテスト装置が得
られる効果がある。
【0056】第6の発明によれば、同一の内部構造を持
つ複数のブロックを同じ半導体集積回路に設け、前記複
数のブロックに同一の入力パターンを与えた上で、前記
複数のブロックのうち特定のブロックについて、その出
力それぞれを検証するとともに、他のブロックの出力に
ついては、その出力を前記特定のブロックの出力と比較
する比較手段の出力のみを検証することでテストを行う
ものにおいて、前記比較手段の出力が不一致を示す場合
に、前記比較手段の入力値をそれぞれ任意の値に切換え
ることにより、前記複数のブロックについて解析を行う
ようにしたので、比較手段の入力値をそれぞれ任意の値
に切換えることによって比較手段のテストを適切に行い
テスト対象における故障検出を的確に行うことができる
テスト装置が得られる効果がある。
【0057】第7の発明によれば、任意の値を出力し得
るテスト用レジスタと、前記テスト用レジスタの出力を
前記比較手段の入力値として切換える切換手段とを設
け、前記比較手段の入力値のそれぞれを任意の値に切換
えるようにしたので、テスト用レジスタと切換手段によ
り比較手段の入力値をそれぞれ任意の値に切換えること
によって比較手段のテストを適切に行いテスト対象にお
ける故障検出を的確に行うことができるテスト装置が得
られる効果がある。
【0058】第8の発明によれば、テスト対象の所定箇
所をマスク状態として解析を行うようにしたので、テス
ト対象の所定箇所をマスク状態とすることにより、比較
手段のテストを適切に行いテスト対象における故障検出
を的確に行うことができるテスト装置が得られる効果が
ある。
【0059】第9の発明によれば、テスト用レジスタ
と、前記テスト用レジスタの出力を比較手段の入力値と
して切換える切換え手段とを設け、前記テスト用レジス
タのマスク用出力を比較手段の入力値とすることによ
り、テスト対象の所定箇所をマスク状態とするようにし
たので、テスト用レジスタのマスク用出力によってテス
ト対象の所定箇所をマスク状態とすることにより、比較
手段のテストを適切に行いテスト対象における故障検出
を的確に行うことができるテスト装置が得られる効果が
ある。
【0060】第10の発明によれば、同一の内部構造を
持つ複数のブロックを同じ半導体集積回路に設け、前記
複数のブロックに同一の入力パターンを与えた上で、前
記複数のブロックのうち特定のブロックについて、その
出力それぞれを検証するとともに、他のブロックの出力
については、その出力を前記特定のブロックの出力と比
較する比較手段の出力のみを検証することでテストを行
うものにおいて、前記比較手段の出力が不一致を示す場
合に、前記複数のブロックの特定ブロック以外のブロッ
クについて、その出力それぞれを検証できるようにした
ので、比較手段の出力が不一致を示す場合に、前記複数
のブロックの特定ブロック以外のブロックについて、そ
の出力それぞれを検証することにより、比較手段のテス
トを適切に行いテスト対象における故障検出を的確に行
うことができるテスト装置が得られる効果がある。
【0061】第11の発明によれば、前記複数のブロッ
クの特定ブロック以外のブロックについて、その出力そ
れぞれを検証できるように切換える切換手段と、前記切
換手段に出力を供給して切換手段を作動させるテスト用
レジスタを設けたので、比較手段の出力が不一致を示す
場合に、前記複数のブロックの特定ブロック以外のブロ
ックについて、その出力それぞれを検証できるようにテ
スト用レジスタによって作動される切換手段により切換
えて、その出力それぞれを検証することにより、比較手
段のテストを適切に行いテスト対象における故障検出を
的確に行うことができるテスト装置が得られる効果があ
る。
【0062】第12の発明によれば、同一の内部構造を
持つ複数のブロックを同じ半導体集積回路に設け、前記
複数のブロックに同一の入力パターンを与えた上で、前
記複数のブロックのうち特定のブロックについて、その
出力それぞれを検証するとともに、他のブロックの出力
については、その出力を前記特定のブロックの出力と比
較する比較手段の出力のみを検証することでテストを行
うにあたり、前記比較手段の入力値の少なくとも一部を
所定値として、前記比較手段のテストを行うようにした
ので、比較手段のテストを適切に行いテスト対象におけ
る故障検出を的確に行うことができるテスト方法が得ら
れる効果がある。
【0063】第13の発明によれば、前記比較手段の入
力値の少なくとも一部を固定値として、前記比較手段の
テストを行うようにしたので、比較手段のテストを適切
に行いテスト対象における故障検出を的確に行うことが
できるテスト方法が得られる効果がある。
【0064】第14の発明によれば、前記比較手段の入
力値の少なくとも一部を前記複数のブロックからの出力
値を反転した値として、前記比較手段のテストを行うよ
うにしたので、比較手段のテストを適切に行いテスト対
象における故障検出を的確に行うことができるテスト方
法が得られる効果がある。
【0065】第15の発明によれば、同じ半導体集積回
路に設けられ、同一の内部構造を持つ複数のブロック
に、同一の入力パターンを与えた上で、前記複数のブロ
ックのうち特定のブロックについて、その出力それぞれ
を検証するとともに、他のブロックの出力については、
その出力を前記特定のブロックの出力と比較する比較手
段の出力のみを検証することでテストを行うにあたり、
前記比較手段の出力が不一致を示す場合に、前記比較手
段の入力値をそれぞれ任意の値に切換えることにより、
前記複数のブロックについて解析を行うようにしたの
で、比較手段の入力値をそれぞれ任意の値に切換えるこ
とによって比較手段のテストを適切に行いテスト対象に
おける故障検出を的確に行うことができるテスト方法が
得られる効果がある。
【0066】第16の発明によれば、テスト対象の所定
箇所をマスク状態として解析を行うようにしたので、テ
スト対象の所定箇所をマスク状態とすることにより、比
較手段のテストを適切に行いテスト対象における故障検
出を的確に行うことができるテスト方法が得られる効果
がある。
【0067】第17の発明によれば、同じ半導体集積回
路に設けられ、同一の内部構造を持つ複数のブロック
に、同一の入力パターンを与えた上で、前記複数のブロ
ックのうち特定のブロックについて、その出力それぞれ
を検証するとともに、他のブロックの出力については、
その出力を前記特定のブロックの出力と比較する比較手
段の出力のみを検証することでテストを行うものにおい
て、前記比較手段の出力が不一致を示す場合に、前記複
数のブロックの特定ブロック以外のブロックについて、
その出力それぞれを検証できるようにしたので、比較手
段の出力が不一致を示す場合に、前記複数のブロックの
特定ブロック以外のブロックについて、その出力それぞ
れを検証することにより、比較手段のテストを適切に行
いテスト対象における故障検出を的確に行うことができ
るテスト方法が得られる効果がある。
【図面の簡単な説明】
【図1】 この発明による実施の形態1における回路構
成を示す接続図である。
【図2】 この発明による実施の形態2における回路構
成を示す接続図である。
【図3】 この発明による実施の形態3および実施の形
態4における回路構成を示す接続図である。
【図4】 この発明による実施の形態5における回路構
成を示す接続図である。
【図5】 従来技術における回路構成を示す接続図であ
る。
【符号の説明】
1,2 テスト対象としてのブロック、3 比較器、G
1〜G10 ゲートとしてのセレクタまたは排他的論理
和(Ex−NOR)回路、R1〜R19 テスト用レジ
スタ。

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 同一の内部構造を持つ複数のブロックを
    同じ半導体集積回路に設け、前記複数のブロックに同一
    の入力パターンを与えた上で、前記複数のブロックのう
    ち特定のブロックについて、その出力それぞれを検証す
    るとともに、他のブロックの出力については、その出力
    を前記特定のブロックの出力と比較する比較手段の出力
    のみを検証することでテストを行うものにおいて、前記
    比較手段の入力値の少なくとも一部を所定値に切換える
    ことにより、前記比較手段のテストを行うようにしたこ
    とを特徴とするテスト装置。
  2. 【請求項2】 前記比較手段の入力値の少なくとも一部
    を固定値に切換えることにより、前記比較手段のテスト
    を行うようにしたことを特徴とする請求項1に記載のテ
    スト装置。
  3. 【請求項3】 固定値を出力し得るテスト用レジスタ
    と、前記テスト用レジスタの出力を前記比較手段の入力
    値として切換える切換手段とを設け、前記比較手段の入
    力値の少なくとも一部を固定値に切換えることを特徴と
    する請求項2に記載のテスト装置。
  4. 【請求項4】 前記比較手段の入力値の少なくとも一部
    を前記複数のブロックからの出力値を反転した値に切換
    えることにより、前記比較手段のテストを行うようにし
    たことを特徴とする請求項1に記載のテスト装置。
  5. 【請求項5】 テスト用レジスタと、前記テスト用レジ
    スタの出力に応じ前記複数のブロックからの出力値を反
    転して前記比較手段の入力値とする排他的論理和ゲート
    とを設け、前記比較手段の入力値の少なくとも一部を前
    記複数のブロックからの出力値を反転した値に切換える
    ことを特徴とする請求項4に記載のテスト装置。
  6. 【請求項6】 同一の内部構造を持つ複数のブロックを
    同じ半導体集積回路に設け、前記複数のブロックに同一
    の入力パターンを与えた上で、前記複数のブロックのう
    ち特定のブロックについて、その出力それぞれを検証す
    るとともに、他のブロックの出力については、その出力
    を前記特定のブロックの出力と比較する比較手段の出力
    のみを検証することでテストを行うものにおいて、前記
    比較手段の出力が不一致を示す場合に、前記比較手段の
    入力値をそれぞれ任意の値に切換えることにより、前記
    複数のブロックについて解析を行うようにしたことを特
    徴とする請求項1ないし請求項5のいずれかに記載のテ
    スト装置。
  7. 【請求項7】 任意の値を出力し得るテスト用レジスタ
    と、前記テスト用レジスタの出力を前記比較手段の入力
    値として切換える切換手段とを設け、前記比較手段の入
    力値のそれぞれを任意の値に切換えることを特徴とする
    請求項6に記載のテスト装置。
  8. 【請求項8】 テスト対象の所定箇所をマスク状態とし
    て解析を行うことを特徴とする請求項6ないし請求項8
    のいずれかに記載のテスト装置。
  9. 【請求項9】 テスト用レジスタと、前記テスト用レジ
    スタの出力を比較手段の入力値として切換える切換え手
    段とを設け、前記テスト用レジスタのマスク用出力を比
    較手段の入力値とすることにより、テスト対象の所定箇
    所をマスク状態とすることを特徴とする請求項8に記載
    のテスト装置。
  10. 【請求項10】 同一の内部構造を持つ複数のブロック
    を同じ半導体集積回路に設け、前記複数のブロックに同
    一の入力パターンを与えた上で、前記複数のブロックの
    うち特定のブロックについて、その出力それぞれを検証
    するとともに、他のブロックの出力については、その出
    力を前記特定のブロックの出力と比較する比較手段の出
    力のみを検証することでテストを行うものにおいて、前
    記比較手段の出力が不一致を示す場合に、前記複数のブ
    ロックの特定ブロック以外のブロックについて、その出
    力それぞれを検証できるようにしたことを特徴とする請
    求項1ないし請求項5のいずれかに記載のテスト装置。
  11. 【請求項11】 前記複数のブロックの特定ブロック以
    外のブロックについて、その出力それぞれを検証できる
    ように切換える切換手段と、前記切換手段に出力を供給
    して切換手段を作動させるテスト用レジスタを設けたこ
    とを特徴とする請求項10に記載のテスト装置。
  12. 【請求項12】 同一の内部構造を持つ複数のブロック
    を同じ半導体集積回路に設け、前記複数のブロックに同
    一の入力パターンを与えた上で、前記複数のブロックの
    うち特定のブロックについて、その出力それぞれを検証
    するとともに、他のブロックの出力については、その出
    力を前記特定のブロックの出力と比較する比較手段の出
    力のみを検証することでテストを行うにあたり、前記比
    較手段の入力値の少なくとも一部を所定値として、前記
    比較手段のテストを行うようにしたことを特徴とするテ
    スト方法。
  13. 【請求項13】 前記比較手段の入力値の少なくとも一
    部を固定値として、前記比較手段のテストを行うように
    したことを特徴とする請求項12に記載のテスト方法。
  14. 【請求項14】 前記比較手段の入力値の少なくとも一
    部を前記複数のブロックからの出力値を反転した値とし
    て、前記比較手段のテストを行うようにしたことを特徴
    とする請求項12に記載のテスト方法。
  15. 【請求項15】 同じ半導体集積回路に設けられ、同一
    の内部構造を持つ複数のブロックに、同一の入力パター
    ンを与えた上で、前記複数のブロックのうち特定のブロ
    ックについて、その出力それぞれを検証するとともに、
    他のブロックの出力については、その出力を前記特定の
    ブロックの出力と比較する比較手段の出力のみを検証す
    ることでテストを行うにあたり、前記比較手段の出力が
    不一致を示す場合に、前記比較手段の入力値をそれぞれ
    任意の値に切換えることにより、前記複数のブロックに
    ついて解析を行うようにしたことを特徴とする請求項1
    2ないし請求項14のいずれかに記載のテスト方法。
  16. 【請求項16】 テスト対象の所定箇所をマスク状態と
    して解析を行うことを特徴とする請求項15に記載のテ
    スト方法。
  17. 【請求項17】 同じ半導体集積回路に設けられ、同一
    の内部構造を持つ複数のブロックに、同一の入力パター
    ンを与えた上で、前記複数のブロックのうち特定のブロ
    ックについて、その出力それぞれを検証するとともに、
    他のブロックの出力については、その出力を前記特定の
    ブロックの出力と比較する比較手段の出力のみを検証す
    ることでテストを行うものにおいて、前記比較手段の出
    力が不一致を示す場合に、前記複数のブロックの特定ブ
    ロック以外のブロックについて、その出力それぞれを検
    証できるようにしたことを特徴とする請求項12ないし
    請求項14のいずれかに記載のテスト方法。
JP2000163968A 2000-06-01 2000-06-01 テスト装置およびテスト方法 Pending JP2001343427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000163968A JP2001343427A (ja) 2000-06-01 2000-06-01 テスト装置およびテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000163968A JP2001343427A (ja) 2000-06-01 2000-06-01 テスト装置およびテスト方法

Publications (1)

Publication Number Publication Date
JP2001343427A true JP2001343427A (ja) 2001-12-14

Family

ID=18667647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000163968A Pending JP2001343427A (ja) 2000-06-01 2000-06-01 テスト装置およびテスト方法

Country Status (1)

Country Link
JP (1) JP2001343427A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003040059A1 (fr) 2001-11-08 2003-05-15 Bridgestone Corporation Procede de fabrication de support de frittage de carbure de silicium destine a etre employe dans la production de semi-conducteurs et support de frittage de carbure de silicium ainsi fabrique
WO2005076022A1 (ja) * 2004-02-09 2005-08-18 Matsushita Electric Industrial Co., Ltd. 半導体集積回路及びその半導体集積回路を含んだ半導体システム
JP2007028488A (ja) * 2005-07-21 2007-02-01 Mitsubishi Electric Corp セレクタ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003040059A1 (fr) 2001-11-08 2003-05-15 Bridgestone Corporation Procede de fabrication de support de frittage de carbure de silicium destine a etre employe dans la production de semi-conducteurs et support de frittage de carbure de silicium ainsi fabrique
WO2005076022A1 (ja) * 2004-02-09 2005-08-18 Matsushita Electric Industrial Co., Ltd. 半導体集積回路及びその半導体集積回路を含んだ半導体システム
JP4754355B2 (ja) * 2004-02-09 2011-08-24 パナソニック株式会社 半導体集積回路及びその半導体集積回路を含んだ半導体システム
JP2007028488A (ja) * 2005-07-21 2007-02-01 Mitsubishi Electric Corp セレクタ装置

Similar Documents

Publication Publication Date Title
Franco et al. An experimental chip to evaluate test techniques: chip and experiment design
JPH1038983A (ja) 故障個所特定化方法
JP4265934B2 (ja) スキャンパス回路およびそれを備える論理回路ならびに集積回路のテスト方法
JP2001343427A (ja) テスト装置およびテスト方法
US6675337B1 (en) Built-in self verification circuit for system chip design
US6738940B1 (en) Integrated circuit including a test signal generator
JP2000221242A (ja) 半導体試験装置
JP2000304829A (ja) 半導体検査方法
JP2004317221A (ja) Fpga搭載ボードのテスト方法とテスト装置
JP3904737B2 (ja) 半導体装置及びその製造方法
JPH01119772A (ja) Icテスター
US6421810B1 (en) Scalable parallel test bus and testing method
JPH01260375A (ja) モニター機能付lsi回路
JP3104739B2 (ja) Lsiの不良解析に用いるlsiテスター
JP3945641B2 (ja) 半導体装置
JP4310052B2 (ja) 集積回路
JP2874248B2 (ja) 診断用スキャンパス付き電子回路
JPH03116943A (ja) 検査機能を有する半導体集積回路
JP2006064607A (ja) Icテスタ
JP2578076Y2 (ja) Ic試験装置の不良データ取込み装置
JPS61243377A (ja) Lsi試験装置
JPH09218248A (ja) デジタル回路検査装置および方法
JPH08240641A (ja) 半導体集積回路における出力同時動作数制限の検査法
JPH04213080A (ja) 半導体集積回路とその交流特性試験方法
JP2004053411A (ja) Icテスタ及びicのテスト方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123