JP4310052B2 - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP4310052B2 JP4310052B2 JP2001124465A JP2001124465A JP4310052B2 JP 4310052 B2 JP4310052 B2 JP 4310052B2 JP 2001124465 A JP2001124465 A JP 2001124465A JP 2001124465 A JP2001124465 A JP 2001124465A JP 4310052 B2 JP4310052 B2 JP 4310052B2
- Authority
- JP
- Japan
- Prior art keywords
- inter
- block
- wiring
- signal
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路（以下、「ＩＣ」という）、特に半導体基板上に形成された複数の機能ブロック間の配線の試験機能に関するものである。
【０００２】
【従来の技術】
従来、大規模集積回路（以下、「ＬＳＩ」という）等のＩＣは、そのＩＣの機能を実現するための複数の機能ブロックと、これらの機能ブロック間を接続する配線を、半導体基板上に形成して構成されている。
【０００３】
このようなＩＣを開発する場合、試作したＩＣが設計通りの機能を実現できるか否かの動作試験を行い、その動作結果に従って機能ブロック間の配線を含めた回路の不具合を捜し出し、不具合箇所を修正するという手法が採られていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のＩＣでは、次のような課題があった。
動作試験では、各機能ブロックの機能の試験が主体となり、機能ブロック間の配線の断線や短絡を想定した試験を行うことが少ない。このため、配線に不具合があった場合、その不具合箇所の検出に多大な時間を必要とする場合があった。
【０００５】
本発明は、前記従来技術が持っていた課題を解決し、機能ブロック間の配線の検査を行うことができるＩＣを提供するものである。
【０００６】
前記課題を解決するために、本発明のＩＣは、所定の機能を有する複数の機能ブロックと、前記複数の機能ブロック間を接続する複数のブロック間配線と、前記機能ブロックと前記ブロック間配線の間に配置され、試験信号によって前記機能ブロックと複数の内部ノードとの間の接続を一括してオン／オフする第１のスイッチ手段と、個別の制御信号によって前記内部ノードと前記ブロック間配線との間の接続を個別にオン／オフする第２のスイッチ手段と、個別の制御信号によって前記複数の内部ノードの間の接続を個別にオン／オフする第３のスイッチ手段とを備えている。
【０００７】
そして、前記第２及び第３のスイッチ手段に対する前記個別の制御信号を生成して前記複数のブロック間配線を切り替えると共に、前記複数の内部ノードの内のいずれか１つに試験用の信号を出力し、前記複数の内部ノードの内の他の１つに伝達された信号を入力して前記ブロック間配線の断線や短絡を検出する切替制御手段を設けている。
【０００８】
本発明によれば、以上のようにＩＣを構成したので、次のような作用が行われる。
各機能ブロックは、第１のスイッチ手段を介して内部ノードに接続され、更に第２のスイッチ手段を介してブロック間配線に接続されている。また、内部ノードの間は、第３のスイッチ手段を介して接続されている。第１のスイッチ手段は試験信号で一括してオン／オフされ、第２及び第３のスイッチ手段は個別の制御信号でオン／オフされる。従って、これらの試験信号と制御信号の組み合わせにより、通常動作時には、各機能ブロックはそれぞれブロック間配線を介して相互に接続される。
【０００９】
一方、ブロック間配線の断線や短絡を検出する場合、例えば、切替制御手段から第２及び第３のスイッチ手段に対する個別の制御信号が与えられて、試験用の接続が構成される。そして、試験用の接続構成を順次変更して、内部ノードの内のいずれか１つに試験用の信号を出力し、他の内部ノードの信号を入力することにより、ブロック間配線の断線や短絡を検出することができる。
【００１０】
【発明の実施の形態】
図１は、本発明の実施形態を示すＬＳＩの概略の構成図である。
このＬＳＩは、相互に接続されて所定の機能を実現する２つの機能ブロック１，２を備えている。機能ブロック１は、機能ブロック２側に接続するための端子１ａ，１ｂ，１ｃを有し、これらの端子１ａ〜１ｃが、接続切替部１０を介してブロック間配線３ａ，３ｂ，３ｃの一端に接続されている。一方、機能ブロック２は、機能ブロック１側に接続するための端子２ａ，２ｂ，２ｃを有し、これらの端子２ａ〜２ｃが、接続切替部２０を介してブロック間配線３ａ〜３ｃの他端に接続されている。
【００１１】
接続切替部１０は、機能ブロック１の端子１ａ〜１ｃと、この接続切替部１０内のノードＮ１ａ，Ｎ１ｂ，Ｎ１ｃとの間の接続を、それぞれオン／オフするスイッチ手段（例えば、トランスファ・ゲート、以下、「ＴＧ」という）１１ａ，１１ｂ，１１ｃを有している。また、ノードＮ１ａ〜Ｎ１ｃとブロック間配線３ａ〜３ｃとの間は、ＴＧ１２ａ，１２ｂ，１２ｃを介して接続されている。
【００１２】
更に、ノードＮ１ａ，Ｎ１ｂ間は、ＴＧ１３ｂを介して接続され、ノードＮ１ｂ，Ｎ１ｃ間は、ＴＧ１３ｃを介して接続されている。そして、ＴＧ１１ａ〜１１ｃは、切替制御手段（例えば、切替制御部）１４の端子ＴＳから出力される試験信号ＴＳ２によって一括制御され、ＴＧ１２ａ〜１２ｃ，１３ａ〜１３ｃは、それぞれ切替制御部１４の端子Ｓ２１，Ｓ１３から出力される制御信号Ｓ１２ａ〜Ｓ１２ｃ，Ｓ１３ａ〜Ｓ１３ｃによって、個別に制御されるようになっている。
【００１３】
また、ノードＮ１ｃは切替制御部１４の端子ＳＩに直接接続され、このノードＮ１ｃの信号が入力信号ＳＩ１として切替制御部１４に与えられるようになっている。更に、切替制御部１４の端子ＳＯから出力される出力信号ＳＯ１が、ＴＧ１３ａを介してノードＮ１ａに与えられるようになっている。
【００１４】
接続切替部２０も、接続切替部１０と同様である。即ち、機能ブロック２の端子２ａ〜２ｃと、この接続切替部２０内のノードＮ２ａ〜Ｎ２ｃとの間がＴＧ２１ａ〜２１ｃを介して接続され、これらのノードＮ２ａ〜Ｎ２ｃとブロック間配線３ａ〜３ｃとの間がＴＧ２２ａ〜２２ｃを介して接続されている。また、ノードＮ２ａ，Ｎ２ｂ間はＴＧ２３ｂを介して接続され、ノードＮ２ｂ，Ｎ２ｃ間はＴＧ２３ｃを介して接続されている。そして、ＴＧ２１ａ〜２１ｃは、切替制御部２４の端子ＴＳから出力される試験信号ＴＳ２によって一括制御され、ＴＧ２２ａ〜２３ｃは、それぞれ切替制御部２４の端子Ｓ２２から出力される制御信号Ｓ２２ａ〜Ｓ２３ｃによって個別に制御されるようになっている。
【００１５】
また、ノードＮ２ｃは切替制御部２４の端子ＳＩに直接接続され、このノードＮ２ｃの信号が入力信号ＳＩ２として、この切替制御部２４に与えられるようになっている。更に、切替制御部２４の端子ＳＯから出力される出力信号ＳＯ２が、ＴＧ２３ａを介してノードＮ２ａに与えられるようになっている。
【００１６】
図２は、図１中のＴＧ１１ａの構成図である。
このＴＧ１１ａは、ＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）とＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）を有しており、機能ブロック１の端子１ａと接続切替部１０のノードＮ１ａとの間に、これらのＰＭＯＳとＮＭＯＳが並列に接続されている。ＮＭＯＳのゲートには、切替制御部１４から試験信号ＴＳが与えられ、ＰＭＯＳのゲートには、この試験信号ＴＳがインバータＩＮＶで反転されて与えられるようになっている。
【００１７】
これにより、試験信号ＴＳがレベル“Ｈ”の時、ＰＭＯＳとＮＭＯＳがオンとなって、端子１ａとノードＮ１ａとの間が接続される。また、試験信号ＴＳがレベル“Ｌ”の時には、ＰＭＯＳとＮＭＯＳがオフとなって、端子１ａとノードＮ１ａとの間が切断されるようになっている。なお、このＴＧ１１ａに限らず、図１中のＴＧは、すべて同様の構成となっている。
【００１８】
次に、図１の動作を、（１）ブロック間配線の断線検出処理、（２）ブロック間配線の短絡検出処理、及び（３）通常動作に分けて説明する。
（１） ブロック間配線の断線検出処理
まず、ブロック間配線３ａ〜３ｃに断線箇所が有るか否かを調べるため、試験信号ＴＳ１，ＴＳ２を“Ｌ”に設定してＴＧ１１ａ〜１１ｃ，ＴＧ２１ａ〜２１ｃをオフにし、機能ブロック１，２を接続切替部１０，２０から切り離す。また、３本のブロック間配線３ａ〜３ｃが直列に接続されるように、各ＴＧのオン／オフを設定する。
【００１９】
即ち、接続切替部１０のＴＧ１２ａ〜１２ｃと接続切替部２０のＴＧ２２ａ〜２２ｃを、すべてオンに設定する。更に、接続切替部１０のＴＧ１３ａ，１３ｃをオンに、ＴＧ１３ｂをオフに設定する。また、接続切替部２０のＴＧ２３ａ，２３ｃをオフに、ＴＧ２３ｂをオンに設定する。
【００２０】
このように各ＴＧを設定した状態で、切替制御部１４の端子ＳＯから出力信号ＳＯ１を“Ｈ”，“Ｌ”に切り替えて出力し、切替制御部２４の端子ＳＩの入力信号ＳＩ２をチェックする。入力信号ＳＩ２が出力信号ＳＯ１に従って変化すれば、ブロック間配線３ａ〜３ｃに断線箇所は存在しないと判定される。もしも、入力信号ＳＩ２が出力信号ＳＯ１に従って変化しなければ、断線箇所が有ると判定される。
【００２１】
断線箇所が有ると判定された時は、ブロック間配線３ａ〜３ｃの断線を個別にチェックする。例えば、ブロック間配線３ａをチェックするときには、接続切替部１０のＴＧ１２ａ，１３ａをオンに、ＴＧ１２ｂ，１２ｃ，１３ｂ，１３ｃをオフに設定し、接続切替部２０のＴＧ２２ａ，２３ｂ，２３ｃをオンに、ＴＧ２２ｂ，２２ｃ，２３ａをオフに設定する。
【００２２】
そして、切替制御部１４の出力信号ＳＯ１を“Ｈ”，“Ｌ”に切り替えて出力し、切替制御部２４の入力信号ＳＩ２をチェックする。入力信号ＳＩ２が出力信号ＳＯ１に従って変化すれば、ブロック間配線３ａは正常と判定される。もしも、入力信号ＳＩ２が出力信号ＳＯ１に従って変化しなければ、断線していると判定される。
ブロック間配線３ｂ，３ｃも、ほぼ同様の設定によって断線の有無が検出される。
【００２３】
（２） ブロック間配線の短絡検出処理
次に、ブロック間配線３ａ〜３ｃが相互に接触した短絡箇所が有るか否かを個別に調べる。この時、試験信号ＴＳは“Ｌ”で、機能ブロック１，２は切り離された状態のままである。
【００２４】
例えば、ブロック間配線３ａ，３ｂ間の短絡を調べる場合、接続切替部１０のＴＧ１２ａ，１３ａをオンに、ＴＧ１２ｂ，１２ｃ，１３ｂ，１３ｃをオフに設定し、接続切替部２０のＴＧ２２ｂ，２３ｃをオンに、ＴＧ２２ａ，２２ｃ，２３ａ，２３ｂをオフに設定する。そして、切替制御部１４の出力信号ＳＯ１を“Ｈ”，“Ｌ”に切り替えて出力し、切替制御部２４の入力信号ＳＩ２をチェックする。
【００２５】
これにより、入力信号ＳＩ２が出力信号ＳＯ１に従って変化しなければ、短絡は無いと判定される。もしも、入力信号ＳＩ２が出力信号ＳＯ１に従って変化すれば、ブロック間配線３ａ，３ｂ間が短絡していると判定される。
【００２６】
−ブロック間配線３ｂ，３ｃの短絡、及びブロック間配線３ｃ，３ａの短絡も、ほぼ同様の設定によって調べることができる。
【００２７】
（３） 通常動作
ブロック間配線３ａ〜３ｃに断線や短絡が存在しなければ、通常動作用の設定が行われる。この場合は、試験信号ＴＳ１，ＴＳ２を“Ｈ”に設定し、ＴＧ１１ａ〜１１ｃ，ＴＧ２１ａ〜２１ｃをオンにして、機能ブロック１，２をそれぞれ接続切替部１０，２０に接続する。また、接続切替部１０のＴＧ１２ａ〜１２ｃと接続切替部２０のＴＧ２２ａ〜２２ｃを、すべてオンに設定する。更に、接続切替部１０のＴＧ１３ａ〜１３ｃと、接続切替部２０のＴＧ２３ａ〜２３ｃをオフに設定する。これにより、機能ブロック１，２は、ブロック間配線３ａ〜３ｃによって、相互に接続される。
【００２８】
このように、本実施形態のＬＳＩは、機能ブロック１，２とブロック間配線３ａ〜３ｃとの間を自由に切り替えて接続するための複数のＴＧと、これらのブロック間配線３ａ〜３ｃに出力信号ＳＯ１，ＳＯ２を与え、入力信号ＳＩ１，ＳＩ２をチェックする接続切替部１０，２０を有している。これにより、機能ブロック１，２間のブロック間配線３ａ〜３ｃの検査を容易に行うことができるという利点がある。
【００２９】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ） ブロック間配線３ａ〜３ｃの本数は、３本に限定されない。
【００３０】
（ｂ） ＬＳＩ中の機能ブロック１，２の数は、２個に限定されない。３個以上の機能ブロックを有するＬＳＩの場合は、各機能ブロック間のブロック間配線の両端に、接続切替部を設ければ良い。
【００３１】
（ｃ） 断線検出や短絡検出処理の時の各ＴＧのオン／オフ設定は、説明したものに限定されない。即ち、断線や短絡の箇所を特定することができるような接続となれば良い。
【００３２】
（ｄ） 各ブロック間配線３ａ〜３ｃの接続を切り替えるスイッチ手段として、図２のようなＴＧを用いているが、ＴＧの構成はこれに限定されない。例えば、ＮＭＯＳまたはＰＭＯＳの一方だけを使用することができる。また、３ステートバッファ等のスイッチ機能を有する回路を用いることもできる。
【００３３】
（ｅ） 各ＴＧに対する試験信号ＴＳ１，ＴＳ２や制御信号Ｓ１２ａ，１３ａ等を、切替制御部１４，２４から出力するようにしているが、外部端子から与えるようにしても良い。また、出力信号ＳＯ１，ＳＯ２や入力信号ＳＩ１，ＳＩ２も、外部端子から入出力するようにしても良い。
【００３４】
（ｆ） ブロック間配線３ａ〜３ｃの本数は、実際に使用する配線の数と同じ数である必要はない。例えば、１本乃至数本の予備のブロック間配線を用意しておき、ブロック間配線に断線や短絡が有った場合に、ＴＧによって予備のブロック間配線に切り替えるようにすることができる。
【００３５】
以上詳細に説明したように、本発明によれば、試験信号によって機能ブロックと内部ノードの間をオン／オフする第１のスイッチ手段と、個別の制御信号によって内部ノードとブロック間配線の間をオン／オフする第２のスイッチ手段と、複数の内部ノード間をオン／オフする第３のスイッチ手段を有している。これにより、ブロック間配線を任意に接続することが可能になり、このブロック間配線の状態を検査することができる。
【００３６】
特に、第２及び第３のスイッチ手段に対する個別の制御信号を生成すると共に、内部ノードに試験用の信号を出力してブロック間配線を介して他の内部ノードに伝達された信号を入力し、ブロック間配線の断線や短絡を検出する切替制御手段を有している。これにより、ブロック間配線の断線や短絡を容易に検出することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を示すＬＳＩの概略の構成図である。
【図２】図１中のＴＧ１１ａの構成図である。
【符号の説明】
１，２ 機能ブロック
３ ブロック間配線
１０，２０ 接続切替部
１１，１２，１３，２１，２２，２３ ＴＧ（トランスファ・ゲート）
１４，２４ 切替制御部
【発明の属する技術分野】
本発明は、集積回路（以下、「ＩＣ」という）、特に半導体基板上に形成された複数の機能ブロック間の配線の試験機能に関するものである。
【０００２】
【従来の技術】
従来、大規模集積回路（以下、「ＬＳＩ」という）等のＩＣは、そのＩＣの機能を実現するための複数の機能ブロックと、これらの機能ブロック間を接続する配線を、半導体基板上に形成して構成されている。
【０００３】
このようなＩＣを開発する場合、試作したＩＣが設計通りの機能を実現できるか否かの動作試験を行い、その動作結果に従って機能ブロック間の配線を含めた回路の不具合を捜し出し、不具合箇所を修正するという手法が採られていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のＩＣでは、次のような課題があった。
動作試験では、各機能ブロックの機能の試験が主体となり、機能ブロック間の配線の断線や短絡を想定した試験を行うことが少ない。このため、配線に不具合があった場合、その不具合箇所の検出に多大な時間を必要とする場合があった。
【０００５】
本発明は、前記従来技術が持っていた課題を解決し、機能ブロック間の配線の検査を行うことができるＩＣを提供するものである。
【０００６】
前記課題を解決するために、本発明のＩＣは、所定の機能を有する複数の機能ブロックと、前記複数の機能ブロック間を接続する複数のブロック間配線と、前記機能ブロックと前記ブロック間配線の間に配置され、試験信号によって前記機能ブロックと複数の内部ノードとの間の接続を一括してオン／オフする第１のスイッチ手段と、個別の制御信号によって前記内部ノードと前記ブロック間配線との間の接続を個別にオン／オフする第２のスイッチ手段と、個別の制御信号によって前記複数の内部ノードの間の接続を個別にオン／オフする第３のスイッチ手段とを備えている。
【０００７】
そして、前記第２及び第３のスイッチ手段に対する前記個別の制御信号を生成して前記複数のブロック間配線を切り替えると共に、前記複数の内部ノードの内のいずれか１つに試験用の信号を出力し、前記複数の内部ノードの内の他の１つに伝達された信号を入力して前記ブロック間配線の断線や短絡を検出する切替制御手段を設けている。
【０００８】
本発明によれば、以上のようにＩＣを構成したので、次のような作用が行われる。
各機能ブロックは、第１のスイッチ手段を介して内部ノードに接続され、更に第２のスイッチ手段を介してブロック間配線に接続されている。また、内部ノードの間は、第３のスイッチ手段を介して接続されている。第１のスイッチ手段は試験信号で一括してオン／オフされ、第２及び第３のスイッチ手段は個別の制御信号でオン／オフされる。従って、これらの試験信号と制御信号の組み合わせにより、通常動作時には、各機能ブロックはそれぞれブロック間配線を介して相互に接続される。
【０００９】
一方、ブロック間配線の断線や短絡を検出する場合、例えば、切替制御手段から第２及び第３のスイッチ手段に対する個別の制御信号が与えられて、試験用の接続が構成される。そして、試験用の接続構成を順次変更して、内部ノードの内のいずれか１つに試験用の信号を出力し、他の内部ノードの信号を入力することにより、ブロック間配線の断線や短絡を検出することができる。
【００１０】
【発明の実施の形態】
図１は、本発明の実施形態を示すＬＳＩの概略の構成図である。
このＬＳＩは、相互に接続されて所定の機能を実現する２つの機能ブロック１，２を備えている。機能ブロック１は、機能ブロック２側に接続するための端子１ａ，１ｂ，１ｃを有し、これらの端子１ａ〜１ｃが、接続切替部１０を介してブロック間配線３ａ，３ｂ，３ｃの一端に接続されている。一方、機能ブロック２は、機能ブロック１側に接続するための端子２ａ，２ｂ，２ｃを有し、これらの端子２ａ〜２ｃが、接続切替部２０を介してブロック間配線３ａ〜３ｃの他端に接続されている。
【００１１】
接続切替部１０は、機能ブロック１の端子１ａ〜１ｃと、この接続切替部１０内のノードＮ１ａ，Ｎ１ｂ，Ｎ１ｃとの間の接続を、それぞれオン／オフするスイッチ手段（例えば、トランスファ・ゲート、以下、「ＴＧ」という）１１ａ，１１ｂ，１１ｃを有している。また、ノードＮ１ａ〜Ｎ１ｃとブロック間配線３ａ〜３ｃとの間は、ＴＧ１２ａ，１２ｂ，１２ｃを介して接続されている。
【００１２】
更に、ノードＮ１ａ，Ｎ１ｂ間は、ＴＧ１３ｂを介して接続され、ノードＮ１ｂ，Ｎ１ｃ間は、ＴＧ１３ｃを介して接続されている。そして、ＴＧ１１ａ〜１１ｃは、切替制御手段（例えば、切替制御部）１４の端子ＴＳから出力される試験信号ＴＳ２によって一括制御され、ＴＧ１２ａ〜１２ｃ，１３ａ〜１３ｃは、それぞれ切替制御部１４の端子Ｓ２１，Ｓ１３から出力される制御信号Ｓ１２ａ〜Ｓ１２ｃ，Ｓ１３ａ〜Ｓ１３ｃによって、個別に制御されるようになっている。
【００１３】
また、ノードＮ１ｃは切替制御部１４の端子ＳＩに直接接続され、このノードＮ１ｃの信号が入力信号ＳＩ１として切替制御部１４に与えられるようになっている。更に、切替制御部１４の端子ＳＯから出力される出力信号ＳＯ１が、ＴＧ１３ａを介してノードＮ１ａに与えられるようになっている。
【００１４】
接続切替部２０も、接続切替部１０と同様である。即ち、機能ブロック２の端子２ａ〜２ｃと、この接続切替部２０内のノードＮ２ａ〜Ｎ２ｃとの間がＴＧ２１ａ〜２１ｃを介して接続され、これらのノードＮ２ａ〜Ｎ２ｃとブロック間配線３ａ〜３ｃとの間がＴＧ２２ａ〜２２ｃを介して接続されている。また、ノードＮ２ａ，Ｎ２ｂ間はＴＧ２３ｂを介して接続され、ノードＮ２ｂ，Ｎ２ｃ間はＴＧ２３ｃを介して接続されている。そして、ＴＧ２１ａ〜２１ｃは、切替制御部２４の端子ＴＳから出力される試験信号ＴＳ２によって一括制御され、ＴＧ２２ａ〜２３ｃは、それぞれ切替制御部２４の端子Ｓ２２から出力される制御信号Ｓ２２ａ〜Ｓ２３ｃによって個別に制御されるようになっている。
【００１５】
また、ノードＮ２ｃは切替制御部２４の端子ＳＩに直接接続され、このノードＮ２ｃの信号が入力信号ＳＩ２として、この切替制御部２４に与えられるようになっている。更に、切替制御部２４の端子ＳＯから出力される出力信号ＳＯ２が、ＴＧ２３ａを介してノードＮ２ａに与えられるようになっている。
【００１６】
図２は、図１中のＴＧ１１ａの構成図である。
このＴＧ１１ａは、ＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）とＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）を有しており、機能ブロック１の端子１ａと接続切替部１０のノードＮ１ａとの間に、これらのＰＭＯＳとＮＭＯＳが並列に接続されている。ＮＭＯＳのゲートには、切替制御部１４から試験信号ＴＳが与えられ、ＰＭＯＳのゲートには、この試験信号ＴＳがインバータＩＮＶで反転されて与えられるようになっている。
【００１７】
これにより、試験信号ＴＳがレベル“Ｈ”の時、ＰＭＯＳとＮＭＯＳがオンとなって、端子１ａとノードＮ１ａとの間が接続される。また、試験信号ＴＳがレベル“Ｌ”の時には、ＰＭＯＳとＮＭＯＳがオフとなって、端子１ａとノードＮ１ａとの間が切断されるようになっている。なお、このＴＧ１１ａに限らず、図１中のＴＧは、すべて同様の構成となっている。
【００１８】
次に、図１の動作を、（１）ブロック間配線の断線検出処理、（２）ブロック間配線の短絡検出処理、及び（３）通常動作に分けて説明する。
（１） ブロック間配線の断線検出処理
まず、ブロック間配線３ａ〜３ｃに断線箇所が有るか否かを調べるため、試験信号ＴＳ１，ＴＳ２を“Ｌ”に設定してＴＧ１１ａ〜１１ｃ，ＴＧ２１ａ〜２１ｃをオフにし、機能ブロック１，２を接続切替部１０，２０から切り離す。また、３本のブロック間配線３ａ〜３ｃが直列に接続されるように、各ＴＧのオン／オフを設定する。
【００１９】
即ち、接続切替部１０のＴＧ１２ａ〜１２ｃと接続切替部２０のＴＧ２２ａ〜２２ｃを、すべてオンに設定する。更に、接続切替部１０のＴＧ１３ａ，１３ｃをオンに、ＴＧ１３ｂをオフに設定する。また、接続切替部２０のＴＧ２３ａ，２３ｃをオフに、ＴＧ２３ｂをオンに設定する。
【００２０】
このように各ＴＧを設定した状態で、切替制御部１４の端子ＳＯから出力信号ＳＯ１を“Ｈ”，“Ｌ”に切り替えて出力し、切替制御部２４の端子ＳＩの入力信号ＳＩ２をチェックする。入力信号ＳＩ２が出力信号ＳＯ１に従って変化すれば、ブロック間配線３ａ〜３ｃに断線箇所は存在しないと判定される。もしも、入力信号ＳＩ２が出力信号ＳＯ１に従って変化しなければ、断線箇所が有ると判定される。
【００２１】
断線箇所が有ると判定された時は、ブロック間配線３ａ〜３ｃの断線を個別にチェックする。例えば、ブロック間配線３ａをチェックするときには、接続切替部１０のＴＧ１２ａ，１３ａをオンに、ＴＧ１２ｂ，１２ｃ，１３ｂ，１３ｃをオフに設定し、接続切替部２０のＴＧ２２ａ，２３ｂ，２３ｃをオンに、ＴＧ２２ｂ，２２ｃ，２３ａをオフに設定する。
【００２２】
そして、切替制御部１４の出力信号ＳＯ１を“Ｈ”，“Ｌ”に切り替えて出力し、切替制御部２４の入力信号ＳＩ２をチェックする。入力信号ＳＩ２が出力信号ＳＯ１に従って変化すれば、ブロック間配線３ａは正常と判定される。もしも、入力信号ＳＩ２が出力信号ＳＯ１に従って変化しなければ、断線していると判定される。
ブロック間配線３ｂ，３ｃも、ほぼ同様の設定によって断線の有無が検出される。
【００２３】
（２） ブロック間配線の短絡検出処理
次に、ブロック間配線３ａ〜３ｃが相互に接触した短絡箇所が有るか否かを個別に調べる。この時、試験信号ＴＳは“Ｌ”で、機能ブロック１，２は切り離された状態のままである。
【００２４】
例えば、ブロック間配線３ａ，３ｂ間の短絡を調べる場合、接続切替部１０のＴＧ１２ａ，１３ａをオンに、ＴＧ１２ｂ，１２ｃ，１３ｂ，１３ｃをオフに設定し、接続切替部２０のＴＧ２２ｂ，２３ｃをオンに、ＴＧ２２ａ，２２ｃ，２３ａ，２３ｂをオフに設定する。そして、切替制御部１４の出力信号ＳＯ１を“Ｈ”，“Ｌ”に切り替えて出力し、切替制御部２４の入力信号ＳＩ２をチェックする。
【００２５】
これにより、入力信号ＳＩ２が出力信号ＳＯ１に従って変化しなければ、短絡は無いと判定される。もしも、入力信号ＳＩ２が出力信号ＳＯ１に従って変化すれば、ブロック間配線３ａ，３ｂ間が短絡していると判定される。
【００２６】
−ブロック間配線３ｂ，３ｃの短絡、及びブロック間配線３ｃ，３ａの短絡も、ほぼ同様の設定によって調べることができる。
【００２７】
（３） 通常動作
ブロック間配線３ａ〜３ｃに断線や短絡が存在しなければ、通常動作用の設定が行われる。この場合は、試験信号ＴＳ１，ＴＳ２を“Ｈ”に設定し、ＴＧ１１ａ〜１１ｃ，ＴＧ２１ａ〜２１ｃをオンにして、機能ブロック１，２をそれぞれ接続切替部１０，２０に接続する。また、接続切替部１０のＴＧ１２ａ〜１２ｃと接続切替部２０のＴＧ２２ａ〜２２ｃを、すべてオンに設定する。更に、接続切替部１０のＴＧ１３ａ〜１３ｃと、接続切替部２０のＴＧ２３ａ〜２３ｃをオフに設定する。これにより、機能ブロック１，２は、ブロック間配線３ａ〜３ｃによって、相互に接続される。
【００２８】
このように、本実施形態のＬＳＩは、機能ブロック１，２とブロック間配線３ａ〜３ｃとの間を自由に切り替えて接続するための複数のＴＧと、これらのブロック間配線３ａ〜３ｃに出力信号ＳＯ１，ＳＯ２を与え、入力信号ＳＩ１，ＳＩ２をチェックする接続切替部１０，２０を有している。これにより、機能ブロック１，２間のブロック間配線３ａ〜３ｃの検査を容易に行うことができるという利点がある。
【００２９】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ） ブロック間配線３ａ〜３ｃの本数は、３本に限定されない。
【００３０】
（ｂ） ＬＳＩ中の機能ブロック１，２の数は、２個に限定されない。３個以上の機能ブロックを有するＬＳＩの場合は、各機能ブロック間のブロック間配線の両端に、接続切替部を設ければ良い。
【００３１】
（ｃ） 断線検出や短絡検出処理の時の各ＴＧのオン／オフ設定は、説明したものに限定されない。即ち、断線や短絡の箇所を特定することができるような接続となれば良い。
【００３２】
（ｄ） 各ブロック間配線３ａ〜３ｃの接続を切り替えるスイッチ手段として、図２のようなＴＧを用いているが、ＴＧの構成はこれに限定されない。例えば、ＮＭＯＳまたはＰＭＯＳの一方だけを使用することができる。また、３ステートバッファ等のスイッチ機能を有する回路を用いることもできる。
【００３３】
（ｅ） 各ＴＧに対する試験信号ＴＳ１，ＴＳ２や制御信号Ｓ１２ａ，１３ａ等を、切替制御部１４，２４から出力するようにしているが、外部端子から与えるようにしても良い。また、出力信号ＳＯ１，ＳＯ２や入力信号ＳＩ１，ＳＩ２も、外部端子から入出力するようにしても良い。
【００３４】
（ｆ） ブロック間配線３ａ〜３ｃの本数は、実際に使用する配線の数と同じ数である必要はない。例えば、１本乃至数本の予備のブロック間配線を用意しておき、ブロック間配線に断線や短絡が有った場合に、ＴＧによって予備のブロック間配線に切り替えるようにすることができる。
【００３５】
以上詳細に説明したように、本発明によれば、試験信号によって機能ブロックと内部ノードの間をオン／オフする第１のスイッチ手段と、個別の制御信号によって内部ノードとブロック間配線の間をオン／オフする第２のスイッチ手段と、複数の内部ノード間をオン／オフする第３のスイッチ手段を有している。これにより、ブロック間配線を任意に接続することが可能になり、このブロック間配線の状態を検査することができる。
【００３６】
特に、第２及び第３のスイッチ手段に対する個別の制御信号を生成すると共に、内部ノードに試験用の信号を出力してブロック間配線を介して他の内部ノードに伝達された信号を入力し、ブロック間配線の断線や短絡を検出する切替制御手段を有している。これにより、ブロック間配線の断線や短絡を容易に検出することができる。
【図面の簡単な説明】
【図１】本発明の実施形態を示すＬＳＩの概略の構成図である。
【図２】図１中のＴＧ１１ａの構成図である。
【符号の説明】
１，２ 機能ブロック
３ ブロック間配線
１０，２０ 接続切替部
１１，１２，１３，２１，２２，２３ ＴＧ（トランスファ・ゲート）
１４，２４ 切替制御部
Claims (1)
- 所定の機能を有する複数の機能ブロックと、
前記複数の機能ブロック間を接続する複数のブロック間配線と、
前記機能ブロックと前記ブロック間配線の間に配置され、試験信号によって前記機能ブロックと複数の内部ノードとの間の接続を一括してオン／オフする第１のスイッチ手段と、
個別の制御信号によって前記内部ノードと前記ブロック間配線との間の接続を個別にオン／オフする第２のスイッチ手段と、
個別の制御信号によって前記複数の内部ノードの間の接続を個別にオン／オフする第３のスイッチ手段と、
を備えた集積回路であって、
前記第２及び第３のスイッチ手段に対する前記個別の制御信号を生成して前記複数のブロック間配線を切り替えると共に、前記複数の内部ノードの内のいずれか１つに試験用の信号を出力し、前記複数の内部ノードの内の他の１つに伝達された信号を入力して前記ブロック間配線の断線や短絡を検出する切替制御手段を設けたことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001124465A JP4310052B2 (ja) | 2001-04-23 | 2001-04-23 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001124465A JP4310052B2 (ja) | 2001-04-23 | 2001-04-23 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002319626A JP2002319626A (ja) | 2002-10-31 |
| JP4310052B2 true JP4310052B2 (ja) | 2009-08-05 |
Family
ID=18973849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001124465A Expired - Fee Related JP4310052B2 (ja) | 2001-04-23 | 2001-04-23 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4310052B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100583960B1 (ko) * | 2004-01-20 | 2006-05-26 | 삼성전자주식회사 | 반도체 소자의 테스트 패턴 및 이를 이용한 테스트 방법. |
-
2001
- 2001-04-23 JP JP2001124465A patent/JP4310052B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002319626A (ja) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7733079B2 (en) | Clock distribution circuit and test method | |
| JP2004028885A (ja) | 半導体装置、半導体パッケージ及び半導体装置の試験方法 | |
| JP4940643B2 (ja) | 電源ノイズ耐性検査回路及び電源ノイズ耐性検査方法 | |
| JP4310052B2 (ja) | 集積回路 | |
| JP2000162284A (ja) | 半導体集積回路 | |
| JP4708867B2 (ja) | 半導体集積回路並びにその試験装置及び試験方法 | |
| JP3465351B2 (ja) | スキャンパステスト用フリップフロップ回路 | |
| JP2728233B2 (ja) | 半導体論理回路 | |
| US7786475B2 (en) | In-line test circuit and method for determining interconnect electrical properties and integrated circuit incorporating the same | |
| JPH08235898A (ja) | 半導体装置 | |
| JP3945641B2 (ja) | 半導体装置 | |
| JP2820062B2 (ja) | 半導体集積回路及びこの回路が実装されたプリント基板 | |
| JP3395773B2 (ja) | 半導体装置 | |
| JP2004012399A (ja) | スキャン機能付きフリップフロップ回路、スキャンテスト回路および半導体集積回路 | |
| US6978409B2 (en) | Integrated circuit and testing method for integrated circuit | |
| JP2001343427A (ja) | テスト装置およびテスト方法 | |
| JP2978692B2 (ja) | 半導体集積回路 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JPH05235281A (ja) | 半導体集積回路 | |
| JP2003139823A (ja) | 半導体集積回路 | |
| JPH03197883A (ja) | 半導体集積回路 | |
| JPH0325382A (ja) | 半導体集積回路 | |
| Noore | Reliable detection of CMOS stuck-open faults due to variable internal delays | |
| Lee et al. | Testable CMOS design for robust and logical testability of stuck-open/stuck-on faults | |
| JPS63177081A (ja) | 試験回路を有する大規模集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080201 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090511 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |