JP2002319626A

JP2002319626A - 集積回路

Info

Publication number: JP2002319626A
Application number: JP2001124465A
Authority: JP
Inventors: Hidekazu Yokoyama; 秀和横山
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2001-04-23
Filing date: 2001-04-23
Publication date: 2002-10-31
Anticipated expiration: 2021-04-23
Also published as: JP4310052B2

Abstract

(57)【要約】【課題】機能ブロック間の配線の検査ができるＩＣを
提供する。【解決手段】機能ブロック１，２は、それぞれ接続切
替部１０，２０を介してブロック間配線３ａ〜３ｃに接
続される。接続切替部１０，２０は、ブロック間配線３
ａ〜３ｃに直列に挿入されたＴＧ（トランスファ・ゲー
ト）と、これらのブロック間配線３ａ〜３ｃを相互に接
続するためのＴＧを有している。各ＴＧは切替制御部１
４，２４からの制御信号でオン／オフされる。従って、
ブロック間配線３ａ〜３ｃを任意に切り替えて接続し、
試験用の出力信号ＳＯ１を内部ノードＮ１ａ等に与え、
これらのブロック間配線３ａ〜３ｃを通って内部ノード
Ｎ２ｃに伝達された入力信号ＳＩ２をチェックする。こ
れにより、ブロック間配線の断線や短絡を検査すること
ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積回路（以下、
「ＩＣ」という）、特に半導体基板上に形成された複数
の機能ブロック間の配線の試験機能に関するものであ
る。

【０００２】

【従来の技術】従来、大規模集積回路（以下、「ＬＳ
Ｉ」という）等のＩＣは、そのＩＣの機能を実現するた
めの複数の機能ブロックと、これらの機能ブロック間を
接続する配線を、半導体基板上に形成して構成されてい
る。

【０００３】このようなＩＣを開発する場合、試作した
ＩＣが設計通りの機能を実現できるか否かの動作試験を
行い、その動作結果に従って機能ブロック間の配線を含
めた回路の不具合を捜し出し、不具合箇所を修正すると
いう手法が採られていた。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
ＩＣでは、次のような課題があった。動作試験では、各
機能ブロックの機能の試験が主体となり、機能ブロック
間の配線の断線や短絡を想定した試験を行うことが少な
い。このため、配線に不具合があった場合、その不具合
箇所の検出に多大な時間を必要とする場合があった。

【０００５】本発明は、前記従来技術が持っていた課題
を解決し、機能ブロック間の配線の検査を行うことがで
きるＩＣを提供するものである。

【０００６】

【課題を解決するための手段】前記課題を解決するため
に、本発明の内の第１の発明は、所定の機能を有する複
数の機能ブロックと、これらの機能ブロック間を接続す
る複数のブロック間配線とを備えたＩＣにおいて、前記
機能ブロックと前記ブロック間配線の間に配置され、試
験信号によって該機能ブロックと複数の内部ノードとの
間の接続を一括してオン／オフする第１のスイッチ手段
と、個別の制御信号によって前記内部ノードと前記ブロ
ック間配線との間の接続を個別にオン／オフする第２の
スイッチ手段と、個別の制御信号によって前記複数の内
部ノードの間の接続を個別にオン／オフする第３のスイ
ッチ手段とを設けている。

【０００７】第２の発明は、第１の発明のＩＣにおい
て、第２及び第３のスイッチ手段に対する個別の制御信
号を生成してブロック間配線を切り替えると共に、内部
ノードの内のいずれか１つに試験用の信号を出力し、該
内部ノードの内の他の１つに伝達された信号を入力して
ブロック間配線の断線や短絡を検出する切替制御手段を
設けている。

【０００８】本発明によれば、以上のようにＩＣを構成
したので、次のような作用が行われる。各機能ブロック
は、第１のスイッチ手段を介して内部ノードに接続さ
れ、更に第２のスイッチ手段を介してブロック間配線に
接続されている。また、内部ノードの間は、第３のスイ
ッチ手段を介して接続されている。第１のスイッチ手段
は試験信号で一括してオン／オフされ、第２及び第３の
スイッチ手段は個別の制御信号でオン／オフされる。従
って、これらの試験信号と制御信号の組み合わせによ
り、通常動作時には、各機能ブロックはそれぞれブロッ
ク間配線を介して相互に接続される。

【０００９】一方、ブロック間配線の断線や短絡を検出
する場合、例えば、切替制御手段から第２及び第３のス
イッチ手段に対する個別の制御信号が与えられて、試験
用の接続が構成される。そして、試験用の接続構成を順
次変更して、内部ノードの内のいずれか１つに試験用の
信号を出力し、他の内部ノードの信号を入力することに
より、ブロック間配線の断線や短絡を検出することがで
きる。

【００１０】

【発明の実施の形態】図１は、本発明の実施形態を示す
ＬＳＩの概略の構成図である。このＬＳＩは、相互に接
続されて所定の機能を実現する２つの機能ブロック１，
２を備えている。機能ブロック１は、機能ブロック２側
に接続するための端子１ａ，１ｂ，１ｃを有し、これら
の端子１ａ〜１ｃが、接続切替部１０を介してブロック
間配線３ａ，３ｂ，３ｃの一端に接続されている。一
方、機能ブロック２は、機能ブロック１側に接続するた
めの端子２ａ，２ｂ，２ｃを有し、これらの端子２ａ〜
２ｃが、接続切替部２０を介してブロック間配線３ａ〜
３ｃの他端に接続されている。

【００１１】接続切替部１０は、機能ブロック１の端子
１ａ〜１ｃと、この接続切替部１０内のノードＮ１ａ，
Ｎ１ｂ，Ｎ１ｃとの間の接続を、それぞれオン／オフす
るスイッチ手段（例えば、トランスファ・ゲート、以
下、「ＴＧ」という）１１ａ，１１ｂ，１１ｃを有して
いる。また、ノードＮ１ａ〜Ｎ１ｃとブロック間配線３
ａ〜３ｃとの間は、ＴＧ１２ａ，１２ｂ，１２ｃを介し
て接続されている。

【００１２】更に、ノードＮ１ａ，Ｎ１ｂ間は、ＴＧ１
３ｂを介して接続され、ノードＮ１ｂ，Ｎ１ｃ間は、Ｔ
Ｇ１３ｃを介して接続されている。そして、ＴＧ１１ａ
〜１１ｃは、切替制御手段（例えば、切替制御部）１４
の端子ＴＳから出力される試験信号ＴＳ２によって一括
制御され、ＴＧ１２ａ〜１２ｃ，１３ａ〜１３ｃは、そ
れぞれ切替制御部１４の端子Ｓ２１，Ｓ１３から出力さ
れる制御信号Ｓ１２ａ〜Ｓ１２ｃ，Ｓ１３ａ〜Ｓ１３ｃ
によって、個別に制御されるようになっている。

【００１３】また、ノードＮ１ｃは切替制御部１４の端
子ＳＩに直接接続され、このノードＮ１ｃの信号が入力
信号ＳＩ１として切替制御部１４に与えられるようにな
っている。更に、切替制御部１４の端子ＳＯから出力さ
れる出力信号ＳＯ１が、ＴＧ１３ａを介してノードＮ１
ａに与えられるようになっている。

【００１４】接続切替部２０も、接続切替部１０と同様
である。即ち、機能ブロック２の端子２ａ〜２ｃと、こ
の接続切替部２０内のノードＮ２ａ〜Ｎ２ｃとの間がＴ
Ｇ２１ａ〜２１ｃを介して接続され、これらのノードＮ
２ａ〜Ｎ２ｃとブロック間配線３ａ〜３ｃとの間がＴＧ
２２ａ〜２２ｃを介して接続されている。また、ノード
Ｎ２ａ，Ｎ２ｂ間はＴＧ２３ｂを介して接続され、ノー
ドＮ２ｂ，Ｎ２ｃ間はＴＧ２３ｃを介して接続されてい
る。そして、ＴＧ２１ａ〜２１ｃは、切替制御部２４の
端子ＴＳから出力される試験信号ＴＳ２によって一括制
御され、ＴＧ２２ａ〜２３ｃは、それぞれ切替制御部２
４の端子Ｓ２２から出力される制御信号Ｓ２２ａ〜Ｓ２
３ｃによって個別に制御されるようになっている。

【００１５】また、ノードＮ２ｃは切替制御部２４の端
子ＳＩに直接接続され、このノードＮ２ｃの信号が入力
信号ＳＩ２として、この切替制御部２４に与えられるよ
うになっている。更に、切替制御部２４の端子ＳＯから
出力される出力信号ＳＯ２が、ＴＧ２３ａを介してノー
ドＮ２ａに与えられるようになっている。

【００１６】図２は、図１中のＴＧ１１ａの構成図であ
る。このＴＧ１１ａは、ＰチャネルＭＯＳトランジスタ
（以下、「ＰＭＯＳ」という）とＮチャネルＭＯＳトラ
ンジスタ（以下、「ＮＭＯＳ」という）を有しており、
機能ブロック１の端子１ａと接続切替部１０のノードＮ
１ａとの間に、これらのＰＭＯＳとＮＭＯＳが並列に接
続されている。ＮＭＯＳのゲートには、切替制御部１４
から試験信号ＴＳが与えられ、ＰＭＯＳのゲートには、
この試験信号ＴＳがインバータＩＮＶで反転されて与え
られるようになっている。

【００１７】これにより、試験信号ＴＳがレベル“Ｈ”
の時、ＰＭＯＳとＮＭＯＳがオンとなって、端子１ａと
ノードＮ１ａとの間が接続される。また、試験信号ＴＳ
がレベル“Ｌ”の時には、ＰＭＯＳとＮＭＯＳがオフと
なって、端子１ａとノードＮ１ａとの間が切断されるよ
うになっている。なお、このＴＧ１１ａに限らず、図１
中のＴＧは、すべて同様の構成となっている。

【００１８】次に、図１の動作を、（１）ブロック間配
線の断線検出処理、（２）ブロック間配線の短絡検出処
理、及び（３）通常動作に分けて説明する。（１）ブロック間配線の断線検出処理まず、ブロック間配線３ａ〜３ｃに断線箇所が有るか否
かを調べるため、試験信号ＴＳ１，ＴＳ２を“Ｌ”に設
定してＴＧ１１ａ〜１１ｃ，ＴＧ２１ａ〜２１ｃをオフ
にし、機能ブロック１，２を接続切替部１０，２０から
切り離す。また、３本のブロック間配線３ａ〜３ｃが直
列に接続されるように、各ＴＧのオン／オフを設定す
る。

【００１９】即ち、接続切替部１０のＴＧ１２ａ〜１２
ｃと接続切替部２０のＴＧ２２ａ〜２２ｃを、すべてオ
ンに設定する。更に、接続切替部１０のＴＧ１３ａ，１
３ｃをオンに、ＴＧ１３ｂをオフに設定する。また、接
続切替部２０のＴＧ２３ａ，２３ｃをオフに、ＴＧ２３
ｂをオンに設定する。

【００２０】このように各ＴＧを設定した状態で、切替
制御部１４の端子ＳＯから出力信号ＳＯ１を“Ｈ”，
“Ｌ”に切り替えて出力し、切替制御部２４の端子ＳＩ
の入力信号ＳＩ２をチェックする。入力信号ＳＩ２が出
力信号ＳＯ１に従って変化すれば、ブロック間配線３ａ
〜３ｃに断線箇所は存在しないと判定される。もしも、
入力信号ＳＩ２が出力信号ＳＯ１に従って変化しなけれ
ば、断線箇所が有ると判定される。

【００２１】断線箇所が有ると判定された時は、ブロッ
ク間配線３ａ〜３ｃの断線を個別にチェックする。例え
ば、ブロック間配線３ａをチェックするときには、接続
切替部１０のＴＧ１２ａ，１３ａをオンに、ＴＧ１２
ｂ，１２ｃ，１３ｂ，１３ｃをオフに設定し、接続切替
部２０のＴＧ２２ａ，２３ｂ，２３ｃをオンに、ＴＧ２
２ｂ，２２ｃ，２３ａをオフに設定する。

【００２２】そして、切替制御部１４の出力信号ＳＯ１
を“Ｈ”，“Ｌ”に切り替えて出力し、切替制御部２４
の入力信号ＳＩ２をチェックする。入力信号ＳＩ２が出
力信号ＳＯ１に従って変化すれば、ブロック間配線３ａ
は正常と判定される。もしも、入力信号ＳＩ２が出力信
号ＳＯ１に従って変化しなければ、断線していると判定
される。ブロック間配線３ｂ，３ｃも、ほぼ同様の設定
によって断線の有無が検出される。

【００２３】（２）ブロック間配線の短絡検出処理次に、ブロック間配線３ａ〜３ｃが相互に接触した短絡
箇所が有るか否かを個別に調べる。この時、試験信号Ｔ
Ｓは“Ｌ”で、機能ブロック１，２は切り離された状態
のままである。

【００２４】例えば、ブロック間配線３ａ，３ｂ間の短
絡を調べる場合、接続切替部１０のＴＧ１２ａ，１３ａ
をオンに、ＴＧ１２ｂ，１２ｃ，１３ｂ，１３ｃをオフ
に設定し、接続切替部２０のＴＧ２２ｂ，２３ｃをオン
に、ＴＧ２２ａ，２２ｃ，２３ａ，２３ｂをオフに設定
する。そして、切替制御部１４の出力信号ＳＯ１を
“Ｈ”，“Ｌ”に切り替えて出力し、切替制御部２４の
入力信号ＳＩ２をチェックする。

【００２５】これにより、入力信号ＳＩ２が出力信号Ｓ
Ｏ１に従って変化しなければ、短絡は無いと判定され
る。もしも、入力信号ＳＩ２が出力信号ＳＯ１に従って
変化すれば、ブロック間配線３ａ，３ｂ間が短絡してい
ると判定される。

【００２６】−ブロック間配線３ｂ，３ｃの短絡、及び
ブロック間配線３ｃ，３ａの短絡も、ほぼ同様の設定に
よって調べることができる。

【００２７】（３）通常動作ブロック間配線３ａ〜３ｃに断線や短絡が存在しなけれ
ば、通常動作用の設定が行われる。この場合は、試験信
号ＴＳ１，ＴＳ２を“Ｈ”に設定し、ＴＧ１１ａ〜１１
ｃ，ＴＧ２１ａ〜２１ｃをオンにして、機能ブロック
１，２をそれぞれ接続切替部１０，２０に接続する。ま
た、接続切替部１０のＴＧ１２ａ〜１２ｃと接続切替部
２０のＴＧ２２ａ〜２２ｃを、すべてオンに設定する。
更に、接続切替部１０のＴＧ１３ａ〜１３ｃと、接続切
替部２０のＴＧ２３ａ〜２３ｃをオフに設定する。これ
により、機能ブロック１，２は、ブロック間配線３ａ〜
３ｃによって、相互に接続される。

【００２８】このように、本実施形態のＬＳＩは、機能
ブロック１，２とブロック間配線３ａ〜３ｃとの間を自
由に切り替えて接続するための複数のＴＧと、これらの
ブロック間配線３ａ〜３ｃに出力信号ＳＯ１，ＳＯ２を
与え、入力信号ＳＩ１，ＳＩ２をチェックする接続切替
部１０，２０を有している。これにより、機能ブロック
１，２間のブロック間配線３ａ〜３ｃの検査を容易に行
うことができるという利点がある。

【００２９】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。（ａ）ブロック間配線３ａ〜３ｃの本数は、３本に限
定されない。

【００３０】（ｂ）ＬＳＩ中の機能ブロック１，２の
数は、２個に限定されない。３個以上の機能ブロックを
有するＬＳＩの場合は、各機能ブロック間のブロック間
配線の両端に、接続切替部を設ければ良い。

【００３１】（ｃ）断線検出や短絡検出処理の時の各
ＴＧのオン／オフ設定は、説明したものに限定されな
い。即ち、断線や短絡の箇所を特定することができるよ
うな接続となれば良い。

【００３２】（ｄ）各ブロック間配線３ａ〜３ｃの接
続を切り替えるスイッチ手段として、図２のようなＴＧ
を用いているが、ＴＧの構成はこれに限定されない。例
えば、ＮＭＯＳまたはＰＭＯＳの一方だけを使用するこ
とができる。また、３ステートバッファ等のスイッチ機
能を有する回路を用いることもできる。

【００３３】（ｅ）各ＴＧに対する試験信号ＴＳ１，
ＴＳ２や制御信号Ｓ１２ａ，１３ａ等を、切替制御部１
４，２４から出力するようにしているが、外部端子から
与えるようにしても良い。また、出力信号ＳＯ１，ＳＯ
２や入力信号ＳＩ１，ＳＩ２も、外部端子から入出力す
るようにしても良い。

【００３４】（ｆ）ブロック間配線３ａ〜３ｃの本数
は、実際に使用する配線の数と同じ数である必要はな
い。例えば、１本乃至数本の予備のブロック間配線を用
意しておき、ブロック間配線に断線や短絡が有った場合
に、ＴＧによって予備のブロック間配線に切り替えるよ
うにすることができる。

【００３５】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、試験信号によって機能ブロックと内部ノード
の間をオン／オフする第１のスイッチ手段と、個別の制
御信号によって内部ノードとブロック間配線の間をオン
／オフする第２のスイッチ手段と、複数の内部ノード間
をオン／オフする第３のスイッチ手段を有している。こ
れにより、ブロック間配線を任意に接続することが可能
になり、このブロック間配線の状態を検査することがで
きる。

【００３６】第２の発明によれば、第２及び第３のスイ
ッチ手段に対する個別の制御信号を生成すると共に、内
部ノードに試験用の信号を出力してブロック間配線を介
して他の内部ノードに伝達された信号を入力し、ブロッ
ク間配線の断線や短絡を検出する切替制御手段を有して
いる。これにより、ブロック間配線の断線や短絡を容易
に検出することができる。

【図面の簡単な説明】

【図１】本発明の実施形態を示すＬＳＩの概略の構成図
である。

【図２】図１中のＴＧ１１ａの構成図である。

【符号の説明】

１，２機能ブロック３ブロック間配線１０，２０接続切替部１１，１２，１３，２１，２２，２３ＴＧ（トラン
スファ・ゲート）１４，２４切替制御部

Claims

【特許請求の範囲】

【請求項１】所定の機能を有する複数の機能ブロック
と、これらの機能ブロック間を接続する複数のブロック
間配線とを備えた集積回路において、前記機能ブロックと前記ブロック間配線の間に配置さ
れ、試験信号によって該機能ブロックと複数の内部ノー
ドとの間の接続を一括してオン／オフする第１のスイッ
チ手段と、個別の制御信号によって前記内部ノードと前記ブロック
間配線との間の接続を個別にオン／オフする第２のスイ
ッチ手段と、個別の制御信号によって前記複数の内部ノードの間の接
続を個別にオン／オフする第３のスイッチ手段とを、設けたことを特徴とする集積回路
【請求項２】前記第２及び第３のスイッチ手段に対す
る個別の制御信号を生成してブロック間配線を切り替え
ると共に、前記内部ノードの内のいずれか１つに試験用
の信号を出力し、該内部ノードの内の他の１つに伝達さ
れた信号を入力して前記ブロック間配線の断線や短絡を
検出する切替制御手段を設けたことを特徴とする請求項
１記載の集積回路。