JP2001313309A - フリップチップ実装方法 - Google Patents
フリップチップ実装方法Info
- Publication number
- JP2001313309A JP2001313309A JP2000129180A JP2000129180A JP2001313309A JP 2001313309 A JP2001313309 A JP 2001313309A JP 2000129180 A JP2000129180 A JP 2000129180A JP 2000129180 A JP2000129180 A JP 2000129180A JP 2001313309 A JP2001313309 A JP 2001313309A
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- circuit board
- chip
- flip
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10165—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 はんだバンプを有するフリップチップと回路
基板の接合において、熱疲労破壊を抑止する簡便な実装
方法を提供する。 【解決手段】 回路基板２のフリップチップ１を搭載す
る面の所定の位置に熱硬化性絶縁性のアンダーフィル剤
３を塗布し、このアンダーフィル剤３の上に前記フリッ
プチップ１を載置し、該フリップチップ１のバンプ１２
と回路基板２のパッド２１を位置合わせする。次に前記
アンダーフィル剤３を熱硬化してフリップチップ１を支
える支柱４を形成する。然る後に、フリップチップ２と
回路基板１の組立体をリフロー加熱する。この支柱４に
よって、溶融したはんだバンプ１２は高い接合高さを有
する糸巻き状の接合柱１２ａに形成され、接合部分に集
中する熱応力を分散し熱疲労破壊を抑止する。
基板の接合において、熱疲労破壊を抑止する簡便な実装
方法を提供する。 【解決手段】 回路基板２のフリップチップ１を搭載す
る面の所定の位置に熱硬化性絶縁性のアンダーフィル剤
３を塗布し、このアンダーフィル剤３の上に前記フリッ
プチップ１を載置し、該フリップチップ１のバンプ１２
と回路基板２のパッド２１を位置合わせする。次に前記
アンダーフィル剤３を熱硬化してフリップチップ１を支
える支柱４を形成する。然る後に、フリップチップ２と
回路基板１の組立体をリフロー加熱する。この支柱４に
よって、溶融したはんだバンプ１２は高い接合高さを有
する糸巻き状の接合柱１２ａに形成され、接合部分に集
中する熱応力を分散し熱疲労破壊を抑止する。
Description
【０００１】
【発明の属する技術分野】本発明はＩＣチップの実装方
法に係わるものであり、詳しくはフリップチップ構造の
ＩＣを回路基板に実装する方法に関する。
法に係わるものであり、詳しくはフリップチップ構造の
ＩＣを回路基板に実装する方法に関する。
【０００２】
【従来の技術】ＩＣチップと回路基板を直接接合して組
立構造体を形成し、この接合部分を電気接続の経路とし
て電子回路を形成するフリップチップ実装において、接
合部分が損傷して信頼性を阻害する様態には、外囲温度
の変化に起因する熱疲労破壊、クリープによるはんだ剥
れ、落下衝撃による破断、及びマイグレーション等の電
気・化学的な接合不良等のモードがある。ここでフリッ
プチップ実装の熱疲労破壊と、はんだバンプを備えたフ
リップチップの実装方法として広く普及しているＣ４
（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ
Ｃｏｎｎｅｃｓｉｏｎ）工法について言及する。
立構造体を形成し、この接合部分を電気接続の経路とし
て電子回路を形成するフリップチップ実装において、接
合部分が損傷して信頼性を阻害する様態には、外囲温度
の変化に起因する熱疲労破壊、クリープによるはんだ剥
れ、落下衝撃による破断、及びマイグレーション等の電
気・化学的な接合不良等のモードがある。ここでフリッ
プチップ実装の熱疲労破壊と、はんだバンプを備えたフ
リップチップの実装方法として広く普及しているＣ４
（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ
Ｃｏｎｎｅｃｓｉｏｎ）工法について言及する。
【０００３】フリップチップ実装に生起する熱疲労破壊
は以下の如きものである。フリップチップと回路基板を
接合した組立構造体において、フリップチップのＳｉ基
材と、回路基板の基材であるガラス・エポキシ樹脂等と
の熱膨張差により熱剪断変位が生じ、前記両者の接合部
分に熱応力が発生する。周囲温度の変化が繰り返される
環境下では、微細な接合部分にこの熱応力が反復して加
わり、遂には接合部分が破断する熱疲労破壊に到る。
は以下の如きものである。フリップチップと回路基板を
接合した組立構造体において、フリップチップのＳｉ基
材と、回路基板の基材であるガラス・エポキシ樹脂等と
の熱膨張差により熱剪断変位が生じ、前記両者の接合部
分に熱応力が発生する。周囲温度の変化が繰り返される
環境下では、微細な接合部分にこの熱応力が反復して加
わり、遂には接合部分が破断する熱疲労破壊に到る。
【０００４】Ｃ４工法は次の５項を主要な工程としてい
る。 （１） フリップチップを載置するための回路基板のパ
ッドに、リフロー用のフラックスを塗布する。 （２） 前記回路基板の上にフリップチップをフェース
ダウンに載置し、フリップチップのバンプと回路基板の
パッドの位置を合わせる。 （３） リフロー加熱によりはんだバンプを溶融し、フ
リップチップと回路基板を接合する。 （４） 前記（１）で塗布したフラックスの残滓を洗浄
する。 （５） フリップチップと回路基板の間隙若しくはフリ
ップチップの周辺にアンダーフィル剤を塗布し固化す
る。
る。 （１） フリップチップを載置するための回路基板のパ
ッドに、リフロー用のフラックスを塗布する。 （２） 前記回路基板の上にフリップチップをフェース
ダウンに載置し、フリップチップのバンプと回路基板の
パッドの位置を合わせる。 （３） リフロー加熱によりはんだバンプを溶融し、フ
リップチップと回路基板を接合する。 （４） 前記（１）で塗布したフラックスの残滓を洗浄
する。 （５） フリップチップと回路基板の間隙若しくはフリ
ップチップの周辺にアンダーフィル剤を塗布し固化す
る。
【０００５】ここでＣ４工法の接合部分について、図３
を用いて仔細に観察する。図中の符号は、１はフリップ
チップ、１１はフリップチップ１の電極、１２はフリッ
プチップ１のはんだバンプ、２は回路基板、２１は回路
基板２のパッド、１２ｂは樽状の接合柱、ｈ２は樽状の
接合柱１２ｂの接合高さ、ｚは樽状の接合柱１２ｂがフ
リップチップ１と回路基板２に接した部分を示す。
を用いて仔細に観察する。図中の符号は、１はフリップ
チップ、１１はフリップチップ１の電極、１２はフリッ
プチップ１のはんだバンプ、２は回路基板、２１は回路
基板２のパッド、１２ｂは樽状の接合柱、ｈ２は樽状の
接合柱１２ｂの接合高さ、ｚは樽状の接合柱１２ｂがフ
リップチップ１と回路基板２に接した部分を示す。
【０００６】回路基板２にフリップチップ１をフェース
ダウンに載置し、フリップチップ１の電極１１に備えた
はんだバンプ１２と回路基板２の電極であるパッド２１
の位置を合わせる（図３−ａ）。リフロー加熱により溶
融したはんだバンプ１２は、表面張力により球形にな
り、さらに大気圧とフリップチップ１の質量による押圧
を受けて樽状に変形する。この後、冷却し樽状の接合柱
１２ｂが形成される（図３−ｂ）。
ダウンに載置し、フリップチップ１の電極１１に備えた
はんだバンプ１２と回路基板２の電極であるパッド２１
の位置を合わせる（図３−ａ）。リフロー加熱により溶
融したはんだバンプ１２は、表面張力により球形にな
り、さらに大気圧とフリップチップ１の質量による押圧
を受けて樽状に変形する。この後、冷却し樽状の接合柱
１２ｂが形成される（図３−ｂ）。
【０００７】樽状の接合柱１２ｂは、溶融したはんだバ
ンプ１２が前記の押圧を受けて形成されるため、フリッ
プチップ１と回路基板２の間隙である接合高さｈ２は低
く、また樽状の接合柱１２ｂがフリップチップ１と回路
基板２に接した部分ｚは細く括れはんだ量も少ない。
ンプ１２が前記の押圧を受けて形成されるため、フリッ
プチップ１と回路基板２の間隙である接合高さｈ２は低
く、また樽状の接合柱１２ｂがフリップチップ１と回路
基板２に接した部分ｚは細く括れはんだ量も少ない。
【０００８】上記構造を有する樽状の接合柱１２ｂに加
わる前記の熱応力は、該接合柱１２ｂがフリップチップ
１と回路基板２に接した部分ｚに集中するため熱疲労破
壊に対して不利な構造となり、この力学的検証は論文
（日本金属学会誌／第５１巻第６号・１９８７、「ＩＣ
・ＬＳＩ微細はんだ接合部の最適接続形状制御」５５３
乃至５６０頁）等で行われている。
わる前記の熱応力は、該接合柱１２ｂがフリップチップ
１と回路基板２に接した部分ｚに集中するため熱疲労破
壊に対して不利な構造となり、この力学的検証は論文
（日本金属学会誌／第５１巻第６号・１９８７、「ＩＣ
・ＬＳＩ微細はんだ接合部の最適接続形状制御」５５３
乃至５６０頁）等で行われている。
【０００９】
【発明が解決しようとする課題】本発明は接合信頼性の
高いフリップチップ実装方法を得る為に成されたもので
あり、簡便な手段で熱疲労破壊を低減するフリップチッ
プ実装方法の提供を目的とする。
高いフリップチップ実装方法を得る為に成されたもので
あり、簡便な手段で熱疲労破壊を低減するフリップチッ
プ実装方法の提供を目的とする。
【００１０】
【課題を解決するための手段】熱疲労破壊を低減するフ
リップチップ実装方法は、はんだバンプを有するフリッ
プチップと回路基板を接合するＩＣチップの実装方法で
あって、回路基板のフリップチップを搭載する面の所定
の位置に熱硬化性絶縁性のアンダーフィル剤を塗布し、
塗布された前記アンダーフィル剤の上に前記フリップチ
ップをフェースダウンに載置し、該フリップチップのは
んだバンプと回路基板に備えた接合用のパッドの位置を
合わせ、前記アンダーフィル剤を熱硬化して該フリップ
チップを支える支柱を形成した後、リフロー加熱しフリ
ップチップと回路基板を接合することを特徴とする。
リップチップ実装方法は、はんだバンプを有するフリッ
プチップと回路基板を接合するＩＣチップの実装方法で
あって、回路基板のフリップチップを搭載する面の所定
の位置に熱硬化性絶縁性のアンダーフィル剤を塗布し、
塗布された前記アンダーフィル剤の上に前記フリップチ
ップをフェースダウンに載置し、該フリップチップのは
んだバンプと回路基板に備えた接合用のパッドの位置を
合わせ、前記アンダーフィル剤を熱硬化して該フリップ
チップを支える支柱を形成した後、リフロー加熱しフリ
ップチップと回路基板を接合することを特徴とする。
【００１１】
【発明の実施の形態】本発明によるフリップチップ実装
方法の一実施の形態を、実装方法の工程に従い図１乃至
図２の模式図を用いて説明する。また工程上の諸元を実
施例として示す。なお、各図において図３に示したもの
と対応する部分には、同一参照符号を付した。
方法の一実施の形態を、実装方法の工程に従い図１乃至
図２の模式図を用いて説明する。また工程上の諸元を実
施例として示す。なお、各図において図３に示したもの
と対応する部分には、同一参照符号を付した。
【００１２】図１乃至図２において、１はフリップチッ
プ、１１はフリップチップ１の電極、１２はフリップチ
ップ１のはんだバンプ、１２ａは糸巻き状の接合柱、２
は回路基板、２１は回路基板２のパッド、２２はフラッ
クス、３はアンダーフィル剤、４は支柱、ｈ１は糸巻き
状の接合柱１２ａの接合高さを示す。
プ、１１はフリップチップ１の電極、１２はフリップチ
ップ１のはんだバンプ、１２ａは糸巻き状の接合柱、２
は回路基板、２１は回路基板２のパッド、２２はフラッ
クス、３はアンダーフィル剤、４は支柱、ｈ１は糸巻き
状の接合柱１２ａの接合高さを示す。
【００１３】本発明の実装方法は、以下に記す第１乃至
第７の工程から成っている。第１の工程（図１−ａ）
で、回路基板２のフリップチップ１を搭載する面の所定
の位置に、熱硬化性絶縁性のアンダーフィル剤３、３を
はんだバンプの１乃至１．３倍の高さに塗布する。
第７の工程から成っている。第１の工程（図１−ａ）
で、回路基板２のフリップチップ１を搭載する面の所定
の位置に、熱硬化性絶縁性のアンダーフィル剤３、３を
はんだバンプの１乃至１．３倍の高さに塗布する。
【００１４】実施例では、市販のアンダーフィル剤（テ
クノアルファ社、製品名＝ＨＥＬ−１８）を用い、回路
基板２のパッド２１外周の対向する２辺に塗布してい
る。塗布は上記のほか、回路基板２の所定の位置に多点
塗布してもよい。図１−ｂは、アンダーフィル剤３，３
を塗布した状態を示す図１−ａの平面図である。
クノアルファ社、製品名＝ＨＥＬ−１８）を用い、回路
基板２のパッド２１外周の対向する２辺に塗布してい
る。塗布は上記のほか、回路基板２の所定の位置に多点
塗布してもよい。図１−ｂは、アンダーフィル剤３，３
を塗布した状態を示す図１−ａの平面図である。
【００１５】第２の工程（図１−ｃ）で、回路基板２の
パッド２１にリフロー用のフラックス２２を塗布する。
第３の工程（図１−ｄ）で、前記第１の工程で回路基板
２に塗布したアンダーフィル剤３，３の上にフリップチ
ップ１をフェースダウンに載置し、フリップチップ１の
はんだバンプ１２と回路基板２のパッド２１の位置を合
わせる。
パッド２１にリフロー用のフラックス２２を塗布する。
第３の工程（図１−ｄ）で、前記第１の工程で回路基板
２に塗布したアンダーフィル剤３，３の上にフリップチ
ップ１をフェースダウンに載置し、フリップチップ１の
はんだバンプ１２と回路基板２のパッド２１の位置を合
わせる。
【００１６】第４の工程（図１−ｅ）で、フリップチッ
プ１を載置した回路基板２を乾燥機に入れ、第１の工程
で塗布したアンダーフィル剤３、３を硬化させ支柱４、
４を形成する。実施例では１３０℃／３分間の硬化条件
を与え、はんだバンプ１２に等しい高さの支柱を形成し
ている。また乾燥機に換えてリフロー炉を用いアンダー
フィル剤３、３を硬化してもよい。
プ１を載置した回路基板２を乾燥機に入れ、第１の工程
で塗布したアンダーフィル剤３、３を硬化させ支柱４、
４を形成する。実施例では１３０℃／３分間の硬化条件
を与え、はんだバンプ１２に等しい高さの支柱を形成し
ている。また乾燥機に換えてリフロー炉を用いアンダー
フィル剤３、３を硬化してもよい。
【００１７】第５の工程（図１−ｆ）で、前工程による
支柱４，４の上にフリップチップ１を載置した回路基板
２をリフロー炉に入れリフロー加熱する。はんだバンプ
１１は溶融し、フリップチップ１と回路基板２が接合さ
れる。
支柱４，４の上にフリップチップ１を載置した回路基板
２をリフロー炉に入れリフロー加熱する。はんだバンプ
１１は溶融し、フリップチップ１と回路基板２が接合さ
れる。
【００１８】第６の工程で、第２の工程で塗布したフラ
ックス２２の残滓を除去する。第７の工程で、フリップ
チップ１と回路基板２の間隙もしくは周辺に、第１の工
程で用いたアンダーフィル剤３を塗布し加熱して固化す
る。
ックス２２の残滓を除去する。第７の工程で、フリップ
チップ１と回路基板２の間隙もしくは周辺に、第１の工
程で用いたアンダーフィル剤３を塗布し加熱して固化す
る。
【００１９】実施例に供したフリップチップは、電極数
４８、電極間隔０．４６ｍｍの評価用チップである。第
７の工程の後、１０００時間の温度サイクル試験（高温
１２５℃、低温−４０℃）を課し、回路基板のパッド間
の電気抵抗を測定したのち接合部分の断面を観察する評
価において良好な接合を確認している。
４８、電極間隔０．４６ｍｍの評価用チップである。第
７の工程の後、１０００時間の温度サイクル試験（高温
１２５℃、低温−４０℃）を課し、回路基板のパッド間
の電気抵抗を測定したのち接合部分の断面を観察する評
価において良好な接合を確認している。
【００２０】本発明によるフリップチップ実装方法の特
徴は、リフローに先立って熱硬化性絶縁性のアンダーフ
ィル剤３を塗布し（前記第１の工程）、加熱硬化（前記
第４の工程）してフリップチップ１を保持する支柱を形
成し、この支柱に支えられたフリップチップ１をリフロ
ー加熱（前記第５の工程）することによって、接合高さ
を確保し強化された接合部分を形成することにあり、こ
の接合部分の形成過程について図２を用いて説明する。
徴は、リフローに先立って熱硬化性絶縁性のアンダーフ
ィル剤３を塗布し（前記第１の工程）、加熱硬化（前記
第４の工程）してフリップチップ１を保持する支柱を形
成し、この支柱に支えられたフリップチップ１をリフロ
ー加熱（前記第５の工程）することによって、接合高さ
を確保し強化された接合部分を形成することにあり、こ
の接合部分の形成過程について図２を用いて説明する。
【００２１】前記第４の工程で熱硬化したアンダーフィ
ル剤３の支柱４は、次のリフロー工程において溶融した
はんだバンプ１２に加わる大気圧とフリップチップ１の
質量による押圧を支え、フリップチップ１と回路基板２
の間隙を確保する。この支柱４に支えられた空間に位置
する溶融したはんだバンプ１２は、フリップチップ１の
電極１１と回路基板２のパッド２１に吸着し、糸巻き状
の接合柱１２ａを形成する。
ル剤３の支柱４は、次のリフロー工程において溶融した
はんだバンプ１２に加わる大気圧とフリップチップ１の
質量による押圧を支え、フリップチップ１と回路基板２
の間隙を確保する。この支柱４に支えられた空間に位置
する溶融したはんだバンプ１２は、フリップチップ１の
電極１１と回路基板２のパッド２１に吸着し、糸巻き状
の接合柱１２ａを形成する。
【００２２】糸巻き状の接合柱１２ａの接合高さｈ１
は、樽状の接合柱１２ｂの接合高さｈ２に比べて高く形
成される。また該接合柱１２ａがフリップチップ１と回
路基板２に接する部分のはんだ量は八の字状に広がり、
樽状の接合柱１２ｂが前記同部分に接するはんだ量に比
べ十分多いものとなる。
は、樽状の接合柱１２ｂの接合高さｈ２に比べて高く形
成される。また該接合柱１２ａがフリップチップ１と回
路基板２に接する部分のはんだ量は八の字状に広がり、
樽状の接合柱１２ｂが前記同部分に接するはんだ量に比
べ十分多いものとなる。
【００２３】以上の如く本発明は、フリップチップ１と
回路基板２の接合部分に集中する熱応力を分散する手段
として、アンダーフィル剤３の形成した支柱４の作用を
利用してリフローによるはんだ接合部分の形成を最適に
制御するフリップチップ実装方法を提供し熱疲労破壊を
抑止する。
回路基板２の接合部分に集中する熱応力を分散する手段
として、アンダーフィル剤３の形成した支柱４の作用を
利用してリフローによるはんだ接合部分の形成を最適に
制御するフリップチップ実装方法を提供し熱疲労破壊を
抑止する。
【００２４】
【発明の効果】本発明は、実施の形態としても一例を述
べたとおり、次に示す効果を奏するものである。本発明
によるフリップチップ実装方法の特徴は、リフローに先
行して回路基板に熱硬化性絶縁性のアンダーフィル剤を
塗布し、フリップチップと回路基板の間隙に支柱を形成
することにある。支柱の形成は、従来のフリップチップ
実装方法として実用されているＣ４工法に特段の用具や
技巧を加えることなく実施することができ、極めて簡便
な方法でフリップチップ実装の接合信頼性を高めること
が出来る。
べたとおり、次に示す効果を奏するものである。本発明
によるフリップチップ実装方法の特徴は、リフローに先
行して回路基板に熱硬化性絶縁性のアンダーフィル剤を
塗布し、フリップチップと回路基板の間隙に支柱を形成
することにある。支柱の形成は、従来のフリップチップ
実装方法として実用されているＣ４工法に特段の用具や
技巧を加えることなく実施することができ、極めて簡便
な方法でフリップチップ実装の接合信頼性を高めること
が出来る。
【図１】図１は、本発明の一実施の形態として実装方法
の工程を示す模式図である。
の工程を示す模式図である。
【図２】図２は、本発明による糸巻き状の接合柱の形成
を示す断面の模式図である。
を示す断面の模式図である。
【図３】図３は、従来のＣ４工法が形成する接合部分の
断面を示す模式図である。
断面を示す模式図である。
１ フリップチップ １１ フリップチップ１の電極 １２ フリップチップ１のはんだバンプ １２ａ 糸巻き状の接合柱 １２ｂ 樽状の接合柱 ２ 回路基板 ２１ 回路基板２のパッド ２２ フラックス ３ アンダーフィル剤 ４ 支柱 ｈ１ 糸巻き状の接合柱１２ａの接合高さ ｈ２ 樽状の接合柱１２ｂの接合高さ ｚ 樽状の接合柱１２ｂがフリップチップ１と回路基
板２に接した部分
板２に接した部分
Claims (1)
- 【請求項１】 はんだバンプを有するフリップチップと
回路基板を接合するＩＣチップの実装方法であって、回
路基板のフリップチップを搭載する面の所定の位置に熱
硬化性絶縁性のアンダーフィル剤を塗布し、塗布された
前記アンダーフィル剤の上に前記フリップチップをフェ
ースダウンに載置し、該フリップチップのはんだバンプ
と回路基板に備えた接合用のパッドの位置を合わせ、前
記アンダーフィル剤を熱硬化して該フリップチップを支
える支柱を形成した後、リフロー加熱しフリップチップ
と回路基板を接合することを特徴とするフリップチップ
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000129180A JP2001313309A (ja) | 2000-04-28 | 2000-04-28 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000129180A JP2001313309A (ja) | 2000-04-28 | 2000-04-28 | フリップチップ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001313309A true JP2001313309A (ja) | 2001-11-09 |
Family
ID=18638493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000129180A Pending JP2001313309A (ja) | 2000-04-28 | 2000-04-28 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001313309A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030095036A (ko) * | 2002-06-11 | 2003-12-18 | 주식회사 칩팩코리아 | 플립 칩 패키지의 솔더 범프 연결방법 |
| KR100484888B1 (ko) * | 2002-11-07 | 2005-04-28 | 재단법인서울대학교산학협력재단 | 솔더필을 이용한 플립 칩 탑재 방법 |
| EP1589570A1 (en) * | 2003-01-16 | 2005-10-26 | Sony Corporation | Semiconductor device and process for producing the same |
| KR100636364B1 (ko) | 2005-04-15 | 2006-10-19 | 한국과학기술원 | 플립칩 패키지의 솔더패드 접합방법 |
| US7224071B2 (en) * | 2003-05-22 | 2007-05-29 | Texas Instruments Incorporated | System and method to increase die stand-off height |
| JP2007270755A (ja) * | 2006-03-31 | 2007-10-18 | Diamond Electric Mfg Co Ltd | 内燃機関用イオン電流検出装置 |
| CN100416806C (zh) * | 2003-08-20 | 2008-09-03 | 日月光半导体制造股份有限公司 | 具有区域凸块的覆晶封装结构、覆晶基板及覆晶组件 |
| CN100420004C (zh) * | 2004-01-09 | 2008-09-17 | 日月光半导体制造股份有限公司 | 倒装芯片封装体 |
| KR20090052576A (ko) * | 2007-11-21 | 2009-05-26 | 삼성전기주식회사 | 반도체 패키지 |
| TWI397978B (zh) * | 2007-12-12 | 2013-06-01 | Ind Tech Res Inst | 晶片結構及其製程與覆晶封裝結構及其製程 |
-
2000
- 2000-04-28 JP JP2000129180A patent/JP2001313309A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030095036A (ko) * | 2002-06-11 | 2003-12-18 | 주식회사 칩팩코리아 | 플립 칩 패키지의 솔더 범프 연결방법 |
| KR100484888B1 (ko) * | 2002-11-07 | 2005-04-28 | 재단법인서울대학교산학협력재단 | 솔더필을 이용한 플립 칩 탑재 방법 |
| EP1589570A1 (en) * | 2003-01-16 | 2005-10-26 | Sony Corporation | Semiconductor device and process for producing the same |
| EP1589570A4 (en) * | 2003-01-16 | 2007-05-02 | Sony Corp | SEMICONDUCTOR ELEMENT AND PROCESS FOR ITS MANUFACTURE |
| US7224071B2 (en) * | 2003-05-22 | 2007-05-29 | Texas Instruments Incorporated | System and method to increase die stand-off height |
| CN100416806C (zh) * | 2003-08-20 | 2008-09-03 | 日月光半导体制造股份有限公司 | 具有区域凸块的覆晶封装结构、覆晶基板及覆晶组件 |
| CN100420004C (zh) * | 2004-01-09 | 2008-09-17 | 日月光半导体制造股份有限公司 | 倒装芯片封装体 |
| KR100636364B1 (ko) | 2005-04-15 | 2006-10-19 | 한국과학기술원 | 플립칩 패키지의 솔더패드 접합방법 |
| JP2007270755A (ja) * | 2006-03-31 | 2007-10-18 | Diamond Electric Mfg Co Ltd | 内燃機関用イオン電流検出装置 |
| KR20090052576A (ko) * | 2007-11-21 | 2009-05-26 | 삼성전기주식회사 | 반도체 패키지 |
| TWI397978B (zh) * | 2007-12-12 | 2013-06-01 | Ind Tech Res Inst | 晶片結構及其製程與覆晶封裝結構及其製程 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764486A (en) | Cost effective structure and method for interconnecting a flip chip with a substrate | |
| US7566586B2 (en) | Method of manufacturing a semiconductor device | |
| US6737295B2 (en) | Chip scale package with flip chip interconnect | |
| US20030051909A1 (en) | Ball grid array attaching means having improved reliability and method of manufacturing same | |
| JP2002016101A (ja) | 半導体装置及びその製造方法 | |
| JP2001313309A (ja) | フリップチップ実装方法 | |
| JP2006179570A (ja) | 半導体装置の製造方法 | |
| JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
| JP2002110715A (ja) | 半導体装置の製造方法 | |
| JP2005209833A (ja) | 半導体装置の製造方法 | |
| CA2786882C (en) | Flip-chip mounting structure and flip-chip mounting method | |
| JP4894159B2 (ja) | 半導体装置及びその製造方法 | |
| JP4159556B2 (ja) | 半導体装置の製造方法及び接着剤 | |
| JPH11288975A (ja) | ボンディング方法及びボンディング装置 | |
| JP3405136B2 (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
| JP2005183561A (ja) | 半導体装置の製造方法 | |
| JPH05218136A (ja) | フリップチップ・ボンディング方法 | |
| JPH10335386A (ja) | 半導体実装方法 | |
| KR100546001B1 (ko) | 종방향 초음파를 이용한 전자부품의 솔더링 방법 | |
| JP2000216198A (ja) | 半導体装置およびその製造方法 | |
| JP2001332584A (ja) | 半導体装置、その製造方法、基板及び半導体チップ | |
| JP4724106B2 (ja) | 半導体装置用基板およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP2005026501A (ja) | 電子部品実装構造および電子部品実装方法ならびに電子部品用接着剤 | |
| JPH1131716A (ja) | 半導体装置の製造方法及び半導体チップ | |
| JPH10199935A (ja) | ワークの実装方法 |