JP2001291856A - フォトセンサアレイ及び２次元画像の読取装置 - Google Patents

Abstract

(57)【要約】 【課題】 信号の遅延を抑制し、良好に駆動することが
できるフォトセンサアレイ及び２次元画像の読取装置を
提供する。 【解決手段】 フォトセンサアレイは、各半導体層１１
ａ、１１ｂに形成されるチャネル領域のチャネル長およ
びチャネル幅を規定するソース、ドレイン電極１２ａ、
１２ｂ、１３と、半導体層１１ａ、１１ｂの上方に設け
られたトップゲート電極２１と、半導体層１１ａ、１１
ｂの下方に設けられたボトムゲート電極２２とを備え、
トップゲートライン１０１とボトムゲートライン１０２
が平面的に重ならないように、共通の基板１９上に規則
的に配置されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フォトセンサアレ
イ及び２次元画像の読取装置に関し、特に、ダブルゲー
ト構造を有する薄膜トランジスタによる光電変換素子
（フォトセンサ）を２次元配列して構成されるフォトセ
ンサアレイ、及び、そのフォトセンサアレイを利用した
２次元画像の読取装置に関する。

【０００２】

【従来の技術】従来、印刷物や写真、あるいは、指紋等
の微細な凹凸の形状等を読み取る２次元画像の読取装置
として、光電変換素子（フォトセンサ）をマトリクス状
に配列して構成されるフォトセンサアレイを有する構造
のものがある。このようなフォトセンサアレイとして、
一般に、ＣＣＤ（Charge Coupled Device）等の固体撮
像デバイスが用いられている。

【０００３】ＣＣＤは、周知の通り、フォトダイオード
や薄膜トランジスタ（ＴＦＴ：ThinFilm Transistor）
等のフォトセンサをマトリクス状に配列した構成を有
し、各フォトセンサの受光部に照射された光量に対応し
て発生する電子−正孔対の量（電荷量）を、水平走査回
路及び垂直走査回路により検出し、照射光の輝度を検知
している。このようなＣＣＤを用いたフォトセンサシス
テムにおいては、走査された各フォトセンサを選択状態
にするための選択トランジスタを個別に設ける必要があ
るため、画素数が増大するにしたがってシステム自体が
大型化するという問題を有している。

【０００４】そこで、近年、このような問題を解決する
ための構成として、フォトセンサ自体にフォトセンス機
能と選択トランジスタ機能とを持たせた、いわゆる、ダ
ブルゲート構造を有する薄膜トランジスタ（以下、ダブ
ルゲート型フォトセンサという）を画像読取装置に適用
して、システムの小型化、及び、画素の高密度化を図る
試みがなされている。

【０００５】このようなフォトセンサを用いた画像読取
装置は、概略、ガラス基板の一面側にトップゲート電極
及びボトムゲート電極を備えたダブルゲート型フォトセ
ンサをマトリクス状に形成して、フォトセンサアレイを
構成し、例えば、ガラス基板の背面側に設けられた光源
から照射光を照射して、フォトセンサアレイ上方の検知
面に載置された指から指紋等の２次元画像の画像パター
ンに応じた反射光を、ダブルゲート型フォトセンサによ
り明暗情報として検出し、２次元画像を読み取るもので
ある。

【０００６】ここで、フォトセンサアレイによる画像の
読み取り動作は、リセットパルスの印加による初期化終
了時から読み出しパルスが印加されるまでの光蓄積期間
において、各ダブルゲート型フォトセンサ毎に蓄積され
るキャリヤ（正孔）の蓄積量に基づいて、明暗情報が検
出される。なお、ダブルゲート型フォトセンサ、及び、
フォトセンサアレイの具体的な構成及び動作について
は、後述する。

【０００７】

【発明が解決しようとする課題】ところで、上述したよ
うな２次元画像の読取装置に適用されるフォトセンサシ
ステムにおいては、例えば指の凹凸等による照射光の反
射の違いを、可視光波長域が入射されると励起するａ−
Ｓｉ半導体層に生成されるキャリアを利用して検出する
が、このキャリアを蓄積するためのトップゲート電極
は、指のような被検物と半導体層との間に介在している
ため反射光を透過する性質を有しなければならないため
ＩＴＯのような透明電極を用いなければならない。トッ
プゲート電極は、駆動回路の端子と接続するためのトッ
プゲートラインと一体化されて形成されているが、ＩＴ
Ｏは一般に抵抗率が高いために配線として用いると信号
の伝搬遅延を生じやすいという問題があった。

【０００８】また、ダブルゲートトランジスタは、トッ
プゲートラインの他にドレイン電極に接続されたドレイ
ンライン、ソース電極に接続されたソースライン（接地
ライン）、ボトムゲート電極に接続されたボトムゲート
ラインと多数の配線を要しているため、トップゲートラ
インとこれらの間の重なり容量のため、さらに遅延しや
すいという問題があった。

【０００９】そこで、本発明は、上述した問題点を解決
し、信号の遅延を抑制し、良好に駆動することができる
フォトセンサアレイ及び２次元画像の読取装置を提供す
ることを目的とする。

【００１０】

【課題を解決するための手段】請求項１記載のフォトセ
ンサアレイは、励起光によりキャリアを生成する半導体
層と、前記半導体層の両端にそれぞれ設けられたソー
ス、ドレイン電極と、第１ゲート絶縁膜を介し前記半導
体層の下方に設けられた第１ゲート電極と、第２ゲート
絶縁膜を介し前記半導体層の上方に設けられた第２ゲー
ト電極と、を各々備え、所定方向に互いに離間して配置
された複数の光電変換素子と、各光電変換素子の前記第
１ゲート電極を接続する第１ゲートラインと、各光電変
換素子の前記第２ゲート電極を接続する第２ゲートライ
ンと、を有し、前記第１ゲートライン及び前記第２ゲー
トラインの一方は、他方に対し少なくとも部分的に重な
らない領域を有することを特徴とする。

【００１１】請求項１記載の発明によれば、第１ゲート
ラインと第２ゲートラインとの間に重ならない部分があ
るので、第１ゲートラインおよび第２ゲートライン間に
生じる寄生容量を低減することができるので、第１ゲー
トライン又は第２ゲートライントップへの印加電圧のバ
ラツキや読み取り動作信号の遅延を抑制して、迅速に信
号を出力することができるとともに、寄生容量による信
号電位の低減を抑制することができるので、一層良好な
画像の読み取り動作を実現することができる。また、請
求項２記載の発明によれば、該半導体層のソース、ドレ
イン電極間の励起光が入射される有効領域が、容易に所
定の形状比率を満たすように構成することが可能にな
り、光検知領域の偏りを改善するように任意に配置する
ことができる。したがって、半導体層の入射有効領域を
最適な形状比率になるように設定することができるの
で、励起光の入射量が微量であっても十分ソース−ドレ
イン電流を流すことができ、良好な受光感度を実現する
ことができる。上記光電変換素子は、前記複数の半導体
層のソース電極が互いに接続され、前記複数の半導体層
のドレイン電極が互いに接続されていてもよい。

【００１２】請求項２記載のフォトセンサアレイにおい
て、複数の半導体層のソース電極は互いに接続され、複
数の半導体層のドレイン電極は互いに接続されていても
よく、ソース電極又はドレイン電極が、複数の半導体層
のうち隣接する２つに跨って形成されていてもよい。ま
た、複数の光電変換素子の各々の複数の半導体層が、半
導体層のチャネル長方向に並んで配列されてもよい。

【００１３】さらに、複数の光電変換素子がデルタ配列
されていれば、２次元的に隣接する光電変換素子間の距
離をより均等にすることができるため、同じ被写体をフ
ォトセンサアレイに対し平面的に異なる角度で載置した
ときの、方向に応じて異なる受光感度の不均一さによる
光情報のずれを抑制することができるので、被写体が載
置する角度の制限が少なくて済み、一層の画像読み取り
特性に優れたフォトセンサアレイを実現することができ
る。

【００１４】請求項８記載の２次元画像の読取装置は、
励起光によりキャリアを生成する半導体層と、該半導体
層の各々の両端にそれぞれ設けられ、前記半導体層にお
ける前記励起光の入射有効領域を規定するソース、ドレ
イン電極と、第１ゲート絶縁膜を介し前記半導体層の下
方に設けられた第１ゲート電極と、第２ゲート絶縁膜を
介し前記半導体層の上方に設けられた第２ゲート電極
と、を各々備えた複数の光電変換素子と、前記光電変換
素子の前記第１ゲート電極に接続された第１ゲートライ
ンと、前記光電変換素子の前記第２ゲート電極に接続さ
れた第２ゲートラインと、前記光電変換素子の前記ドレ
イン電極に接続されたドレインラインと、前記第１ゲー
トラインに接続された第１ゲートドライバと、前記第２
ゲートラインに接続された第２ゲートドライバと、前記
ドレインラインに接続され、前記光電変換素子への励起
光の入射に応じて変位される電圧を読み取るスイッチ
と、を有し、前記第１ゲートライン及び前記第２ゲート
ラインの一方は、他方に対し少なくとも部分的に重なら
ない領域を有することを特徴とする。

【００１５】請求項８記載の２次元画像の読取装置は、
第１ゲートドライバ並びに第２ゲートドライバにより各
光電変換素子を任意に選択し、各光電変換素子により変
位されたドレインラインの電圧をスイッチが読み取る時
に信号伝搬の遅延を抑制できるので、光電変換素子の数
が膨大であっても迅速かつ精度よくマトリクス駆動する
ことが可能になり、このため良好な２次元画像を得るこ
とができる。

【００１６】

【発明の実施の形態】以下に、本発明に係る光電変換素
子、フォトセンサアレイ及び２次元画像の読取装置の実
施の形態について詳しく説明する。まず、本発明に係る
画像読取装置に適用されるダブルゲート型フォトセンサ
について、図面を参照して説明する。図１は、ダブルゲ
ート型フォトセンサの構造を示す概略断面図である。

【００１７】図１（ａ）に示すように、ダブルゲート型
フォトセンサ１０は、可視光が入射されると電子−正孔
対が生成されるアモルファスシリコン等の半導体層（チ
ャネル層）１１と、半導体層１１の両端にそれぞれ設け
られたｎ^＋シリコン層１７、１８と、ｎ^＋シリコン層１
７、１８上に形成されたクロム、クロム合金、アルミ、
アルミ合金等の可視光に対し不透明のソース電極１２及
びドレイン電極１３と、半導体層１１の上方（図面上
方）にブロック絶縁膜１４及び上部（トップ）ゲート絶
縁膜１５を介して形成されたＩＴＯ（Indium-Tin-Oxid
e：インジウム−スズ酸化物）からなる可視光に対し透
過性を示すトップゲート電極２１と、半導体層１１の下
方（図面下方）に下部（ボトム）ゲート絶縁膜１６を介
して形成されたクロム、クロム合金、アルミ、アルミ合
金等の可視光に対し不透明なボトムゲート電極２２と、
を有して構成されている。

【００１８】なお、図１（ａ）において、トップゲート
電極２１、トップゲート絶縁膜１５、ボトムゲート絶縁
膜１６、及び、トップゲート電極２１上に設けられる保
護絶縁膜２０は、いずれも半導体層１１を励起する可視
光に対して透過率の高い材質により構成され、一方、ボ
トムゲート電極２２は、可視光の透過を遮断する材質に
より構成されることにより、図面上方から入射する照射
光のみを検知する構造を有している。

【００１９】すなわち、ダブルゲート型フォトセンサ１
０は、半導体層１１を共通のチャネル領域として、半導
体層１１、ソース電極１２、ドレイン電極１３及びトッ
プゲート電極２１により形成される上部ＭＯＳトランジ
スタと、半導体層１１、ソース電極１２、ドレイン電極
１３及びボトムゲート電極２２により形成される下部Ｍ
ＯＳトランジスタとからなる２つのＭＯＳトランジスタ
を組み合わせた構造が、ガラス基板等の透明な絶縁性基
板１９上に形成されている。そして、このようなダブル
ゲート型フォトセンサ１０は、一般に、図１（ｂ）に示
すような等価回路により表される。ここで、ＴＧはトッ
プゲート端子、ＢＧはボトムゲート端子、Ｓはソース端
子、Ｄはドレイン端子である。

【００２０】次に、上述したダブルゲート型フォトセン
サを２次元配列して構成されるフォトセンサシステムに
ついて、図面を参照して簡単に説明する。図２は、ダブ
ルゲート型フォトセンサを２次元配列して構成されるフ
ォトセンサシステムの概略構成図である。図２に示すよ
うに、フォトセンサシステムは、大別して、多数のダブ
ルゲート型フォトセンサ１０を、例えば、ｎ行×ｍ列の
マトリクス状に配列したフォトセンサアレイ１００と、
各ダブルゲート型フォトセンサ１０のトップゲート端子
ＴＧ（トップゲート電極２１）及びボトムゲート端子Ｂ
Ｇ（ボトムゲート電極２２）を各々行方向に接続したト
ップゲートライン１０１及びボトムゲートライン１０２
と、トップゲートライン１０１及びボトムゲートライン
１０２に各々接続されたトップゲートドライバ１１１及
びボトムゲートドライバ１１２と、各ダブルゲート型フ
ォトセンサのドレイン端子Ｄ（ドレイン電極１３）を列
方向に接続したドレインライン１０３と、ドレインライ
ン１０３に接続されたコラムスイッチ１１３と、ソース
端子Ｓ（ソース電極１２）を列方向に接続し接地された
ソースライン１０４と、を有して構成される。トップゲ
ートライン１０１は、トップゲート電極２１とともにＩ
ＴＯで形成され、ボトムゲートライン１０２、ドレイン
ライン１０３並びにソースライン１０４はそれぞれボト
ムゲート電極２２、ドレイン電極１３、ソース電極１２
と同一の材料で且つ一体的に形成されている。ここで、
φtg及びφbgは、それぞれリセットパルスφＴ１、φＴ
２、…φＴｉ、…φＴｎ、及び、読み出しパルスφＢ
１、φＢ２、…φＢｉ、…φＢｎを生成するための制御
信号、φpgは、プリチャージ電圧Ｖpgを印加するタイミ
ングを制御するプリチャージ信号である。

【００２１】このような構成において、トップゲートド
ライバ１１１からトップゲート端子ＴＧに電圧を印加す
ることによりフォトセンス機能が実現され、ボトムゲー
トドライバ１１２からボトムゲート端子ＢＧに電圧を印
加し、ドレインライン１０３を介して検出信号を出力回
路部１１３に取り込んでシリアルデータ又はパラデータ
として出力（Ｖout）することにより選択読み出し機能
が実現される。

【００２２】次に、上述したフォトセンサシステムの駆
動制御方法について、図面を参照して説明する。図３
は、フォトセンサシステムの駆動制御方法の一例を示す
タイミングチャートであり、図４は、ダブルゲート型フ
ォトセンサの動作概念図であり、図５は、フォトセンサ
システムの出力電圧の光応答特性を示す図である。ま
ず、リセット動作においては、図３、図４（ａ）に示す
ように、ｉ番目の行のトップゲートライン１０１にパル
ス電圧（リセットパルス；例えばＶtg＝＋１５Ｖのハイ
レベル）φＴｉを印加して、各ダブルゲート型フォトセ
ンサ１０の半導体層１１及びブロック絶縁膜１４におけ
る半導体層１１との界面近傍に蓄積されているキャリア
（ここでは、正孔）を放出する（リセット期間Ｔrese
t）。

【００２３】次いで、光蓄積動作においては、図３、図
４（ｂ）に示すように、トップゲートライン１０１にロ
ーレベル（例えばＶtg＝−１５Ｖ）のバイアス電圧φＴ
ｉを印加することにより、リセット動作を終了し、キャ
リヤ蓄積動作による光蓄積期間Ｔａがスタートする。光
蓄積期間Ｔａにおいては、トップゲート電極側から入射
した光量に応じて半導体層１１で生成された電子−正孔
対が生成され、半導体層１１及びブロック絶縁膜１４に
おける半導体層１１との界面近傍、すなわちチャネル領
域周辺に正孔が蓄積される。

【００２４】そして、プリチャージ動作においては、図
３、図４（ｃ）に示すように、光蓄積期間Ｔａに並行し
て、プリチャージ信号φpgに基づいてドレインライン１
０３に所定の電圧（プリチャージ電圧）Ｖpgを印加し、
ドレイン電極１３に電荷を保持させる（プリチャージ期
間Ｔprch）。次いで、読み出し動作においては、図３、
図４（ｄ）に示すように、プリチャージ期間Ｔprchを経
過した後、ボトムゲートライン１０２にハイレベル（例
えばＶbg＝＋１０Ｖ）のバイアス電圧（読み出し選択信
号；以下、読み出しパルスという）φＢｉを印加するこ
とにより、ダブルゲート型フォトセンサ１０をＯＮ状態
にする（読み出し期間Ｔread）。

【００２５】ここで、読み出し期間Ｔreadにおいては、
チャネル領域に蓄積されたキャリア（正孔）が逆極性の
トップゲート端子ＴＧに印加されたＶtg（−１５Ｖ）を
緩和する方向に働くため、ボトムゲート端子ＢＧのＶbg
によりｎチャネルが形成され、ドレイン電流に応じてド
レインライン１０３のドレインライン電圧ＶＤは、図５
（ａ）に示すように、プリチャージ電圧Ｖpgから時間の
経過とともに徐々に低下する傾向を示す。

【００２６】すなわち、光蓄積期間Ｔａにおける光蓄積
状態が暗状態で、チャネル領域にキャリヤ（正孔）が蓄
積されていない場合には、図４（ｅ）、図５（ａ）に示
すように、トップゲートＴＧに負バイアスをかけること
によって、ボトムゲートＢＧの正バイアスが打ち消さ
れ、ダブルゲート型フォトセンサ１０はＯＦＦ状態とな
り、ドレイン電圧、すなわち、ドレインライン１０３の
電圧ＶＤが、ほぼそのまま保持されることになる。

【００２７】一方、光蓄積状態が明状態の場合には、図
４（ｄ）、図５（ａ）に示すように、チャネル領域に入
射光量に応じたキャリヤ（正孔）が捕獲されているた
め、トップゲートＴＧの負バイアスを打ち消すように作
用し、この打ち消された分だけボトムゲートＢＧの正バ
イアスによって、ダブルゲート型フォトセンサ１０はＯ
Ｎ状態となる。そして、この入射光量に応じたＯＮ抵抗
に従って、ドレインライン１０３の電圧ＶＤは、低下す
ることになる。

【００２８】したがって、図５（ａ）に示したように、
ドレインライン１０３の電圧ＶＤの変化傾向は、トップ
ゲートＴＧへのリセットパルスφＴｉの印加によるリセ
ット動作の終了時点から、ボトムゲートＢＧに読み出し
パルスφＢｉが印加されるまでの時間（光蓄積期間Ｔ
ａ）に受光した光量に深く関連し、蓄積されたキャリア
が少ない場合には緩やかに低下する傾向を示し、また、
蓄積されたキャリアが多い場合には急峻に低下する傾向
を示す。そのため、読み出し期間Ｔreadがスタートし
て、所定の時間経過後のドレインライン１０３の電圧Ｖ
Ｄを検出することにより、あるいは、所定のしきい値電
圧を基準にして、その電圧に至るまでの時間を検出する
ことにより、照射光の光量が換算される。

【００２９】上述した一連の画像読み取り動作を１サイ
クルとして、ｉ＋１番目の行のダブルゲート型フォトセ
ンサ１０にも同等の処理手順を繰り返すことにより、ダ
ブルゲート型フォトセンサ１０を２次元のセンサシステ
ムとして動作させることができる。なお、図３に示した
タイミングチャートにおいて、プリチャージ期間Ｔprch
の経過後、図４（ｆ）、（ｇ）に示すように、ボトムゲ
ートライン１０２にローレベル（例えばＶbg＝０Ｖ）を
印加した状態を継続すると、ダブルゲート型フォトセン
サ１０はＯＦＦ状態を持続し、図５（ｂ）に示すよう
に、ドレインライン１０３の電圧ＶＤは、プリチャージ
電圧Ｖpgを保持する。このように、ボトムゲートライン
１０２への電圧の印加状態により、ダブルゲート型フォ
トセンサ１０の読み出し状態を選択する選択機能が実現
される。

【００３０】図６は、上述したようなフォトセンサシス
テムを適用した２次元画像の画像読取装置の要部断面図
である。図６に示すように、指紋等の２次元画像を読み
取る画像読取装置においては、ダブルゲート型フォトセ
ンサ１０のガラス基板（絶縁性基板）１９下方側に設け
られたバックライト（面光源）３０から照射光Ｒ１を入
射させ、この照射光Ｒ１がダブルゲート型フォトセンサ
１０の形成領域を除く、透明な絶縁性基板１９と絶縁膜
１５、１６、２０を透過して、保護絶縁膜２０上の被写
体４０に照射される。

【００３１】そして、被写体４０の画像パターン（ある
いは、凹凸パターン）によって決まる反射率（明暗情
報）に応じた反射光Ｒ２が、透明な絶縁膜２０、１５、
１４及びトップゲート電極２１を透過して半導体層１１
に入射することにより、被写体４０の画像パターンに対
応したキャリヤが蓄積され、上述した一連の駆動制御方
法にしたがって、被写体４０の画像パターンを明暗情報
として読み取ることができる。

【００３２】次に、本発明に係る光電変換素子、フォト
センサアレイおよび２次元画像の読取装置について、図
面を参照して説明する。なお、以下に示す実施形態にお
いては、光電変換素子（フォトセンサ）として、上述し
たダブルゲート型フォトセンサを適用し、トップゲート
電極を第１ゲート電極として電圧を印加することによ
り、フォトセンス機能を実現するとともに、ボトムゲー
ト電極を第２ゲート電極として電圧を印加することによ
り、チャネル領域に蓄積された電荷量を読み出す機能を
実現するものとして説明する。

【００３３】図７、図１０は、本発明に係るフォトセン
サアレイに適用されるダブルゲート型フォトセンサを示
す概略構成図である。ここで、図７は、後述する図１０
のＡ−Ａ線での断面図である。図７に示すように、本実
施形態に係るダブルゲート型フォトセンサ１０Ａは、並
列に配置された可視光が入射されると電子−正孔対を発
生するアモルファスシリコン等の半導体層１１ａ、１１
ｂと、各半導体層１１ａ、１１ｂの両端にそれぞれ設け
られたｎ^＋シリコン層１７ａ、１７ｂ及び１８ａ、１８
ｂと、各半導体層１１ａ、１１ｂ間のｎ^＋シリコン層１
８ａ、１８ｂ上に跨って形成された単一のドレイン電極
１３と、各半導体層１１ａ、１１ｂを挟んでドレイン電
極１３に対向してｎ^＋シリコン層１７ａ、１７ｂ上に形
成された個別のソース電極１２ａ、１２ｂと、半導体層
１１ａ、１１ｂの上方（図面上方）にブロック絶縁膜１
４ａ、１４ｂ及びトップゲート絶縁膜１５を介して、各
半導体層１１ａ、１１ｂに対して共通に形成された単一
のトップゲート電極２１と、各半導体層１１ａ、１１ｂ
の下方（図面下方）にボトムゲート絶縁膜１６を介し
て、各半導体層１１ａ、１１ｂに対して共通に形成され
た単一のボトムゲート電極２２と、を有し、これらの構
成がガラス基板等の絶縁性基板１９上に形成されてい
る。

【００３４】ここで、ソース電極１２ａ、１２ｂは、図
１０に示すように、共通のソース配線１２Ｍから半導体
層１１ａ、１１ｂの長手方向（図面左右方向）に沿って
櫛歯状に突出して形成され、また、ドレイン電極１３
は、ソース配線１２Ｍに対向するドレイン配線１３Ｍか
ら半導体層１１ａ、１１ｂの長手方向（図面左右方向）
に沿ってソース配線１２Ｍ方向に突出して形成されてい
る。すなわち、これらのソース電極１２ａ、１２ｂ及び
ドレイン電極１３は、それぞれ個別の半導体層１１ａ、
１１ｂを挟んで対向するように相互に組み込み形成され
ている。

【００３５】なお、図７において、ブロック絶縁膜１４
ａ、１４ｂ、トップゲート絶縁膜１５、ボトムゲート絶
縁膜１６、トップゲート電極２１上に設けられた保護絶
縁膜２０は、窒化シリコン等の透光性の絶縁膜からな
り、また、トップゲート電極２１及びトップゲートライ
ン１０１はＩＴＯ等の透光性の材料からなり、ともに可
視光に対し高い透過率を示す。一方、少なくともボトム
ゲート電極２２及びボトムゲートライン１０２は、Ｃｒ
等の光の透過を遮断する材質により構成されている。

【００３６】すなわち、ダブルゲート型フォトセンサ１
０Ａは、半導体層１１ａを共通のチャネル領域として、
半導体層１１ａ、ソース電極１２ａ、ドレイン電極１
３、トップゲート絶縁膜１５及びトップゲート電極２１
により形成される第１の上部ＭＯＳトランジスタと、半
導体層１１ａ、ソース電極１２ａ、ドレイン電極１３、
ボトムゲート絶縁膜１６及びボトムゲート電極２２によ
り形成される第１の下部ＭＯＳトランジスタと、からな
る第１のダブルゲート型フォトセンサ、及び、半導体層
１１ｂを共通のチャネル領域として、半導体層１１ｂ、
ソース電極１２ｂ、ドレイン電極１３、トップゲート絶
縁膜１５及びトップゲート電極２１により形成される第
２の上部ＭＯＳトランジスタと、半導体層１１ｂ、ソー
ス電極１２ｂ、ドレイン電極１３、ボトムゲート絶縁膜
１６及びボトムゲート電極２２により形成される第２の
下部ＭＯＳトランジスタと、からなる第２のダブルゲー
ト型フォトセンサを、並列に連結配置した構成が、絶縁
性基板１９上に形成されている。

【００３７】特に、第１及び第２のダブルゲート型フォ
トセンサを構成するトップゲート電極２１とボトムゲー
ト電極２２を、各々共通電極により構成し、かつ、ソー
ス電極１２ａ、１２ｂを共通のソース配線１２Ｍから突
出形成した構成を有しているので、フォトセンサ部とな
る半導体層が１素子当たりに２個のダブルゲート型フォ
トセンサを、上述した駆動制御方法を適用して、１素子
当たり１個の半導体層のダブルゲート型フォトセンサと
同様に動作させることができる。

【００３８】ここで、上述したような構成を有するダブ
ルゲート型フォトセンサにおける半導体層への励起光の
実質的な入射領域（入射有効領域）の形状と、ダブルゲ
ート型フォトセンサの受光感度との関係について、１個
の半導体層の構成と比較しながら説明し、本発明に係る
光電変換素子（ダブルゲート型フォトセンサ）につい
て、詳しく説明する。

【００３９】図８（ａ）は、図１に示す１素子当たりに
フォトセンサ部となる半導体層が１個のダブルゲート型
フォトセンサの入射有効領域を示す図であり、図８
（ｂ）は、フォトセンサアレイにおける配置構造を示す
図であり、図９は、図８（ａ）に示した構成における受
光感度のバラツキ（分布特性；以下、「光検知領域の広
がり」という）を示す概念図であり、図１０は、１素子
当たりにフォトセンサ部となる半導体層が２個のダブル
ゲート型フォトセンサの入射有効領域を上方向から示す
概略図であり、図１１は、図１０に示すダブルゲート型
フォトセンサにおける光検知領域の広がりを示す概略図
であり、図１２は、１素子当たりにフォトセンサ部とな
る半導体層が３個のダブルゲート型フォトセンサをマト
リクス状に配置したフォトセンサアレイの平面構成図で
ある。ここで、図９、図１１に示した光検知領域の広が
りは、半導体層（詳しくは、チャネル領域）を中心とし
て、所定の受光感度が得られる領域を模式的に示したも
のであって、受光感度の分布範囲を厳密に示すものでは
ない。

【００４０】図８、図１２に示したフォトセンサアレイ
１００，１００Ａにおいては、各トップゲートライン１
０１が、各行毎に配列されたダブルゲート型フォトセン
サ１０，１０Ａのトップゲート電極２１間を接続し、ボ
トムゲートライン１０２が、各行毎に配列されたダブル
ゲート型フォトセンサ１０，１０Ａのボトムゲート電極
２２間を接続している。同一行におけるトップゲートラ
イン１０１とボトムゲートライン１０２とは、隣接する
ダブルゲート型フォトセンサ１０（又は１０Ａ）間で互
いに平面的に重ならないように（重なりを回避するよう
に）形成されている。

【００４１】すなわち、１本のボトムゲートライン１０
２の列方向の上下に２本に分岐されたトップゲートライ
ン１０１がボトムゲートライン１０２と重ならないよう
に配置されている。このような構成により、トップゲー
トライン１０１およびボトムゲートライン１０２を構成
する各導電層相互が対向することがないので、トップゲ
ートライン１０１およびボトムゲートライン１０２間に
生じる寄生容量を低減することができ、トップゲートラ
イン１０１およびボトムゲートライン１０２への印加電
圧のバラツキや読み取り動作信号の遅延を抑制して、一
層良好な画像の読み取り動作を実現することができる。

【００４２】また、光量に応じて流れるドレイン電流Ｉ
dsは下記のように定義できる。 Ｉds ∝ Ｗ／Ｌ ……（１） ここで図１、８に示すようにＷ、Ｌはそれぞれ半導体層
のチャネル幅、チャネル長である。プリチャージされた
ドレイン電圧の変位を読み込むためには、比Ｗ／Ｌは、
３．０以上が望ましく、７．０以上がより望ましい。ま
た、一般に、上述したようなダブルゲート型フォトセン
サを用いて、外部から入射される励起光に応じて電荷を
蓄積するフォトセンサとして機能させる場合、その受光
感度は、ソース、ドレイン電極１２、１３から露出され
た半導体層に入射される励起光の入射有効領域の形状、
すなわち、実質的に半導体層のチャネル長Ｌ方向および
チャネル幅Ｗ方向の長さに大きく依存することが判明し
ている。

【００４３】ソース、ドレイン電極１２、１３は可視光
に対し不透明であるため、半導体層１１のうちドレイン
電流Ｉdsに有効なキャリアが形成される領域である入射
有効領域は、ソース、ドレイン電極１２、１３間に囲ま
れた領域であり、この領域は、ｘ方向におけるソース、
ドレイン電極１２、１３間の距離Ｋ及びｙ方向における
チャネル幅Ｗで定義される。

【００４４】このように、フォトセンサの感度領域は、
チャネル幅Ｗ及びチャネル長方向の長さＫに依存し、ト
ランジスタのソース−ドレイン電流値Ｉdsは、半導体層
１１のチャネル幅Ｗ及びチャネル長Ｌの比に依存してい
るため、ダブルゲート型フォトセンサ１０のドレイン電
流を向上させるためには、比Ｗ／Ｌの設計値をできるだ
け大きく設計する必要があるが、比Ｗ／Ｌを大きくする
と、図１、図８のダブルゲート型フォトセンサでは、そ
の平面構造は、必然的にチャネル幅方向の長さＷ（また
は、半導体層１１の長手方向の寸法）が大きく、チャネ
ル長方向の長さＫ（または、半導体層１１の幅方向の寸
法）が短い長方形形状となり、これに伴って、高い受光
感度を有する光検知領域の広がりがｘ方向に比較してｙ
方向に偏ることになる。

【００４５】具体的には、半導体層１１の入射有効領域
が、長方形形状となるため、図９に示すように、その光
検知領域の広がりは、必然的に半導体層１１の長手方向
（図面上下方向；ｙ方向）に延伸する縦長の領域Ｅｐ
（半導体層１１の入射有効領域の略相似形）となり、図
面左右方向（ｘ方向）については、所望の受光感度が得
られる領域がｙ方向に対し相対的に狭くなる。したがっ
て、ｘ、ｙ方向における光検知領域の広がりの偏りに起
因して、被写体からの明暗情報（読み取り画像）が歪ん
だ状態で読み取られることになり、高い受光感度と、歪
みを抑制した画像情報の読み取りとを同時に実現するこ
とができないという問題を有していた。

【００４６】なお、このようなダブルゲート型フォトセ
ンサ１０により構成されるフォトセンサアレイ１００の
平面構成は、例えば、図８（ｂ）に示すように、ダブル
ゲート型フォトセンサ１０相互が、直交するｘ、ｙの２
方向（行、列方向）にそれぞれ所定のピッチＰspで等間
隔に格子（マトリクス）状に配置され、さらに、格子内
部の素子間領域Ｒｐを通して、絶縁性基板（ガラス基
板）面側からの光が被写体に照射されるように考慮され
ている。そのため、被写体に十分な量の光を照射するた
めには、素子間領域Ｒｐを極力大きく確保する必要もあ
る。

【００４７】これに対して、本実施形態におけるダブル
ゲート型フォトセンサ１０Ａにおいては、図１０に示す
ように、２個の半導体層１１ａ、１１ｂが、幅方向（長
手方向）を対向させて、並行に連結配置された構成を有
しているので、ソース電極１２ａ、１２ｂ、ドレイン電
極１３により半導体層１１ａ、１１ｂにおける入射有効
領域のチャネル幅方向の長さをＷ、チャネル長方向の長
さを各々Ｋ１、Ｋ２とした場合、半導体層１１ａ、１１
ｂの入射有効領域の長手寸法（チャネル幅方向の長さ）
は“Ｗ”に保持され、半導体層１１ａの入射有効領域の
幅寸法（チャネル長方向の長さ）を加算（Ｋ１＋Ｋ２）
したダブルゲート型フォトセンサとして取り扱うことが
できる。よって、その受光感度は、チャネル幅方向の長
さＷとチャネル長方向の長さの総和（Ｋ１＋Ｋ２）との
比Ｗ／（Ｋ１＋Ｋ２）に依存することになる。

【００４８】そして、この場合、各半導体層１１ａ、１
１ｂにおける入射有効領域の形状（長さＷ×Ｋ１からな
る矩形領域と、長さＷ×Ｋ２からなる矩形領域との合成
形状）が、正方形状に近似するほど、半導体層１１ａ、
１１ｂへの励起光の入射角度による受光感度のバラツキ
が補正されることになる。すなわち、チャネル幅方向の
長さＷとチャネル長方向の長さの総和（Ｋ１＋Ｋ２）と
の比Ｗ／（Ｋ１＋Ｋ２）が１に近づくほど、図１１に示
すように、ｘ方向（矢印Ａ；詳しくは、ｘ方向を中心に
して、それぞれ±４５°の角度を有する領域）から半導
体層１１ａ、１１ｂに入射する光の感度と、ｙ方向（矢
印Ｂ；詳しくは、ｙ方向を中心にして、それぞれ±４５
°の角度を有する領域）から半導体層１１ａ、１１ｂに
入射する光の感度がより等しくなるように作用して、受
光感度のバラツキ（方向性）が補正され、光検知領域の
広がりは、ｘ、ｙ方向に略均等な広がり（略正方形状に
近づいた矩形）を有する領域Ｅａを得ることができる。

【００４９】ここで、ダブルゲート型フォトセンサの受
光感度を左右する、チャネル幅方向の長さＷとチャネル
長方向の長さの総和（Ｋ１＋Ｋ２）との比Ｗ／（Ｋ１＋
Ｋ２）において、チャネル長方向の長さの総和（Ｋ１＋
Ｋ２）は、１素子中に形成される半導体層の数に応じ
て、各半導体層における入射有効領域のチャネル長方向
の長さＫｉの総和ΣＫｉと置き換えることができる。そ
して、発明者が鋭意検討した結果、反射光の指向性の平
準化のためには、このチャネル幅方向の長さＷとチャネ
ル長方向の長さの総和ΣＫｉとの比Ｗ／ΣＫｉが、１．
０≦Ｗ／ΣＫｉ≦１０（より望ましくは、Ｗ／ΣＫｉ≦
８．０）の条件を有するとき、入射有効領域への励起光
の入射角度に対する受光感度のバラツキが適切に抑制、
補正されて、受光感度が最適になることが判明した。

【００５０】これは、図８（ａ）、（ｂ）に示す構造で
も同様であるが、図１０の場合より入射光の指向性の平
準化ができることはいうまでもない。また、上記条件に
加え、図１１において複数の半導体層の入射有効領域の
ｘ方向の両外端部で定義される２辺とｙ方向の両外端部
で定義される２辺（ソース電極１２ａと半導体層１１ａ
の入射有効領域との境界線、ソース電極１２ｂと半導体
層１１ｂの入射有効領域との境界線、）とで囲まれた矩
形の形が正方形に近い方が、受光感度バランスの観点か
らさらに望ましい。

【００５１】また、図１０に示すダブルゲート型フォト
センサ１０Ａにおいて、２個の半導体層１１ａ、１１ｂ
における入射有効領域のチャネル長方向の長さＫ１＝Ｋ
２＝Ｋになるように設定することにより、上記（１）式
に基づいて、ソース−ドレイン電流Ｉdsを、図８に示す
ダブルゲートトランジスタに比較して理論上２倍に設定
することができるので、受光感度を顕著に向上させるこ
とができる。したがって、このようなダブルゲート型フ
ォトセンサ１０Ａを、図１２に示すように、マトリクス
状に配置してフォトセンサアレイ１００Ａを構成するこ
とにより、光検知領域の広がりを均一化して、２次元画
像の読み取り時における歪みを抑制しつつ、高い受光感
度を有する光受光部を備えたフォトセンサアレイ、及
び、２次元画像の読取装置を実現することができる。

【００５２】また、上述したダブルゲート型フォトセン
サ１０Ａによれば、受光感度を大幅に高めたことによ
り、フォトセンサ１０に比較して、小さな入射光量であ
っても、明暗情報の読み取り動作を良好に行うことがで
きるので、読取装置に付設される面光源の照度を低減
（抑制）することができ、２次元画像の読取装置の消費
電力を低減することができる。あるいは、フォトセンサ
１０Ａと同等の面光源の照度を適用した場合には、受光
感度が向上した分、光蓄積時間を大幅に短縮することが
でき、２次元画像の読み取り性能に優れた読取装置を提
供することができる。

【００５３】さらに、受光感度が大幅に向上したことに
より、フォトセンサ１０Ａと同等の入射光量に対して、
過度の光オン電流が生じるため、このようなオン電流を
抑制する目的で、トップゲート及びボトムゲートの両電
極に印加する駆動電圧を低下させて動作を制御すること
ができるので、駆動電圧の低減によって、ダブルゲート
型フォトセンサの特性の経時的な劣化を抑制し、フォト
センサアレイの信頼性を長く持続（延命）させることも
できる。

【００５４】図１３は、本発明に係るフォトセンサアレ
イに適用される他のダブルゲート型フォトセンサの概略
構成図であり、図１４は、そのダブルゲート型フォトセ
ンサをマトリクス状に配置したフォトセンサアレイの平
面構成図である。ここで、上述した実施形態と同等の構
成については、同一の符号を付して、その説明を簡略化
する。

【００５５】図１３に示すように、本実施形態に係るダ
ブルゲート型フォトセンサ１０Ｂは、並列に配置された
アモルファスシリコン等の半導体層１１ａ、１１ｂ、１
１ｃと、半導体層１１ａと１１ｂ間を連結して形成され
た単一のドレイン電極１３ａと、半導体層１１ｂと１１
ｃ間を連結して形成された単一のソース電極１２ｂと、
半導体層１１ａを挟んでドレイン電極１３ａに対向して
形成されたソース電極１２ａと、半導体層１１ｃを挟ん
でソース電極１２ｂに対向して形成されたドレイン電極
１３ｂと、半導体層１１ａとソース電極１２ａとの間に
介在するｎ^＋シリコン層１７ａと、半導体層１１ａとド
レイン電極１３ａとの間に介在するｎ^＋シリコン層１８
ａと、半導体層１１ｂとドレイン電極１３ａとの間に介
在するｎ ^＋シリコン層１７ｂと、半導体層１１ｂとソー
ス電極１２ｂとの間に介在するｎ ^＋シリコン層１８ｂ
と、半導体層１１ｃとソース電極１２ｂとの間に介在す
るｎ ^＋シリコン層１７ｃと、半導体層１１ｃとドレイン
電極１３ｂとの間に介在するｎ^＋シリコン層１８ｃと、
半導体層１１ａ、１１ｂ、１１ｃの上方（図面上方）に
トップゲート絶縁膜１５を介して、各半導体層１１ａ、
１１ｂ、１１ｃに対して共通に形成された単一のトップ
ゲート電極２１と、各半導体層１１ａ、１１ｂ、１１ｃ
の下方（図面下方）にボトムゲート絶縁膜１６を介し
て、各半導体層１１ａ、１１ｂ、１１ｃに対して共通に
形成された単一のボトムゲート電極２２と、を有し、こ
れらの構成がガラス基板等の絶縁性基板１９上に形成さ
れている。

【００５６】なお、各絶縁膜や電極の材質、また、その
他の構成については、上述した図１、図７に示す実施形
態と同等であるので、説明を省略する。すなわち、ダブ
ルゲート型フォトセンサ１０Ｂは、半導体層１１ａを共
通のチャネル領域として、半導体層１１ａ、ソース電極
１２ａ、ドレイン電極１３ａ、トップゲート絶縁膜１
５、ボトムゲート絶縁膜１６、トップゲート電極２１及
びボトムゲート電極２２により構成される第１のダブル
ゲート型フォトセンサと、半導体層１１ｂを共通のチャ
ネル領域として、半導体層１１ｂ、ソース電極１２ｂ、
ドレイン電極１３ａ、トップゲート絶縁膜１５、ボトム
ゲート絶縁膜１６、トップゲート電極２１及びボトムゲ
ート電極２２により構成される第２のダブルゲート型フ
ォトセンサと、半導体層１１ｃを共通のチャネル領域と
して、半導体層１１ｃ、ソース電極１２ｂ、ドレイン電
極１３ｂ、トップゲート絶縁膜１５、ボトムゲート絶縁
膜１６、トップゲート電極２１及びボトムゲート電極２
２により構成される第３のダブルゲート型フォトセンサ
とを、並列に連結配置した構成が、絶縁性基板１９上に
形成されている。

【００５７】特に、第１乃至第３の各ダブルゲート型フ
ォトセンサを構成するトップゲート電極２１とボトムゲ
ート電極２２を、各々共通電極により構成し、かつ、ソ
ース電極１２ａ、１２ｂを共通のソース配線１２Ｍから
突出形成し、また、ドレイン電極１３ａ、１３ｂを共通
のドレイン配線１３Ｍから突出形成した構成を有してい
るので、３個のダブルゲート型フォトセンサを、上述し
た駆動制御方法を適用して、１個のダブルゲート型フォ
トセンサとして動作させることができる。

【００５８】このような構成を有するダブルゲート型フ
ォトセンサ１０Ａによれば、チャネル領域を構成する半
導体層１１ａ、１１ｂ、１１ｃが、各々幅方向（長手方
向）を対向させて、並行に連結配置されているので、各
半導体層１１ａ、１１ｂ、１１ｃにおける入射有効領域
のチャネル幅方向の長さをＷに保持したまま、入射有効
領域のチャネル長方向の長さをＫ３、Ｋ４、Ｋ５（たと
えば、Ｋ３＝Ｋ４＝Ｋ５＝Ｋ）として、３倍（３×Ｋ
３）に設定したダブルゲート型フォトセンサとして取り
扱うことができる。したがって、上記（１）式より、ソ
ース−ドレイン電流Ｉdsを、図８に示すダブルゲートト
ランジスタに比較して理論上３倍に設定することができ
るので、受光感度を顕著に向上させることができる。

【００５９】加えて、各半導体層１１ａ、１１ｂ、１１
ｃが、長手方向を対向させて並列に配置されているの
で、光検知領域の広がりを半導体層の長さ方向（図面上
下方向）に一層拡大して、より正方形化することができ
る。そのため、上述した図１、図７に示す実施形態と同
様に、このようなダブルゲート型フォトセンサ１０Ｂ
を、図１４に示すように、マトリクス状に配置してフォ
トセンサアレイ１００Ｂを構成することにより、光検知
領域の広がりを一層均一化して、２次元画像の読み取り
時における歪みを抑制し、さらに、高い受光感度を有す
る光受光部を備えたフォトセンサアレイ、及び、２次元
画像の読取装置を実現することができる。

【００６０】なお、図１、図７、図１３に示す実施形態
においては、ダブルゲート型フォトセンサ１０、１０
Ａ、１０Ｂは、半導体層（あるいは、ダブルゲート型フ
ォトセンサ）を１〜３個、並列に連結配置した構成を示
したが、本発明は、この形態に限定されるものではな
い。したがって、連結配置する半導体層の個数に応じ
て、光受光感度を任意に設定することができる。ここ
で、図１２又は図１４に示したように、ダブルゲート型
フォトセンサ１０Ａ、１０Ｂをマトリクス状に配置して
フォトセンサアレイ１００Ａ、１００Ｂを構成し、２次
元画像の読取装置に適用した場合、マトリクスの格子内
部の素子間領域Ｒａ、Ｒｂを通して、絶縁性基板（ガラ
ス基板）１９側からの光が被写体に照射されるので、被
写体への照射光量を十分に確保するように素子間領域Ｒ
ａ、Ｒｂを設定した上で、光受光部の形成領域に連結配
置される半導体層（ダブルゲート型フォトセンサ）の数
を任意に設定する必要がある。

【００６１】図１５は、本発明に係るフォトセンサアレ
イのさらに他の実施形態を示す概略構成図であり、図１
６は、本実施形態に係るフォトセンサアレイを適用した
２次元画像の読取装置の概略構成図である。なお、図１
６においては、図示の都合上、ダブルゲート型フォトセ
ンサを簡略化して示す。図１５に示すように、本実施形
態に係るフォトセンサアレイ１００Ｃは、上述した図１
０に示す実施形態と同等のダブルゲート型フォトセンサ
１０Ｃを有し、各ダブルゲート型フォトセンサ１０Ｃ
が、２次元平面に連続して設定された、一辺がＰsa（＝
Ｐsp：図８（ｂ）に示したダブルゲート型フォトセンサ
１０相互のピッチ）の仮想の正三角形の各頂点位置に配
置された、いわゆるデルタ配列されている。

【００６２】すなわち、図８（ｂ）に示したフォトセン
サアレイ１００におけるダブルゲート型フォトセンサ１
０の配置と対比すると、図８（ｂ）におけるフォトセン
サアレイ１００の場合には、ダブルゲート型フォトセン
サ１０相互が、ｘ、ｙの直交する２方向にのみ、均等な
寸法Ｐspだけ離間するように配置されているため、マト
リクスに対応するｘ、ｙ方向に対して、斜め方向（０
°、９０°、１８０°、２７０°以外の適当な角度。例
えば、４５°や６０°方向）においては、ダブルゲート
型フォトセンサ１０相互のピッチがｘ、ｙ方向に対して
増大して不均一となり（例えば、４５°の場合にはＰsp
の√２倍）、斜め方向に載置された被写体に対して、均
一かつ高精度な読み取り動作を実現することができない
という問題を有していた。

【００６３】これに対して、本実施形態に係るフォトセ
ンサアレイ１００Ｃにおいては、２次元平面に連続して
設定された各正三角形の各頂点位置に光受光部となるダ
ブルゲート型フォトセンサ１０Ｃが配置されているの
で、ｘ方向に均等にダブルゲート型フォトセンサ１０Ｃ
が配置されるとともに、斜め方向（６０°、１２０°、
２４０°、３００°）にも、均等にダブルゲート型フォ
トセンサ１０Ｃが配置されることになり、光受光部相互
間のピッチがＰsaに均一化される。

【００６４】したがって、２次元平面上に配置される全
てのダブルゲート型フォトセンサが、略全周方向に隣接
するダブルゲート型フォトセンサに対し等間隔なピッチ
Ｐsaで配置されることになるので、読み取り対象となる
２次元画像がｘ、ｙ方向に対して斜めに載置された場合
であっても、画像読み取り時の歪みを抑制しつつ、高い
読み取り精度で正確に読み取ることができる。また、各
ダブルゲート型フォトセンサがデルタ配列されているの
で、ｘ方向のピッチを図８（ｂ）のフォトセンサと同等
のＰsa（＝Ｐsp）に設定した場合、ｙ方向のピッチＰsb
は、次式により表される。 Ｐsb＝Ｐsa×sin６０° ……（２）

【００６５】このように、ｙ方向のピッチＰsbは、ｘ方
向のピッチＰsa（＝Ｐsp）よりも短くなるため、図８
（ｂ）のフォトセンサの平面領域Ｍｐに比較して、ｙ方
向に縮小された平面領域Ｍｃで、同数のダブルゲート型
フォトセンサを配置することができ、２次元画像の読取
装置の小型化を図ることができる。換言すれば、図８
（ｂ）のフォトセンサと同等の平面領域に、図８（ｂ）
のフォトセンサの構成に比較して、１／sin６０°倍
（≒１．１５倍）の数のダブルゲート型フォトセンサを
配置することができ、高密度化を図ることができる。な
お、デルタ配列においては、各光受光部を構成するダブ
ルゲート型フォトセンサとして、図１０の実施形態に示
した構成を適用したが、図８（ａ）や図１３（ａ）に示
す実施形態や他の構成のダブルゲート型フォトセンサを
適用してもよいことはいうまでもない。

【００６６】以上説明したダブルゲート型フォトセンサ
アレイ１００、１００Ａ、１００Ｂ、１００Ｃは、同一
行におけるトップゲートライン１０１とボトムゲートラ
イン１０２とは、隣接するダブルゲート型フォトセンサ
１０（又は、１０Ａ、１０Ｂ、１０Ｃのいずれか）間で
互いに平面的に重ならないように（重なりを回避するよ
うに）形成されている。すなわち、１本のボトムゲート
ライン１０２の列方向の上下に２本に分岐されたトップ
ゲートライン１０１が、ボトムゲートライン１０２と重
ならないように配置されている。

【００６７】このような構成により、トップゲートライ
ン１０１およびボトムゲートライン１０２を構成する各
導電層相互が対向することがないので、トップゲートラ
イン１０１およびボトムゲートライン１０２間に生じる
寄生容量を低減することができ、トップゲートライン１
０１およびボトムゲートライン１０２への印加電圧のバ
ラツキや読み取り動作信号の遅延を抑制して、一層良好
な画像の読み取り動作を実現することができる。また、
上記各実施形態では、隣接するダブルゲート型フォトセ
ンサ間では、トップゲートライン１０１およびボトムゲ
ートライン１０２が全く重なっていないが、伝搬遅延抑
制のためにトップゲートライン１０１の配線幅をより広
くして、ボトムゲートライン１０２との間に部分的に重
なる領域と重ならない領域を設けても、伝搬遅延抑制の
効果をもたらす。また、逆に、ボトムゲートライン１０
２に、トップゲートライン１０１と部分的に重なる領域
と重ならない領域を設けても、伝搬遅延抑制の効果があ
るあることはいうまでもない。

【００６８】このようなフォトセンサアレイを、図１６
に示すような２次元画像の読取装置（図では、指紋読取
装置）に適用することにより、フォトセンサアレイ１０
０Ｍのガラス基板側に設けられた面光源３０から、素子
間領域の透明な絶縁膜を透過して、指等の被写体４０ａ
に照射された光Ｒの反射光が、マトリクス状に配置され
た各ダブルゲート型フォトセンサ１０Ｍに入射され、上
述したように、読み取り時の歪みを低減しつつ、高精
度、かつ、短時間で被写体４０ａの明暗情報の読み取り
を実行することができる。また、フォトセンサアレイ１
００Ｍにおける受光感度を大幅に向上することができる
ため、相対的に面光源の照度を低減することができ、読
取装置の消費電力を削減することができる。

【００６９】

【発明の効果】請求項１記載の発明によれば、第１ゲー
トラインと第２ゲートラインとの間に重ならない部分が
あるので、第１ゲートラインおよび第２ゲートライン間
に生じる寄生容量を低減することができ、第１ゲートラ
イン又は第２ゲートライントップへの印加電圧のバラツ
キや読み取り動作信号の遅延を抑制して、一層良好な画
像の読み取り動作を実現することができる。

【００７０】請求項２記載の発明によれば、半導体層を
複数設けることにより、光検知領域の偏りを改善するよ
うに任意に配置することができる。したがって、容易に
半導体層の入射有効領域を最適な形状比率になるように
設定することができるので、励起光の入射量が微量であ
っても十分ソース−ドレイン電流を流すことができ、良
好な受光感度を実現することができる。また、上記光電
変換素子は、前記複数の半導体層のソース電極が互いに
接続され、前記複数の半導体層のドレイン電極が互いに
接続されていてもよい。

【００７１】さらに、上記フォトセンサアレイにおい
て、複数の光電変換素子がデルタ配列されていれば、２
次元的に隣接する光電変換素子間の距離をより均等にす
ることができるため、同じ被写体をフォトセンサアレイ
に対し平面的に異なる角度で載置したときの、方向に応
じて異なる受光感度の不均一さによる光情報のずれを抑
制することができるので、被写体が載置する角度の制限
が少なくて済み、一層の画像読み取り特性に優れたフォ
トセンサアレイを実現することができる。さらに、読取
装置の小型化、あるいは、光受光部の高密度化による読
み取り精度の向上を図ることができる。

【００７２】請求項８記載の２次元画像の読取装置によ
れば、第１ゲートドライバ並びに第２ゲートドライバに
より各光電変換素子を任意に選択し、各光電変換素子に
より変位されたドレインラインの電圧をスイッチが読み
取る時に信号伝搬の遅延を抑制できるので、光電変換素
子の数が膨大であっても迅速かつ精度よくマトリクス駆
動することが可能になり、このため良好な２次元画像を
得ることができる。

【図面の簡単な説明】

【図１】本発明に適用されるダブルゲート型フォトセン
サの構造を示す断面図である。

【図２】本発明に適用されるダブルゲート型フォトセン
サを２次元配列して構成されるフォトセンサシステムの
概略構成図である。

【図３】フォトセンサシステムの駆動制御方法の一例を
示すタイミングチャートである。

【図４】ダブルゲート型フォトセンサの動作概念図であ
る。

【図５】フォトセンサシステムの出力電圧の光応答特性
を示す図である。

【図６】上述したフォトセンサシステムを適用した２次
元画像の画像読取装置の要部断面図である。

【図７】本発明に係るフォトセンサアレイに適用される
フォトセンサ部となる半導体層が１素子当たりに２個の
ダブルゲート型フォトセンサを示す概略構成図である。

【図８】１素子当たりにフォトセンサ部となる半導体層
が１個のダブルゲート型フォトセンサの入射有効領域
と、フォトセンサアレイにおける配置構造を示す図であ
る。

【図９】図８に示すダブルゲート型フォトセンサの受光
感度のバラツキを示す概念図である。

【図１０】１素子当たりにフォトセンサ部となる半導体
層が２個のダブルゲート型フォトセンサの入射有効領域
を示す概略図である。

【図１１】図１０に示すダブルゲート型フォトセンサに
おける光検知領域の広がりを示す概略図である。

【図１２】本実施形態に係るダブルゲート型フォトセン
サをマトリクス状に配置したフォトセンサアレイの平面
構成図である。

【図１３】本発明に係るフォトセンサアレイに適用され
る他のダブルゲート型フォトセンサを示す概略構成図で
ある。

【図１４】本実施形態に係るダブルゲート型フォトセン
サをマトリクス状に配置したフォトセンサアレイの平面
構成図である。

【図１５】本発明に係るフォトセンサアレイのさらに他
の実施形態を示す概略構成図である。

【図１６】本実施形態に係るフォトセンサアレイを適用
した２次元画像の読取装置の概略構成図である。

【符号の説明】

１０、１０Ａ、１０Ｂ、１０Ｃ ダブルゲート型フ
ォトセンサ １１ａ、１１ｂ、１１ｃ 半導体層 １２ａ、１２ｂ ソース電極 １３、１３ａ、１３ｂ ドレイン電極 １４ａ、１４ｂ ブロック絶縁膜 １５ トップゲート絶縁膜 １６ ボトムゲート絶縁膜 １７、１８ ｎ⁺シリコン層 １９ 絶縁性基板 ２０ 保護絶縁膜 ２１ トップゲート電極 ２２ ボトムゲート電極 １００Ａ、１００Ｂ、１００Ｃ フォトセンサアレイ １０１ トップゲートライン １０２ ボトムゲートライン

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AA10 AB01 BA05 CA11 CA34 CB06 CB14 DB09 DD12 FB09 FB13 GA03 GB15 5F049 MA11 MB02 MB05 NB05 RA02 SE05 SE11 SE14 UA20 5F110 AA01 BB10 DD02 EE03 EE04 EE07 EE30 EE37 GG02 GG15 GG28 GG29 HK03 HK04 HK09 HK21 HM19

Claims (8)

【特許請求の範囲】
1. 【請求項１】 励起光によりキャリアを生成する半導体
   層と、 前記半導体層の両端にそれぞれ設けられたソース、ドレ
   イン電極と、 第１ゲート絶縁膜を介し前記半導体層の下方に設けられ
   た第１ゲート電極と、 第２ゲート絶縁膜を介し前記半導体層の上方に設けられ
   た第２ゲート電極と、 を各々備え、所定方向に互いに離間して配置された複数
   の光電変換素子と、 各光電変換素子の前記第１ゲート電極を接続する第１ゲ
   ートラインと、 各光電変換素子の前記第２ゲート電極を接続する第２ゲ
   ートラインと、を有し、 前記第１ゲートライン及び前記第２ゲートラインの一方
   は、他方に対し少なくとも部分的に重ならない領域を有
   することを特徴とするフォトセンサアレイ。
2. 【請求項２】 前記各光電変換素子の前記半導体層は複
   数に分離され、前記複数の半導体層にはそれぞれ前記ソ
   ース、ドレイン電極が設けられ、前記ソース電極は互い
   に接続され、前記ドレイン電極は互いに接続されている
   ことを特徴とする請求項１記載のフォトセンサアレイ。
3. 【請求項３】 前記半導体層における前記入射有効領域
   のチャネル長方向の長さの総和に対する、前記入射有効
   領域のチャネル幅方向の長さの比が、１．０以上かつ１
   ０であることを特徴とする請求項１又は２に記載のフォ
   トセンサアレイ。
4. 【請求項４】 前記第２ゲートラインは、可視光に対し
   透過性を示すことを特徴とする請求項１乃至３のいずれ
   かに記載のフォトセンサアレイ。
5. 【請求項５】 前記ソース電極又はドレイン電極は、可
   視光に対し不透明であることを特徴とする請求項１乃至
   ４のいずれかに記載のフォトセンサアレイ。
6. 【請求項６】 前記複数の光電変換素子の各々の前記複
   数の半導体層は、半導体層のチャネル長方向に並んで配
   列されることを特徴とする請求項２記載のフォトセンサ
   アレイ。
7. 【請求項７】 前記複数の光電変換素子は、デルタ配列
   されていることを特徴とする請求項２乃至６のいずれか
   に記載のフォトセンサアレイ。
8. 【請求項８】 励起光によりキャリアを生成する半導体
   層と、該半導体層の各々の両端にそれぞれ設けられ、前
   記半導体層における前記励起光の入射有効領域を規定す
   るソース、ドレイン電極と、第１ゲート絶縁膜を介し前
   記半導体層の下方に設けられた第１ゲート電極と、第２
   ゲート絶縁膜を介し前記半導体層の上方に設けられた第
   ２ゲート電極と、を各々備えた複数の光電変換素子と、 前記光電変換素子の前記第１ゲート電極に接続された第
   １ゲートラインと、 前記光電変換素子の前記第２ゲート電極に接続された第
   ２ゲートラインと、 前記光電変換素子の前記ドレイン電極に接続されたドレ
   インラインと、 前記第１ゲートラインに接続された第１ゲートドライバ
   と、 前記第２ゲートラインに接続された第２ゲートドライバ
   と、 前記ドレインラインに接続され、前記光電変換素子への
   励起光の入射に応じて変位される電圧を読み取るスイッ
   チと、を有し、 前記第１ゲートライン及び前記第２ゲートラインの一方
   は、他方に対し少なくとも部分的に重ならない領域を有
   することを特徴とする２次元画像の読取装置。