JP2001274171A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001274171A JP2001274171A JP2000086851A JP2000086851A JP2001274171A JP 2001274171 A JP2001274171 A JP 2001274171A JP 2000086851 A JP2000086851 A JP 2000086851A JP 2000086851 A JP2000086851 A JP 2000086851A JP 2001274171 A JP2001274171 A JP 2001274171A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- active region
- section
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 入出力インダクタンスの低減によって高周波
特性を向上させ、小型化できる半導体装置を提供するこ
と。 【解決手段】 コレクタ層１５、ベース層１６およびエ
ミッタ層１７が形成された能動領域の第１区分１３、お
よび、この第１区分１３と電気的に絶縁されている少な
くとも１つの非能動領域の第２区分１４を有する半導体
基板１１と、コレクタ層１５、ベース層１６およびエミ
ッタ層１７にそれぞれ独立して設けられたコレクタ電極
Ｃ、ベース電極Ｂおよびエミッタ電極Ｅとを具備し、ベ
ース電極Ｂが半導体基板１１の第２区分１４と電気的に
接続されている。
特性を向上させ、小型化できる半導体装置を提供するこ
と。 【解決手段】 コレクタ層１５、ベース層１６およびエ
ミッタ層１７が形成された能動領域の第１区分１３、お
よび、この第１区分１３と電気的に絶縁されている少な
くとも１つの非能動領域の第２区分１４を有する半導体
基板１１と、コレクタ層１５、ベース層１６およびエミ
ッタ層１７にそれぞれ独立して設けられたコレクタ電極
Ｃ、ベース電極Ｂおよびエミッタ電極Ｅとを具備し、ベ
ース電極Ｂが半導体基板１１の第２区分１４と電気的に
接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、内部整合型のマイ
クロ波用増幅器などに使用される半導体装置に関する。
クロ波用増幅器などに使用される半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置について、マイクロ波
用増幅器などに使用されるシリコントランジスタを例に
とり図７を参照して説明する。図７（ａ）は断面図で、
シリコン基板７１に、コレクタ領域７２、べ一ス領域７
３およびエミッタ領域７４がそれぞれ形成されている。
コレクタ領域７２、べ一ス領域７３およびエミッタ領域
７４には、それぞれ外部接続用のコレクタ電極Ｃ、べ一
ス電極Ｂおよびエミッタ電極Ｅが独立して設けられてい
る。また、シリコン基板７１上には、コレクタ領域７
２、べ一ス領域７３およびエミッタ領域７４の境界部分
などに絶縁膜７５が形成されている。
用増幅器などに使用されるシリコントランジスタを例に
とり図７を参照して説明する。図７（ａ）は断面図で、
シリコン基板７１に、コレクタ領域７２、べ一ス領域７
３およびエミッタ領域７４がそれぞれ形成されている。
コレクタ領域７２、べ一ス領域７３およびエミッタ領域
７４には、それぞれ外部接続用のコレクタ電極Ｃ、べ一
ス電極Ｂおよびエミッタ電極Ｅが独立して設けられてい
る。また、シリコン基板７１上には、コレクタ領域７
２、べ一ス領域７３およびエミッタ領域７４の境界部分
などに絶縁膜７５が形成されている。
【０００３】図７（ｂ）は、図７（ａ）をその上方から
見た上面図で、図７（ａ）に対応する部分には同じ符号
を付し、重複する説明を一部省略する。べ一ス電極Ｂお
よびエミッタ電極Ｅは一部がくしの歯の状に構成され、
べ一ス電極Ｂおよびエミッタ電極Ｅはそれぞれのくしの
歯状部分が交互する構造になっている。
見た上面図で、図７（ａ）に対応する部分には同じ符号
を付し、重複する説明を一部省略する。べ一ス電極Ｂお
よびエミッタ電極Ｅは一部がくしの歯の状に構成され、
べ一ス電極Ｂおよびエミッタ電極Ｅはそれぞれのくしの
歯状部分が交互する構造になっている。
【０００４】次に、上記した構造の半導体装置をパッケ
ージの基板プレート上に配置してマイクロ波用増幅器を
構成した例について図８を参照して説明する。図８
（ａ）は上面図で、パッケージ８１は、基板プレート８
２や側壁部８３などから構成されている。図の左端に入
力端子ＩＮが設けられ、図の右端に出力端子ＯＵＴが設
けられている。基板プレート８２上には、右下がりの斜
線で示したグランドパターン８４や左下がりの斜線で示
したランドパターン８５が設けられ、基板プレート８２
中央のランドパターン８５上に、図７で説明した構造の
半導体装置８６が半田などのろう材によって固着実装さ
れている。半導体装置８６と入力端子ＩＮ側の側壁部８
３間のグランドパターン８４上には、整合回路を構成す
る２つのコンデンサチップ８７、８８が配置されてい
る。トランジスタ素子８６と出力端子ＯＵＴ側の側壁部
８３間のグランドパターン８４上には、整合回路を構成
するコンデンサチップ８９が配置されている。入力端子
ＩＮとコンデンサチップ８７、コンデンサチップ８７と
コンデンサチップ８８、コンデンサチップ８８と半導体
装置８６、ランドパターン８５とコンデンサチップ８
９、ランドパターン８５と出力端子ＯＵＴ間は、それぞ
れボンディングワイヤ９０で接続されている。また、半
導体装置８６を構成しているトランジスタのたとえばべ
一ス電極Ｂは、４本の接地用ワイヤ９１によってグラン
ドパターン８４に接地されている。
ージの基板プレート上に配置してマイクロ波用増幅器を
構成した例について図８を参照して説明する。図８
（ａ）は上面図で、パッケージ８１は、基板プレート８
２や側壁部８３などから構成されている。図の左端に入
力端子ＩＮが設けられ、図の右端に出力端子ＯＵＴが設
けられている。基板プレート８２上には、右下がりの斜
線で示したグランドパターン８４や左下がりの斜線で示
したランドパターン８５が設けられ、基板プレート８２
中央のランドパターン８５上に、図７で説明した構造の
半導体装置８６が半田などのろう材によって固着実装さ
れている。半導体装置８６と入力端子ＩＮ側の側壁部８
３間のグランドパターン８４上には、整合回路を構成す
る２つのコンデンサチップ８７、８８が配置されてい
る。トランジスタ素子８６と出力端子ＯＵＴ側の側壁部
８３間のグランドパターン８４上には、整合回路を構成
するコンデンサチップ８９が配置されている。入力端子
ＩＮとコンデンサチップ８７、コンデンサチップ８７と
コンデンサチップ８８、コンデンサチップ８８と半導体
装置８６、ランドパターン８５とコンデンサチップ８
９、ランドパターン８５と出力端子ＯＵＴ間は、それぞ
れボンディングワイヤ９０で接続されている。また、半
導体装置８６を構成しているトランジスタのたとえばべ
一ス電極Ｂは、４本の接地用ワイヤ９１によってグラン
ドパターン８４に接地されている。
【０００５】図８（ｂ）は、図８（ａ）の断面構造を示
し、図８（ａ）に対応する部分に同じ符号を付し、重複
する説明を省略する。
し、図８（ａ）に対応する部分に同じ符号を付し、重複
する説明を省略する。
【０００６】次に、半導体装置をパッケージの基板プレ
ート上に配置してマイクロ波用増幅器を構成した他の例
について図９を参照して説明する。図９では、図８に対
応する部分には同じ符号を付し、重複する説明を一部省
略する。
ート上に配置してマイクロ波用増幅器を構成した他の例
について図９を参照して説明する。図９では、図８に対
応する部分には同じ符号を付し、重複する説明を一部省
略する。
【０００７】この例の場合、金属プレート８２の一部に
凹部８２ａが形成されている。そして、左下がりの斜線
で示した基板９２上のランドパターン８５上に、半田等
のろう材により半導体装置８６を取り付け、半導体装置
８６を取り付けた基板９２を、金属プレート８２の凹部
８２ａに配置している。
凹部８２ａが形成されている。そして、左下がりの斜線
で示した基板９２上のランドパターン８５上に、半田等
のろう材により半導体装置８６を取り付け、半導体装置
８６を取り付けた基板９２を、金属プレート８２の凹部
８２ａに配置している。
【０００８】
【発明が解決しようとする課題】図８および図９に示し
たように、従来の半導体装置を用いたマイクロ波用増幅
器は、インダクタンスを低減させるために、半導体装置
の接地用電極たとえばトランジスタのベース電極を４本
の接地用ワイヤ９１でグランドパターン８４に接地して
いる。この場合、半導体装置の入力電極であるエミッタ
電極に接続される入力用ボンディングワイヤ、および、
出力電極であるコレクタ電極に接続される出力用ボンデ
ィングワイヤは、グランドパターン８４を越えて、コン
デンサチップ８８やコンデンサチップ８９にボンディン
グされる。そのため、入力用および出力用のボンディン
グワイヤが長くなり、入出力インダクタンスが増加し、
高周波特性が劣化する。また、ランドパターン８５上に
実装される半導体装置の位置がずれると、入力用および
出力用のボンディングワイヤの長さやループ形状が変わ
り、特性にバラツキを発生する。
たように、従来の半導体装置を用いたマイクロ波用増幅
器は、インダクタンスを低減させるために、半導体装置
の接地用電極たとえばトランジスタのベース電極を４本
の接地用ワイヤ９１でグランドパターン８４に接地して
いる。この場合、半導体装置の入力電極であるエミッタ
電極に接続される入力用ボンディングワイヤ、および、
出力電極であるコレクタ電極に接続される出力用ボンデ
ィングワイヤは、グランドパターン８４を越えて、コン
デンサチップ８８やコンデンサチップ８９にボンディン
グされる。そのため、入力用および出力用のボンディン
グワイヤが長くなり、入出力インダクタンスが増加し、
高周波特性が劣化する。また、ランドパターン８５上に
実装される半導体装置の位置がずれると、入力用および
出力用のボンディングワイヤの長さやループ形状が変わ
り、特性にバラツキを発生する。
【０００９】本発明は、上記した欠点を解決するもの
で、入出力インダクタンスの低減によって高周波特性を
向上させ、小型化できる半導体装置を提供することを目
的とする。
で、入出力インダクタンスの低減によって高周波特性を
向上させ、小型化できる半導体装置を提供することを目
的とする。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
接合面を形成する複数の電極層が設けられた能動領域お
よびこの能動領域と電気的に絶縁された接合面のない少
なくとも１つの非能動領域が設けられた半導体基板と、
前記複数の電極層ごとにそれぞれ独立して設けられ、そ
の少なくとも１つが前記半導体基板の前記非能動領域と
電気的に接続されている複数の外部接続用電極とを具備
している。
接合面を形成する複数の電極層が設けられた能動領域お
よびこの能動領域と電気的に絶縁された接合面のない少
なくとも１つの非能動領域が設けられた半導体基板と、
前記複数の電極層ごとにそれぞれ独立して設けられ、そ
の少なくとも１つが前記半導体基板の前記非能動領域と
電気的に接続されている複数の外部接続用電極とを具備
している。
【００１１】
【発明の実施の形態】本発明の実施形態について、マイ
クロ波用増幅器などに使用されるシリコントランジスタ
を例にとり図１を参照して説明する。図１（ａ）は断面
図で、シリコン基板１１は、たとえば空気層のスリット
１２によって電気的に絶縁された第１区分１３と第２区
分１４とに区分されている。第１区分１３は、不純物の
注入よって相違する伝導型たとえばＰ型およびＮ型の接
合部が設けられた能動領域になっている。能動領域の第
１区分１３には、たとえばトランジスタを構成するコレ
クタ層１５およびべ一ス層１６、エミッタ層１７が形成
され、これらの各層は接合部を形成している。
クロ波用増幅器などに使用されるシリコントランジスタ
を例にとり図１を参照して説明する。図１（ａ）は断面
図で、シリコン基板１１は、たとえば空気層のスリット
１２によって電気的に絶縁された第１区分１３と第２区
分１４とに区分されている。第１区分１３は、不純物の
注入よって相違する伝導型たとえばＰ型およびＮ型の接
合部が設けられた能動領域になっている。能動領域の第
１区分１３には、たとえばトランジスタを構成するコレ
クタ層１５およびべ一ス層１６、エミッタ層１７が形成
され、これらの各層は接合部を形成している。
【００１２】コレクタ層１５、べ一ス層１６およびエミ
ッタ層１７には、外部接続用のコレクタ電極Ｃ、べ一ス
電極Ｂおよびエミッタ電極Ｅがそれぞれ独立して設けら
れている。また、コレクタ層１５、べ一ス層１６および
エミッタ層１７の基板１１上の境界部分などに絶縁膜１
８が形成されている。
ッタ層１７には、外部接続用のコレクタ電極Ｃ、べ一ス
電極Ｂおよびエミッタ電極Ｅがそれぞれ独立して設けら
れている。また、コレクタ層１５、べ一ス層１６および
エミッタ層１７の基板１１上の境界部分などに絶縁膜１
８が形成されている。
【００１３】第２区分１４は、相違する伝導型が接合す
る接合部がなく、基板１１上に形成された絶縁膜１８に
よって第１区分１３と連結され、同時に、その上面が基
板１１上に設けられたべ一ス電極Ｂと電気的に接続され
ている。第２区分１４の基板１１裏面には接続用電極１
９が形成されている。
る接合部がなく、基板１１上に形成された絶縁膜１８に
よって第１区分１３と連結され、同時に、その上面が基
板１１上に設けられたべ一ス電極Ｂと電気的に接続され
ている。第２区分１４の基板１１裏面には接続用電極１
９が形成されている。
【００１４】図１（ｂ）は、図１（ａ）をその上方から
見た正面図で、図１（ａ）に対応する部分には同じ符号
を付し、重複する説明を一部省略する。べ一ス電極Ｂお
よびエミッタ電極Ｅは一部がくしの歯状に構成され、べ
一ス電極Ｂおよびエミッタ電極Ｅはそれぞれのくしの歯
状部分が互いに交互する構造になっている。また、第１
区分１３と第２区分１４とを区分するスリット１２の位
置が点線で表示されている。
見た正面図で、図１（ａ）に対応する部分には同じ符号
を付し、重複する説明を一部省略する。べ一ス電極Ｂお
よびエミッタ電極Ｅは一部がくしの歯状に構成され、べ
一ス電極Ｂおよびエミッタ電極Ｅはそれぞれのくしの歯
状部分が互いに交互する構造になっている。また、第１
区分１３と第２区分１４とを区分するスリット１２の位
置が点線で表示されている。
【００１５】次に、上記した構造の半導体装置をパッケ
ージの基板プレート上に配置してマイクロ波用増幅器を
構成した例について図２を参照して説明する。図２で
は、図１に対応する部分には同じ符号を付し、重複する
説明を一部省略する。図２（ａ）は上面図で、パッケー
ジ２１は、基板プレート２２や矩形状に設けられた側壁
部２３などから構成されている。図の左端に入力端子Ｉ
Ｎが設けられ、図の右端に出力端子ＯＵＴが設けられて
いる。基板プレート２２上には、右下がりの斜線で示し
たグランドパターン２４や左下がりの斜線で示したラン
ドパターン２５が設けられている。グランドパターン２
４とランドパターン２５間には矩形状の隙間Ｇがあり、
隙間Ｇの部分は基板プレート２２が露出している。
ージの基板プレート上に配置してマイクロ波用増幅器を
構成した例について図２を参照して説明する。図２で
は、図１に対応する部分には同じ符号を付し、重複する
説明を一部省略する。図２（ａ）は上面図で、パッケー
ジ２１は、基板プレート２２や矩形状に設けられた側壁
部２３などから構成されている。図の左端に入力端子Ｉ
Ｎが設けられ、図の右端に出力端子ＯＵＴが設けられて
いる。基板プレート２２上には、右下がりの斜線で示し
たグランドパターン２４や左下がりの斜線で示したラン
ドパターン２５が設けられている。グランドパターン２
４とランドパターン２５間には矩形状の隙間Ｇがあり、
隙間Ｇの部分は基板プレート２２が露出している。
【００１６】基板プレート２２上に位置するランドパタ
ーン２５上には、半田などのろう材によって図１で説明
した構造の半導体装置２６が固着実装されている。この
場合、半導体装置２６を構成する第１区分１３の裏面た
とえばトランジスタのコレクタ電極Ｃがランドパターン
２５上に固着され、第２区分１４の下面たとえば接続用
電極１９がグランドパターン２４上に固着されて接地さ
れ、スリット１２は隙間Ｇを跨いでいる。
ーン２５上には、半田などのろう材によって図１で説明
した構造の半導体装置２６が固着実装されている。この
場合、半導体装置２６を構成する第１区分１３の裏面た
とえばトランジスタのコレクタ電極Ｃがランドパターン
２５上に固着され、第２区分１４の下面たとえば接続用
電極１９がグランドパターン２４上に固着されて接地さ
れ、スリット１２は隙間Ｇを跨いでいる。
【００１７】半導体装置２６と入力端子ＩＮ側の側壁部
２３間のグランドパターン２４上には、整合回路を構成
する２つのコンデンサチップ２７、２８が直接配置され
ている。半導体装置２６と出力端子ＯＵＴ側の側壁部２
３間のグランドパターン２４上には、整合回路を構成す
るコンデンサチップ２９が直接配置されている。入力端
子ＩＮとコンデンサチップ２７、コンデンサチップ２７
とコンデンサチップ２８、コンデンサチップ２８と半導
体装置２６、ランドパターン２５とコンデンサチップ２
９、ランドパターン２５と出力端子ＯＵＴ間は、それぞ
れボンディングワイヤ３０で接続されている。
２３間のグランドパターン２４上には、整合回路を構成
する２つのコンデンサチップ２７、２８が直接配置され
ている。半導体装置２６と出力端子ＯＵＴ側の側壁部２
３間のグランドパターン２４上には、整合回路を構成す
るコンデンサチップ２９が直接配置されている。入力端
子ＩＮとコンデンサチップ２７、コンデンサチップ２７
とコンデンサチップ２８、コンデンサチップ２８と半導
体装置２６、ランドパターン２５とコンデンサチップ２
９、ランドパターン２５と出力端子ＯＵＴ間は、それぞ
れボンディングワイヤ３０で接続されている。
【００１８】この場合、ボンディングワイヤ３０は、コ
ンデンサチップ２７、２８、２９それぞれの上面に設け
られた電極部に接続される。また、たとえば半導体装置
２６のエミッタ電極Ｅとコンデンサチップ２８がボンデ
ィングワイヤ３０で接続され、コレクタ電極Ｃが固着さ
れたランドパターン２５がボンディングワイヤ３０によ
ってコンデンサチップ２９や出力端子ＯＵＴに接続され
る。
ンデンサチップ２７、２８、２９それぞれの上面に設け
られた電極部に接続される。また、たとえば半導体装置
２６のエミッタ電極Ｅとコンデンサチップ２８がボンデ
ィングワイヤ３０で接続され、コレクタ電極Ｃが固着さ
れたランドパターン２５がボンディングワイヤ３０によ
ってコンデンサチップ２９や出力端子ＯＵＴに接続され
る。
【００１９】図２（ｂ）は、図２（ａ）の断面構造を示
し、図２（ａ）に対応する部分には同じ符号を付し、重
複する説明を省略する。
し、図２（ａ）に対応する部分には同じ符号を付し、重
複する説明を省略する。
【００２０】次に、半導体装置をパッケージの基板上に
配置してマイクロ波用増幅器を構成した他の例について
図３を参照して説明する。図３では、図２に対応する部
分には同じ符号を付し、重複する説明を一部省略する。
配置してマイクロ波用増幅器を構成した他の例について
図３を参照して説明する。図３では、図２に対応する部
分には同じ符号を付し、重複する説明を一部省略する。
【００２１】この例の場合、金属プレート２２の一部に
凹部２２ａが形成されている。そして、基板３１上に形
成された左下がりの斜線のランドパターン３２に、半田
等のろう材を用いて半導体装置２６を取り付け、半導体
装置２６を取り付けた基板３１を凹部２２ａに配置して
いる。この場合、基板３１上のランドパターン３２が、
ボンディングワイヤ３０によってコンデンサチップ２９
や出力端子ＯＵＴに接続される。
凹部２２ａが形成されている。そして、基板３１上に形
成された左下がりの斜線のランドパターン３２に、半田
等のろう材を用いて半導体装置２６を取り付け、半導体
装置２６を取り付けた基板３１を凹部２２ａに配置して
いる。この場合、基板３１上のランドパターン３２が、
ボンディングワイヤ３０によってコンデンサチップ２９
や出力端子ＯＵＴに接続される。
【００２２】次に、本発明の他の実施形態について図４
を参照して説明する。図４では、図１に対応する部分に
は同じ符号を付し、重複する説明を一部省略する。
を参照して説明する。図４では、図１に対応する部分に
は同じ符号を付し、重複する説明を一部省略する。
【００２３】この実施形態の場合、図１において第１区
分と第２区分とを分離していたスリットの部分に絶縁体
４１が形成されている。この構成によれば空気層のスリ
ットがなくなり、第１区分と第２区分が機械的に一体化
するため、機械的強度が向上する。
分と第２区分とを分離していたスリットの部分に絶縁体
４１が形成されている。この構成によれば空気層のスリ
ットがなくなり、第１区分と第２区分が機械的に一体化
するため、機械的強度が向上する。
【００２４】次に、本発明の他の実施形態について図５
を参照して説明する。図５では、図１に対応する部分に
は同じ符号を付し、重複する説明を一部省略する。
を参照して説明する。図５では、図１に対応する部分に
は同じ符号を付し、重複する説明を一部省略する。
【００２５】この実施形態の場合、基板の１１の第１区
分の右側に、スリット５１を挟んでもう１つの非能動領
域である第２区分５２が設けられている。もう１つの第
２区分５２は、基板１１上の絶縁膜１８によって第１区
分１３と連結され、同時に、基板１１上に設けられたエ
ミッタ電極Ｅと電気的に接続されている。また、第２区
分５２の基板１１裏面には接続用電極５３が形成されて
いる。
分の右側に、スリット５１を挟んでもう１つの非能動領
域である第２区分５２が設けられている。もう１つの第
２区分５２は、基板１１上の絶縁膜１８によって第１区
分１３と連結され、同時に、基板１１上に設けられたエ
ミッタ電極Ｅと電気的に接続されている。また、第２区
分５２の基板１１裏面には接続用電極５３が形成されて
いる。
【００２６】この構成の場合、コレクタ層１５およびべ
一ス層１６、エミッタ層１７の伝導型は、それぞれＮ
型、Ｐ型、Ｎ型に形成されている。また、第１区分１４
および第２区分５２の伝導型はＮ型に形成されている。
一ス層１６、エミッタ層１７の伝導型は、それぞれＮ
型、Ｐ型、Ｎ型に形成されている。また、第１区分１４
および第２区分５２の伝導型はＮ型に形成されている。
【００２７】図５（ｂ）は、図５（ａ）をその上方から
見た正面図で、図５（ａ）に対応する部分には同じ符号
を付し、重複する説明を一部省略する。べ一ス電極Ｂお
よびエミッタ電極Ｅは一部がくしの歯状に構成され、べ
一ス電極Ｂおよびエミッタ電極Ｅのくしの歯状部分が互
いに交互する構造になっている。また、第１区分１３と
第２区分１４、５２とを区分するスリット１２、５１の
位置が点線で表示されている。
見た正面図で、図５（ａ）に対応する部分には同じ符号
を付し、重複する説明を一部省略する。べ一ス電極Ｂお
よびエミッタ電極Ｅは一部がくしの歯状に構成され、べ
一ス電極Ｂおよびエミッタ電極Ｅのくしの歯状部分が互
いに交互する構造になっている。また、第１区分１３と
第２区分１４、５２とを区分するスリット１２、５１の
位置が点線で表示されている。
【００２８】次に、本発明の他の実施形態について図６
を参照して説明する。図６では、図５に対応する部分に
は同じ符号を付し、重複する説明を一部省略する。この
実施形態の場合、図５において第１区分と２つの第２区
分とをそれぞれ分離していたスリット１２、５１の部分
に絶縁体６１が形成されている。この構成によれば空気
層のスリットがなくなり、第１区分と２つの第２区分が
機械的に一体化し、機械的強度が向上する。
を参照して説明する。図６では、図５に対応する部分に
は同じ符号を付し、重複する説明を一部省略する。この
実施形態の場合、図５において第１区分と２つの第２区
分とをそれぞれ分離していたスリット１２、５１の部分
に絶縁体６１が形成されている。この構成によれば空気
層のスリットがなくなり、第１区分と２つの第２区分が
機械的に一体化し、機械的強度が向上する。
【００２９】上記の図５の実施形態では、第１区分と２
つの第２区分が空気層のスリットで分離され、図６の実
施形態では、第１区分と２つの第２区分が絶縁体で分離
されている。しかし、第２区分が２つある場合、その一
方をスリットで分離し、他方を絶縁体で分離する構造に
することもできる。
つの第２区分が空気層のスリットで分離され、図６の実
施形態では、第１区分と２つの第２区分が絶縁体で分離
されている。しかし、第２区分が２つある場合、その一
方をスリットで分離し、他方を絶縁体で分離する構造に
することもできる。
【００３０】上記した構成によれは、半導体装置を構成
する電極の１つが接合面のない第２区分を介して外部接
続用の電極に接続されている。したがって、半導体装置
の電極と他の回路素子との接続距離が短くなり、入出力
インダクタンスが低減し高周波特性が改善する。また、
この部分ではボンディングワイヤが不要となり、ボンデ
ィング作業が容易になる。また、内部整合型のマイクロ
波用増幅器などに組み込んだ場合など、全体の構造が小
型化し、また、ボンディング工程が簡略化し、安価に構
成できる。
する電極の１つが接合面のない第２区分を介して外部接
続用の電極に接続されている。したがって、半導体装置
の電極と他の回路素子との接続距離が短くなり、入出力
インダクタンスが低減し高周波特性が改善する。また、
この部分ではボンディングワイヤが不要となり、ボンデ
ィング作業が容易になる。また、内部整合型のマイクロ
波用増幅器などに組み込んだ場合など、全体の構造が小
型化し、また、ボンディング工程が簡略化し、安価に構
成できる。
【００３１】
【発明の効果】本発明によれば、入出力インダクタンス
が低減して高周波特性が向上する半導体装置を実現でき
る。
が低減して高周波特性が向上する半導体装置を実現でき
る。
【図１】本発明の実施形態を説明する概略の構造図であ
る。
る。
【図２】本発明の半導体装置を用いてマイクロ波用増幅
器を構成した例を説明する概略の構造図である。
器を構成した例を説明する概略の構造図である。
【図３】本発明の半導体装置を用いて他のマイクロ波用
増幅器を構成した例を説明する概略の構造図である。
増幅器を構成した例を説明する概略の構造図である。
【図４】本発明の他の実施形態を説明する概略の構造図
である。
である。
【図５】本発明の他の実施形態を説明する概略の構造図
である。
である。
【図６】本発明の他の実施形態を説明する概略の構造図
である。
である。
【図７】従来例を説明する概略の構造図である。
【図８】従来例の半導体装置を用いてマイクロ波用増幅
器を構成した例を説明する概略の構造図である。
器を構成した例を説明する概略の構造図である。
【図９】従来例の半導体装置を用いて他のマイクロ波用
増幅器を構成した例を説明する概略の構造図である。
増幅器を構成した例を説明する概略の構造図である。
１１…基板 １２…スリット １３…基板の第１区分 １４…基板の第２区分 １５…コレクタ層 １６…ベース層 １７…エミッタ層 １８…絶縁膜 １９…接続用電極 Ｃ…コレクタ電極 Ｂ…ベース電極 Ｅ…エミッタ電極
Claims (5)
- 【請求項１】 接合面を形成する複数の電極層が設けら
れた能動領域およびこの能動領域と電気的に絶縁された
接合面のない少なくとも１つの非能動領域が設けられた
半導体基板と、前記複数の電極層ごとにそれぞれ独立し
て設けられ、その少なくとも１つが前記半導体基板の前
記非能動領域と電気的に接続されている複数の外部接続
用電極とを具備した半導体装置。 - 【請求項２】 能動領域と非能動領域との電気的な絶縁
が空気層によって行われている請求項１記載の半導体装
置。 - 【請求項３】 能動領域と非能動領域との電気的な絶縁
が絶縁材料によって行われている請求項１記載の半導体
装置。 - 【請求項４】 半導体基板上に、能動領域と非能動領域
とを機械的に連結する絶縁膜が設けられた請求項１記載
の半導体装置。 - 【請求項５】 能動領域に形成される複数の電極層がト
ランジスタ素子のエミッタ、ベース、コレクタである請
求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086851A JP2001274171A (ja) | 2000-03-27 | 2000-03-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000086851A JP2001274171A (ja) | 2000-03-27 | 2000-03-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274171A true JP2001274171A (ja) | 2001-10-05 |
Family
ID=18602953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000086851A Pending JP2001274171A (ja) | 2000-03-27 | 2000-03-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274171A (ja) |
-
2000
- 2000-03-27 JP JP2000086851A patent/JP2001274171A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371405A (en) | High-frequency high-power transistor | |
| US3958195A (en) | R.f. transistor package having an isolated common lead | |
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| JP3674780B2 (ja) | 高周波半導体装置 | |
| JP2001274171A (ja) | 半導体装置 | |
| JPS5839030A (ja) | 半導体装置 | |
| US6706967B2 (en) | Lead-less semiconductor device with improved electrode pattern structure | |
| JP3152145B2 (ja) | 半導体装置 | |
| JP2011187662A (ja) | 半導体パッケージ、基板、電子部品、及び半導体パッケージの実装方法 | |
| JP3307361B2 (ja) | 高周波バイポーラトランジスタ | |
| JPH06260857A (ja) | 半導体装置 | |
| JPH03175805A (ja) | 高周波半導体装置 | |
| JPH0719148Y2 (ja) | マイクロ波回路用パッケージ | |
| JPH05251820A (ja) | 半導体レーザアレイ装置 | |
| JPH0447974B2 (ja) | ||
| JPH06232180A (ja) | 半導体装置 | |
| JPH066150A (ja) | 高周波トランジスタ回路 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPS63160238A (ja) | 半導体装置 | |
| JPH0258852A (ja) | 半導体装置 | |
| JPH05299951A (ja) | 半導体装置 | |
| JPS6360923B2 (ja) | ||
| JPS61244065A (ja) | エミツタ接地型半導体装置 | |
| JP2002280482A (ja) | マイクロ波用半導体装置 | |
| JPH01286383A (ja) | 混成集積回路装置 |