JP2001267533A5 - - Google Patents

Download PDF

Info

Publication number
JP2001267533A5
JP2001267533A5 JP2000074654A JP2000074654A JP2001267533A5 JP 2001267533 A5 JP2001267533 A5 JP 2001267533A5 JP 2000074654 A JP2000074654 A JP 2000074654A JP 2000074654 A JP2000074654 A JP 2000074654A JP 2001267533 A5 JP2001267533 A5 JP 2001267533A5
Authority
JP
Japan
Prior art keywords
silicon nitride
gate
opening
oxide film
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000074654A
Other languages
English (en)
Other versions
JP2001267533A (ja
JP4047513B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2000074654A priority Critical patent/JP4047513B2/ja
Priority claimed from JP2000074654A external-priority patent/JP4047513B2/ja
Publication of JP2001267533A publication Critical patent/JP2001267533A/ja
Publication of JP2001267533A5 publication Critical patent/JP2001267533A5/ja
Application granted granted Critical
Publication of JP4047513B2 publication Critical patent/JP4047513B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

本発明の半導体集積回路の製造方法（２）は、本発明の第１の半導体集積回路を製造する際、シリコン基板の表面にゲート犠牲酸化膜を形成し、その上にシリコン窒化物を堆積し、前記シリコン窒化物をエッチングしてＤＲＡＭセルのトランスファゲート用のＭＯＳＦＥＴのゲート電極より細く開孔する工程と、次に、前記シリコン窒化物をマスクとして前記シリコン基板の表面に所定の不純物をイオン注入してチャネルドープ層を形成する工程と、次に、前記シリコン窒化物の開孔部を前記ＭＯＳＦＥＴの所望のゲート長となるまでエッチバックする工程と、次に、開孔部の底面部の前記ゲート犠牲酸化膜を除去した後、前記シリコン基板の表面にゲート酸化膜を形成する工程と、次に、前記シリコン窒化物の開孔部にゲート電極材料を埋め込み、ゲート電極を自己整合で形成する工程と、次に、前記ゲート電極の両側のシリコン窒化物を除去し、所定の不純物をイオン注入して前記ＭＯＳＦＥＴのソース・ドレイン領域を形成する工程とを具備することを特徴とする。

Claims (1)

  1. シリコン基板の表面にゲート犠牲酸化膜を形成し、その上にシリコン窒化物を堆積し、前記シリコン窒化物をエッチングしてＤＲＡＭセルのトランスファゲート用のＭＯＳＦＥＴのゲート電極より細く開孔する工程と、
    次に、前記シリコン窒化物をマスクとして前記シリコン基板の表面に所定の不純物をイオン注入してチャネルドープ層を形成する工程と、
    次に、前記シリコン窒化物の開孔部を前記ＭＯＳＦＥＴの所望のゲート長となるまでエッチバックする工程と、
    次に、開孔部の底面部の前記ゲート犠牲酸化膜を除去した後、前記シリコン基板の表面にゲート酸化膜を形成する工程と、
    次に、前記シリコン窒化物の開孔部にゲート電極材料を埋め込み、ゲート電極を自己整合で形成する工程と、
    次に、前記シリコン窒化物を除去し、所定の不純物をイオン注入して前記ＭＯＳＦＥＴのソース・ドレイン領域を形成する工程
    とを具備することを特徴とする半導体集積回路の製造方法。
JP2000074654A 2000-03-16 2000-03-16 半導体集積回路及びその製造方法 Expired - Fee Related JP4047513B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000074654A JP4047513B2 (ja) 2000-03-16 2000-03-16 半導体集積回路及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000074654A JP4047513B2 (ja) 2000-03-16 2000-03-16 半導体集積回路及びその製造方法

Publications (3)

Publication Number Publication Date
JP2001267533A JP2001267533A (ja) 2001-09-28
JP2001267533A5 true JP2001267533A5 (ja) 2005-04-28
JP4047513B2 JP4047513B2 (ja) 2008-02-13

Family

ID=18592663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000074654A Expired - Fee Related JP4047513B2 (ja) 2000-03-16 2000-03-16 半導体集積回路及びその製造方法

Country Status (1)

Country Link
JP (1) JP4047513B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368775B2 (en) * 2004-07-31 2008-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Single transistor DRAM cell with reduced current leakage and method of manufacture
JP5076570B2 (ja) 2007-03-16 2012-11-21 富士通セミコンダクター株式会社 半導体装置とその製造方法

Similar Documents

Publication Publication Date Title
JP2006013487A5 (ja)
US8492803B2 (en) Field effect device with reduced thickness gate
JP2002526920A (ja) 電界効果型トランジスタを持つ半導体装置を製造する方法
JP2000269485A (ja) 半導体素子およびその製造方法
WO2012055143A1 (zh) 晶体管及其制造方法
US6437377B1 (en) Low dielectric constant sidewall spacer using notch gate process
US5677217A (en) Method for fabricating a mosfet device, with local channel doping and a titanium silicide gate
TWI226667B (en) Transistor fabrication method
EP1280191A3 (en) A method to form elevated source/drain regions using polysilicon spacers
US5915181A (en) Method for forming a deep submicron MOSFET device using a silicidation process
JP2001267533A5 (ja)
JP2002198523A5 (ja) 半導体集積回路装置の製造方法
JP3813577B2 (ja) 半導体素子のショートチャンネルトランジスタの製造方法
JP5553256B2 (ja) ３次元構造のｍｏｓｆｅｔ及びその製造方法
KR100319610B1 (ko) 반도체 소자의 트랜지스터 및 그 제조방법
KR101180976B1 (ko) 축소된 게이트 공핍을 갖는 도핑된 게이트 전극을 구비한전계 효과 트랜지스터와 이 트랜지스터의 형성방법
JP2003229577A5 (ja)
KR100525912B1 (ko) 반도체 소자의 제조 방법
KR100307541B1 (ko) 모스 트랜지스터 제조방법
JP3123995B2 (ja) 半導体装置およびその製造方法
KR100344837B1 (ko) 반도체 소자 및 그의 제조방법
KR100546846B1 (ko) 반도체 소자의 게이트 전극형성방법
KR0156787B1 (ko) 반도체 소자 제조방법
KR100202185B1 (ko) 반도체 소자 및 그 제조방법
TW466698B (en) Silicide process to prevent the junction leakage current