JP2001267378A - 集積ワイヤー・トレースでワイヤー・ボンディングを行うエッチング三重金属 - Google Patents

集積ワイヤー・トレースでワイヤー・ボンディングを行うエッチング三重金属

Info

Publication number
JP2001267378A
JP2001267378A JP2001018382A JP2001018382A JP2001267378A JP 2001267378 A JP2001267378 A JP 2001267378A JP 2001018382 A JP2001018382 A JP 2001018382A JP 2001018382 A JP2001018382 A JP 2001018382A JP 2001267378 A JP2001267378 A JP 2001267378A
Authority
JP
Japan
Prior art keywords
layer
wire
etched
triple metal
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001018382A
Other languages
English (en)
Inventor
Lakhi Nandlal Goenka
ナンドラル ゲーンカ ラーキ
Mohan R Paruchuri
アール．パルチュリ モーハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Visteon Global Technologies Inc
Original Assignee
Visteon Global Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Visteon Global Technologies Inc filed Critical Visteon Global Technologies Inc
Publication of JP2001267378A publication Critical patent/JP2001267378A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【課題】 内部入出力（I/O）デバイスへの電気接続を
行うのに用いられ得る集積ワイヤー・トレースを提供す
る。 【解決手段】 プリント回路基板へ固定される回路部品
が、プリント回路から部品への回路を完成させるため
に、微細ワイヤーを用いるのが一般的である。部品は、
ワイヤーを受容するために一つ以上のパッドをその上に
持つ場合がある。デバイス及びデバイスを製作する方法
が、一つ以上のワイヤー・トレースがプリント回路から
エッチングされた、PCB 30上に形成されたプリント回路
を持つ。エッチング剤は、エッチング三重金属の下層4
2、そして場合により中間層44、の一部を、積層材及び
接着剤42と共に、除去する。余分なワイヤーは、必要と
されない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、概略的には、エッ
チング三重金属（Etched Tri-Metal略してETM）電子回
路組立体に関し、より具体的には、基板に取付けられる
構成部品に結合する、回路基板上のワイヤー・トレース
に関する。
【０００２】
【従来の技術】電子製品の製造の分野において、プリン
ト回路基板（printed circuit board略してPCB）を製作
する種々のアディティブ法（additive process）及びサ
ブトラクティブ法（subtractive process）が知られて
いる。これらの中には、1974年4月2日に発行された米国
特許3,801,388号で開示された方法があり、それは、サ
ブトラクティブ法である。1983年9月13日に発行された
米国特許4,404,059号で開示された方法は、アディティ
ブ法である。1998年4月14日に発行された米国特許5,78
3,797号に開示された方法もまた、サブトラクティブ法
である。これら３つの特許は全て、ここに参照により組
込まれている。これらの特許は、エアブリッジを持つ多
層PCBを構成するための、種々のアディティブ・プレー
ティング法、サブトラクティブ・プレーティング法そし
て化学エッチング法を、記載している。
【０００３】現在、PCBの製造で用いられる、三重金属
材料は、中間層としてのアルミニウムと上層及び下層と
しての銅によりサンドイッチ状となっている。各層は、
亜鉛結合層で互いに結合されるのが一般的である。
【０００４】
【発明が解決しようとする課題】これらの特許に開示さ
れるエアブリッジ構造は、回路トレースの配索及びレイ
アウトに関する限り、設計自由度及びプリント回路基板
の省スペースの面で有用である。しかしながら、これら
の特許は、ワイヤー・ボンディング法で相互接続部を作
るためにワイヤー構造を用いるということについては、
述べていない。加えて、これらの特許は、複合銅−アル
ミニウム・ワイヤーを製作することについて、述べてい
ない。
【０００５】本発明の主要な目的は、内部入出力（I/
O）デバイスへの電気接続を行うのに用いられ得る集積
ワイヤー・トレースを提供することである。
【０００６】別の目的は、電気デバイスをPCBの回路へ
配線する際に、PCB上での外部ワイヤーの使用を回避す
ることである。
【０００７】更に別の目的は、PCBの回路上の結合パッ
ドを無くすことである。
【０００８】更にまだ別の目的は、PCB上で銅ワイヤー
・トレース又は複合銅−アルミニウム・ワイヤー・トレ
ースのいずれかを使用することである。
【０００９】
【課題を解決するための手段】これらのものなどの課題
は、集積回路デバイスを基板にワイヤー・ボンディング
するために、集積ワイヤー・トレースを持つ、エッチン
グ三重金属プリント回路基板において、解決される。上
記回路板は、エッチング三重金属材料を支持するための
基板層を持つ。エッチング三重金属層が、上層、中間層
そして下層を持ち、該下層は、上記基板へ結合される。
回路パターンが、上記三重金属層の一つ以上の層にエッ
チングされ、上記パターンは、上記三重金属層にポケッ
トを形成するために、少なくとも上記中間層の表面を露
出する様に適応された少なくとも一つの領域を持つ。上
記ポケットの深さは、上記基板まで達する場合もある。
【００１０】回路デバイスが、上記一つの領域に配置さ
れ、三重金属の層の一つ又は基板である露出面に固定さ
れる。上記三重金属の少なくとも一つを持つ少なくとも
一つのワイヤー・トレースが、上記ポケットに隣接する
表面から延びる上記上層と一体であり、上記ワイヤー・
トレースの自由端は、上記デバイスの一部を越えて延
び、上記デバイスに結合される。
【００１１】加えて、集積回路デバイスを基板にワイヤ
ー・ボンディングするために、集積ワイヤー・トレース
を持つエッチング三重金属プリント回路基板を形成する
方法で、課題が解決される。この方法は、基板層を配置
する工程で、開始する。上層、中間層及び下層を持つエ
ッチング三重金属層が、上記基板層上に配置される。上
記エッチング三重金属の下層が、上記基板層に結合され
る。
【００１２】次に、回路パターンが、上記三重金属層の
一つ以上の層にエッチングされる。上記パターンは、上
記三重金属層にポケットを形成するために、少なくとも
上記中間層の表面を露出する様にされた少なくとも一つ
の区域を持つ。回路デバイスが、上記一つの領域に配置
され、上記回路デバイスが、上記露出面に結合される。
【００１３】それを形成する上記上層と一体の上記三重
金属の少なくとも一つを持つ、少なくとも一つのワイヤ
ー・トレースが形成される。上記ワイヤー・トレース
は、上記ポケットに隣接する面から延び、上記ワイヤー
・トレースの自由端は、上記デバイスの一部を越えて延
びる。それから、ワイヤー・トレースはデバイスに結合
される。
【００１４】これらのものなどの利点は、以下の詳細な
説明及び図面においても、見られるはずである。
【００１５】
【発明の実施の形態】図面を参照すると、図１におい
て、デバイス10をプリント回路基板PCBへ電気的に接続
する従来技術の方法が、示されている。基板12へ取付け
られ固定されているのは、エッチング三重金属パターン
となり得る三重金属材料14に形成された、回路レイアウ
トである。図面の中程において、三重金属材料14は、デ
バイス10が基板12の表面に直接取付けられるのを可能と
するために、除去又はエッチング除去される（図１の部
分16）。一般的に、薄いワイヤー又はウィスカー18が、
回路レイアウト14上の取付パッド20からデバイス10上の
取付パッド22へ、ロウ付けされる。回路の電気特性がそ
の様な場合には、ワイヤー又はウィスカーは、この観点
からはるかに厚いものとなる場合がある。
【００１６】その様なワイヤー・ボンディングは、微細
なアルミニウム・ワイヤー18、そしてそのワイヤーが結
合される適切な結合パッド20, 22の使用を必要とする。
これは、材料、労力そして処理工程の全てにおけるコス
ト増となる。
【００１７】図２乃至６は、本発明により、集積回路デ
バイス36を基板にワイヤー・ボンディングするワイヤー
・トレース32, 34と一体の、エッチング三重金属プリン
ト回路基板30を示している。基板層38は、接着剤42を用
いてそこに取付けられるエッチング三重金属層40を持つ
PCB 30のコアを形成する。エッチング三重金属層40の材
料は、上層44、中間層46及び下層48を持ち、下層48は、
接着剤42により、基板層38へ結合される。一般的に、上
層44及び下層48は銅であり、中間層46はアルミニウムで
ある。
【００１８】回路パターンが、三重金属層40の一つ以上
の層44, 46, 48にエッチング加工される。このパターン
は、その平面図が示されてはいないが、米国特許4,404,
059号に開示されたアディティブ法又は米国特許3,801,3
88又は5,738,797号に開示されたサブトラクティブ法を
用いて、形成されるのが一般的である。これらの特許は
全て、従来技術の説明の中で特定され、ここに参照によ
り組込まれている。このパターンは一般的に、三重金属
層40内にポケット50を形成するために、少なくとも中間
層の表面を露出する様にされた少なくとも一つの領域を
持つ。図面において、ポケット50は、下層48の上面ま
で、下方に延びている。
【００１９】そして回路デバイスつまり集積回路部材36
が、一つの領域又はポケット50に配置される。デバイス
36は、図１に示される様に基板12の上面、図２に示され
る様に下層48へ、又は図５に示される様にエッチング三
重金属材料40の上層44へ、固定される。デバイス36は、
一般的には接着剤42を用いて、表面に固定される。図２
においては、デバイス36と、エッチング三重金属材料40
の下層48との間に、アンダーフィル材料52が配置され
る。
【００２０】ポケット50に隣接する面から延びる上層44
と一体の三重金属層44, 46, 48のうち少なくとも一つを
持つ、少なくとも一つのワイヤー・トレース34が、生成
される。ワイヤー・トレース34を生成する方法の一つ
は、三重金属材料40の上層44上のパッドへ取付けられる
ワイヤーの形を作ることによる。そして、前述の特許に
おける処理、より具体的にはサブトラクティブ法の実行
により、下層48の銅がエッチングで取除かれる。三重金
属材料40は、基板38へ、所望のワイヤー・トレースの下
側に切欠きを持つ接着剤の膜を用いて、積層される。次
に、アルミニウムつまり中間の層46が、三重金属材料40
の上側からエッチングされ、上層44上にアルミニウム中
間層46をある程度残して、厚めのワイヤー32を設ける
か、アルミニウム層47を全てエッチングで取除き、上層
44だけからなる薄いワイヤー34を設けるかの、いずれか
とされる。ワイヤー・トレース32, 34の自由端54は、図
２に示される様に、デバイス36の一部を越えて延び、デ
バイス上のパッドに結合される。
【００２１】代替実施形態においては、図５及び６に示
される様に、デバイス60が上層44に取付けられる。そし
てワイヤー・トレース34はそして、デバイス60の底62か
らデバイス60の上部66における結合パッド64まで延びる
様に、成形又は曲げられる。この実施形態において、デ
バイス60は通常、上層44から電気的に絶縁される。図６
は、図５のデバイス60の上部66に取付けられた複数のワ
イヤー・トレース34の平面図である。
【００２２】別の実施形態において、露出面は、下層48
の上部であり、デバイス36が、接着剤42を用いて、そこ
に取付けられる。これが更に、図２に示されている。
【００２３】本発明はまた、異なるPCB 68, 70上のエッ
チング三重金属層40を互いに接続する手法を提供する。
この実施形態において、ポケット50は、基板38の縁に隣
接している。一般的に、上層44と、中間層46の一部との
両方の複合体を持つものの様な、厚めのワイヤー・トレ
ース32が望ましい。ワイヤー・トレースはより長く、ポ
ケット50を越え、基板38の縁を越えて延びる。この実施
形態において、図３及び４に示される様に、エッチング
三重金属層40が基板38に固定される時に、エッチング三
重金属層40は基板から張出している。エッチングを用い
て、ワイヤー・トレース32, 34の所望の大きさに応じ
て、下層48又は、下層48と中間層46とがエッチングで取
除かれる。勿論、ワイヤー・トレース34の上面と、エッ
チング三重金属層40の上面は、同じものである。一つの
PCB 68から延ばされたワイヤー・トレースは、図４に示
される様に、隣接するPCB 70上のパッドに結合するのに
適している。それぞれの実施形態において、浸漬銀メッ
キが上層の外面になされ、そのメッキは、同じく銀で浸
漬メッキされた銅パッドへの銅トレースのワイヤー・ボ
ンディングを可能とする。結合を補助するのに加えて、
浸漬メッキ銀は、銅が酸化するのを防止する働きもす
る。
【００２４】集積ワイヤー・トレースで集積回路デバイ
スを基板へワイヤー・ボンディングする、エッチング三
重金属プリント回路基板を形成する方法は、最初に、基
板層を配置する工程、を持つ。上層、中間層及び下層を
持つ、三重金属層が、配置そして固定される。一般的
に、このエッチング三重金属層は、そこに配置された回
路パターンを持つ。下層は、基板層へ結合される。
【００２５】回路パターンは、三重金属層の一つ以上の
層にエッチングされ、そのパターンは、三重金属層にポ
ケットを形成するために、少なくとも中間層の表面を露
出する様にされた少なくとも一つの領域を持つ。前述の
様に、ポケットの深さは、基板まで延びても、中間層又
は下層のいずれかへ延びても良いが故に、設計者が選択
出来る。回路デバイスは、ポケットに配置され、ポケッ
トの下面に結合される。
【００２６】三重金属層の少なくとも一つを持つ少なく
とも一つのワイヤー・トレースが形成され、それは、ポ
ケットに隣接する表面から延びる上層と一体である。ワ
イヤー・トレースの自由端は、デバイスの一部を越えて
延びる。次の工程は、ワイヤー・トレースをデバイスに
結合することである。
【００２７】代替実施形態において、少なくとも一つの
ワイヤー・トレースを形成する工程は、三重金属層の中
間層と下層をエッチングで除去し上層のみを残す工程
を、有する。別の実施形態においては、少なくとも一つ
のワイヤー・トレースを形成する工程が、三重金属層の
下層をエッチングで除去し上層と中間層のみを残す工程
を、有する。
【００２８】まだ別の実施形態において、回路パターン
をエッチングする工程は、基板の縁に隣接するポケット
を形成する。少なくとも一つのワイヤー・トレースが、
片持ちばり状に、ポケットに隣接する表面から延び、ワ
イヤー・トレースの自由端は、基板の縁を越えて延びて
いる。
【００２９】
【発明の効果】本発明によれば、内部入出力（I/O）デ
バイスへの電気接続を行うのに用いられ得る集積ワイヤ
ー・トレースを提供することが出来る。また、電気デバ
イスをPCBの回路へ配線する際に、PCB上での外部ワイヤ
ーの使用を回避することが出来る。更に、PCBの回路上
の結合パッドを無くすことが出来る。更にまた、PCBの
回路上の結合パッドを無くすことが出来る。
【図面の簡単な説明】
【図１】PCB上のデバイスを結合する従来技術の側面図
である。
【図２】薄いワイヤー及び複合ワイヤーがデバイスに取
付けられている、プリント回路基板の側面図である。
【図３】三重金属から形成された片持ちばり状のワイヤ
ーの側面図である。
【図４】三重金属から片持ちばり状に延びた複合体の側
面図である。
【図５】ワイヤー・トレースがそこに結合される別のデ
バイス位置の側面図である。
【図６】図５による、複数のワイヤー・トレースの平面
図である。
【符号の説明】
30 プリント回路基板 32, 34 集積ワイヤー・トレース 36, 60 集積回路デバイス 38 基板層 40 三重金属層 44 上層 46 中間層 48 下層 50 ポケット（領域）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 モーハン アール．パルチュリ アメリカ合衆国 ミシガン州 48187，カ ントン ゲーンズボロ ドライブ 46036

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 集積ワイヤー・トレースで集積回路デバ
    イスを回路板にワイヤー・ボンディングする、エッチン
    グ三重金属プリント回路基板であって、 基板層、 上層、中間層及び下層を持ち、該下層が上記基板層に結
    合された、エッチング三重金属層、 上記三重金属層の一つ以上の層においてエッチングさ
    れ、上記三重金属層にポケットを形成するために、少な
    くとも上記中間層の表面を露出する様にされた少なくと
    も一つの領域を持つ、回路パターン、 上記一つの領域に配置され、上記露出面に固定される回
    路デバイス、及び上記ポケットに隣接する表面から延び
    る上記上層と一体の上記三重金属層の少なくとも一つを
    持ち、その自由端が上記デバイスの一部を越えて延び、
    上記デバイスに結合される、少なくとも一つのワイヤー
    ・トレース、 を有する、プリント回路基板。
  2. 【請求項２】 上記少なくとも一つのワイヤー・トレー
    スが、三重金属層の上層のみを有し、上記中間層及び下
    層がエッチングで除去されている、請求項１による、集
    積ワイヤー・トレースで集積回路を基板にワイヤー・ボ
    ンディングする、エッチング三重金属プリント回路基
    板。
JP2001018382A 2000-01-31 2001-01-26 集積ワイヤー・トレースでワイヤー・ボンディングを行うエッチング三重金属 Pending JP2001267378A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/495,242 US6395994B1 (en) 2000-01-31 2000-01-31 Etched tri-metal with integrated wire traces for wire bonding
US09/495242 2000-01-31

Publications (1)

Publication Number Publication Date
JP2001267378A true JP2001267378A (ja) 2001-09-28

Family

ID=23967854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001018382A Pending JP2001267378A (ja) 2000-01-31 2001-01-26 集積ワイヤー・トレースでワイヤー・ボンディングを行うエッチング三重金属

Country Status (3)

Country Link
US (1) US6395994B1 (ja)
EP (1) EP1122782A3 (ja)
JP (1) JP2001267378A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030063465A1 (en) * 2001-09-28 2003-04-03 Mcmillan Richard K. Etched metal light reflector for vehicle feature illumination
DE102007040871A1 (de) * 2007-08-29 2009-03-12 Osram Gesellschaft mit beschränkter Haftung Verbindungselement
JP5943065B2 (ja) * 2012-03-05 2016-06-29 株式会社村田製作所 接合方法、電子装置の製造方法、および電子部品

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1532026A (fr) * 1966-06-23 1968-07-05 Int Standard Electric Corp Procédé de fabrication d'un montage de circuit électrique
JPS5146904B2 (ja) 1971-09-30 1976-12-11
US4312117A (en) * 1977-09-01 1982-01-26 Raytheon Company Integrated test and assembly device
US4447857A (en) * 1981-12-09 1984-05-08 International Business Machines Corporation Substrate with multiple type connections
US4404059A (en) 1982-05-26 1983-09-13 Livshits Vladimir I Process for manufacturing panels to be used in microelectronic systems
US4786545A (en) * 1986-02-28 1988-11-22 Seiko Epson Corporation Circuit substrate and method for forming bumps on the circuit substrate
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
JPH0812801B2 (ja) * 1988-01-11 1996-02-07 株式会社日立製作所 ハイブリットｉｃ用基板とそれを用いたハイブリットｉｃ及びその装置
WO1991013533A1 (en) * 1990-03-01 1991-09-05 Motorola, Inc. Selectively releasing conductive runner and substrate assembly
US5198885A (en) * 1991-05-16 1993-03-30 Cts Corporation Ceramic base power package
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5656830A (en) * 1992-12-10 1997-08-12 International Business Machines Corp. Integrated circuit chip composite having a parylene coating
US5738797A (en) 1996-05-17 1998-04-14 Ford Global Technologies, Inc. Three-dimensional multi-layer circuit structure and method for forming the same
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
JPH11145188A (ja) * 1997-11-10 1999-05-28 Sony Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1122782A3 (en) 2004-01-02
US6395994B1 (en) 2002-05-28
EP1122782A2 (en) 2001-08-08

Similar Documents

Publication Publication Date Title
EP1601053A1 (en) Wired circuit board and connection structure of wired circuit board
US6896173B2 (en) Method of fabricating circuit substrate
JP2001267378A (ja) 集積ワイヤー・トレースでワイヤー・ボンディングを行うエッチング三重金属
JP2004221404A (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
JPS63114299A (ja) プリント配線板
JP2717200B2 (ja) 電子部品搭載用基板におけるオーバーレイめっきの形成方法
JPH10335759A (ja) フレキシブルプリント配線板
JPH1079568A (ja) プリント配線板の製造方法
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP5129041B2 (ja) 配線回路基板およびその製造方法
JP2004172422A (ja) 立体構造基板及びその製造方法
JPH01183192A (ja) フレキシブルプリント配線板およびその製造方法
JP3880921B2 (ja) 金属ベース配線基板及びその基板を使った高周波装置
JP2661158B2 (ja) リードパターンの形成方法
JP3503173B2 (ja) 複合基板とその製造方法
JP2003188486A (ja) 配線基板及び半導体装置並びにそれらの製造方法
US20050005436A1 (en) Method for preparing thin integrated circuits with multiple circuit layers
JPH03136396A (ja) 電子回路部品とその製造方法及び電子回路装置
JPH02110990A (ja) 混成集積回路
JPH01194500A (ja) 多層配線基板
JPH02174240A (ja) 半導体装置の製造方法
JPS603189A (ja) リ−ド線の接続方法
JPS6167234A (ja) 混成集積回路のリ−ド線の接続方法
JP2007220746A (ja) プリント配線板
JP2008060404A (ja) フレキシブル配線基板およびフレキシブル配線基板の作製方法