JP2001257161A - 半導体基板処理方法 - Google Patents

半導体基板処理方法

Info

Publication number
JP2001257161A
JP2001257161A JP2000065407A JP2000065407A JP2001257161A JP 2001257161 A JP2001257161 A JP 2001257161A JP 2000065407 A JP2000065407 A JP 2000065407A JP 2000065407 A JP2000065407 A JP 2000065407A JP 2001257161 A JP2001257161 A JP 2001257161A
Authority
JP
Japan
Prior art keywords
wafer
wafers
film forming
dummy
cassette
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000065407A
Other languages
English (en)
Inventor
Masanobu Higashida
将伸 東田
Hidemoto Hayashibara
秀元 林原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2000065407A priority Critical patent/JP2001257161A/ja
Publication of JP2001257161A publication Critical patent/JP2001257161A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 半導体基板を2枚ずつサイクリックに成膜処
理する場合に、プロダクトウェーハには膜厚差を生じさ
せない半導体基板処理方法を提供する。 【解決手段】 この発明の半導体基板処理方法は、2枚
処理半導体製造装置101において、プロセスモジュー
ル23,33により複数の半導体ウェーハに対しサイク
リックに成膜処理を行う。最初の成膜処理サイクルにお
いては、冷却室22,32に収納した2枚のダミーウェ
ーハDWに対してのみ成膜処理を行って、成膜処理の不
安定要素を取り除き、次の成膜処理サイクルからは、カ
セットモジュール21,31のプロダクトウエーハPW
を2枚ずつ成膜処理し、最後の1枚のプロダクトウェー
ハPWは、冷却室の1枚のダミーウェーハとともに成膜
処理を行い、冷却室で冷却後、ダミーウェーハウェーハ
DWとプロダクトウェーハPWとは、それぞれ冷却室お
よびカセットモジュールに収納する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体基板処理
方法に関し、特に、プロセスモジュールによって複数の
半導体ウェーハに対しサイクリックに成膜処理を行う半
導体基板処理方法に関する。
【0002】
【従来の技術】図6(a)は、従来の半導体基板処理方
法を行う2枚処理半導体製造装置の従来例を示す構成
図、図6(b)は、図6(a)の冷却室22,32に配
置されているウェーハ棚22b,32bを示す断面図で
ある。図6の2枚処理半導体製造装置においては、セン
タルーム10にウェーハを移動および載置するための移
載ロボット10aが配置されている。その周囲には、カ
セットモジュール21と、冷却室22と、プロセスモジ
ュール23とからなる第1の成膜処理系統と、カセット
モジュール31と、冷却室32と、プロセスモジュール
33とからなる第2の成膜処理系統とが配置されてい
る。カセットモジュール21,31には、それぞれ25
枚のプロダクトウェーハPWを収納したカセット21
a,31aが配置される。
【0003】冷却室22,32には、図6(b)に示さ
れるようなウェーハ棚22b,32bが設けられてお
り、その中に2枚のプロダクトウェーハPWと1枚のダ
ミーウェーハDWとをそれぞれの位置に収納可能であ
る。プロセスモジュール23,33においては、移載ロ
ボット10aによってプロセスモジュール23,33内
に移載されるプロダクトウェーハPWあるいはダミーウ
ェーハDWに対して成膜処理(deposition:PM処理)
を施す。この場合、プロダクトウェーハPWの1枚目あ
るいは25枚目は、ダミーウェーハDWと成膜処理さ
れ、それ以外のプロダクトウェーハPWは、2枚ずつ成
膜処理され、その後に冷却される。成膜処理および冷却
が完了する毎にダミーウェーハDWは冷却室22,32
のウェーハ棚22a,32aへ、プロダクトウェーハP
Wは、カセットモジュール21,31のカセット21
a,31aに戻される。
【0004】
【発明が解決しようとする課題】このように、従来の2
枚処理半導体製造装置は、2枚ずつのウェーハをサイク
リックに成膜処理しているが、ホットウオールチャンバ
を使用しているために、プロセスモジュールの温度状態
が図7に示すように変化する。この温度変化等により、
成膜処理サイクルの順番により膜厚に差が出てしまうこ
とがある。例えば、図7に示されるように、ヒータ安定
状態での1回目のウェーハ投入の反応温度Aと2回目の
ウェーハ投入の反応温度Bとでは温度差が生じ、膜厚差
も生じる。2回目以降の反応温度B〜Eにおいては、多
少の温度差があるものの膜厚差を生じるほどではない
が、1回目と2回目との膜厚さが問題となり、量産機と
して充分な機能を果たすことができないという場合があ
る。
【0005】この発明は、上記問題を解決すべくなされ
たものであって、半導体基板をサイクリックに成膜処理
する場合に、プロダクトウェーハの膜厚差を少なくさせ
る半導体基板処理方法を提供する。
【0006】
【課題を解決するための手段】前述した課題を解決する
ために、この発明は、プロセスモジュールによって複数
の半導体ウェーハに対しサイクリックに成膜処理を行う
半導体基板処理方法において、最初の成膜処理サイクル
においては、ダミーウェーハに対してのみ成膜処理を行
う。
【0007】このような構成によれば、成膜処理が可能
になって実行する最初の成膜処理サイクルにおいては、
ダミーウェーハのみによって成膜処理を行うので、最初
の成膜処理サイクルに特有に発生する膜厚差のような不
安定要素は、ダミーウェーハに対して発生し、以降の成
膜処理サイクルで処理されるプロダクトウェーハには不
安定要素が与えられない。
【0008】そして、この発明の実施の形態では、プロ
セスモジュール23,33によってそれぞれ複数の半導
体ウェーハに対しサイクリックに成膜処理を行う2枚処
理半導体装置101において、最初の成膜処理サイクル
においては、冷却室22,32のウェーハ棚22a,3
2aのそれぞれに収納した2枚のダミーウェーハDWに
対してのみ成膜処理を行い、次の成膜処理サイクルから
は、カセットモジュール21,31のプロダクトウエー
ハPWを2枚ずつ成膜処理を行う。最後の1枚のプロダ
クトウェーハPWは、冷却室22,32の1枚のダミー
ウェーハDWとともに成膜処理を行い、それぞれ冷却室
22,32のウェーハ棚22a,32aおよびカセット
モジュール21,31のカセット21a,31aに戻
す。
【0009】
【発明の実施の形態】以下、この発明の実施の形態につ
いて添付図面に基づいて説明する。 実施の形態2.図1(a)は、この発明の基板処理方法
が適用された2枚処理半導体製造装置の実施の形態1を
説明するための構成図、図1(b)は、図1(a)の冷
却室に配置されたウェーハ収納棚を説明するための断面
図、図2(a)は、この発明の基板処理方法が適用され
た2枚処理半導体製造装置の実施の形態2を説明するた
めの構成図、図2(b)は、図2(a)の冷却室に配置
されたウェーハ収納棚を説明するための断面図、図3
は、図2の2枚処理半導体製造装置の制御部の成膜処理
監視動作を説明するフローチャート、図4は、図2の2
枚処理半導体製造装置の制御部の成膜処理終了の処理動
作を説明するフローチャート、図5は、図2の2枚処理
半導体製造装置の成膜処理に関する典型的な動作例を説
明するためのタイムチャートである。
【0010】図1(a)に示されるように、この2枚処
理半導体製造装置101(2枚処理に限定するのではな
いが)において、センタルーム10には、センタールー
ム10の周辺の各部の間でウェーハを移動および載置す
るための移載ロボット10aが配置されている。また、
センタルーム10の周囲には、カセットモジュール21
と、冷却室22と、プロセスモジュール23とからなる
第1の成膜処理系統と、カセットモジュール31と、冷
却室32と、プロセスモジュール33とからなる第2の
成膜処理系統とが配置されている。第1,第2の成膜処
理系統の各部21,22,23;31,32,33は、
センタルーム10を挟んで対称的に配置されている。し
たがって、装置製造は容易になり、移載ロボット10a
の移載処理も対称的となるので、制御プログラミングも
容易になる。
【0011】上述の2枚処理半導体製造装置101にお
いて、カセットモジュール21,31には、それぞれ2
5枚(この枚数に限定されるわけではないが、従来のカ
セットを利用するためには25枚が経済的である)のプ
ロダクトウェーハPWを収納したカセット21a,31
aが配置される。冷却室22,32には、図1(b)に
示されるように、2枚のプロダクトウェーハPWと2枚
のダミーウェーハDWとがそれぞれの位置に収納できる
ウェーハ棚22a,32aが設けられている。プロセス
モジュール23,33においては、移載ロボット10a
によってプロセスモジュール23,33内に移載される
プロダクトウェーハPWあるいはダミーウェーハDWに
対して成膜処理(deposition:PM処理)が施される。
【0012】次に、2枚処理半導体製造装置101の制
御部によるウェーハ処理方法についてさらに説明する。
2枚処理半導体製造装置101が起動され、ウェーハ処
理開始可能である(STAND BY から RUN に移行)と判断
すると、センタルーム10の移載ロボット10aが、例
えば、先ず、第1の成膜処理系統の冷却室22のウェー
ハ棚22aに収納されていたダミーウェーハDWを2枚
取り出し、プロセスモジュール23に移載する。プロセ
スモジュール23にダミーウェーハDWが移載される
と、プロセスモジュール23は、ダミーウェーハDWに
対する成膜処理を開始する。プロセスモジュール23に
おける成膜処理が完了すると、移載ロボット10aは、
ダミーウェーハDWをプロセスモジュール23から冷却
室22のウェーハ棚22aのダミーウェーハDWの収納
位置に戻す。これらの同じ処理を第2の成膜処理系統の
プロセスモジュール33および冷却室32についても行
う。
【0013】次に、移載ロボット10aは、第1の成膜
処理系統のカセットモジュール21に配置されたカセッ
ト21aから、そこに収納されたプロダクトウェーハP
Wをプロセスモジュール23に2枚だけ移載する。プロ
セスモジュール23に2枚のプロダクトウェーハPWが
移載されると、プロセスモジュール23は、プロダクト
ウェーハPWに対する成膜処理を開始する。プロセスモ
ジュール23における成膜処理が完了すると、移載ロボ
ット10aは、プロダクトウェーハPWをプロセスモジ
ュール23から冷却室22のウェーハ棚22aのプロダ
クトウェーハPWの収納位置に移載するとともに、冷却
室22において冷却が完了したら2枚のプロダクトウェ
ーハPWをカセットモジュール21に配置されたカセッ
ト21aの元の位置に戻す。
【0014】移載ロボット10aは、カセットモジュー
ル21に配置されたカセット21aから、次の2枚のプ
ロダクトウェーハPWをプロセスモジュール23に移載
し、上述した工程をサイクリックに繰り返す。そして、
ウェーハ25枚入りのカセットを使用したので、最後の
工程においては、カセット21aからは1枚となるの
で、他の1枚は、冷却室のダミーウェーハDWを1枚使
用して成膜処理をする。そして、このような操作を第2
の成膜処理系統にも同時並行的に行うのが好ましい。な
お、上記の例においては、ウェーハ25枚入りカセット
を使用したが、偶数枚のウェーハを収容するカセットを
使用する場合であれば、冷却室22,32のダミーウェ
ーハDWを使用する必要はないことはいうまでもない。
【0015】実施の形態2.次に、この発明の実施の形
態2について説明する。上述の実施の形態1において
は、冷却室22,32にそれぞれダミーウェーハDW2
枚を配置して、プロダクトウェーハPWが不安定な初回
の処理を受けることを回避するようにしたが、この実行
のためには、冷却室22,32を改造して、ダミーウェ
ーハDWを2枚収納できるようにする必要がある。しか
し、この方法は直ぐに実行したいが、構造的に改造が非
常に困難な場合、あるいは、時間的にすぐには改造がで
きない場合等がある。図2に示される実施の形態2にお
いては、このような場合にもこの発明を実施できる方法
を提供している。すなわち、この2枚処理半導体製造装
置102においては、冷却室22,32には、従来のウ
ェーハ棚22b,32bが配置され、ダミーウェーハD
Wがそれぞれ1枚ずつ収納されている。
【0016】上述の例においては、最初、カセットモジ
ュール21にプロダクトウェーハPWを収納したカセッ
ト21aは配置されず、例えば、カセットモジュール3
1にのみダミーウェーハDWを4枚収納したカセット3
1bが配置され、2枚処理半導体製造装置102の制御
部は、最初の成膜処理サイクルにおいて、ダミーウェー
ハの2枚ずつを第1,第2の成膜処理系統に送り、それ
ぞれ成膜処理を行う。その後、そのダミーウェーハDW
をカセット31bに戻し、4枚のダミーウェーハDWを
収納したカセット31bは、搬入搬出機構によりカセッ
トモジュール31から一旦搬出される。空になったカセ
ットモジュール21,31には、製品として成膜処理を
するための25枚のプロダクトウェーハPWを収納した
カセット21a,31aがそれぞれ搬入され、実施の形
態1と同様な処理が行われる。この場合、上記の最初の
成膜処理サイクルにおける制御の外に、あるプロダクト
ウェーハの成膜処理の後の次のプロダクトウェーハの成
膜処理までの時間が予め設定された時間よりも長くなる
場合や予め決められたエラーが発生した場合には、プロ
ダクトウェーハの投入を受け付けず、前述の最初の成膜
処理サイクル(ダミーウェーハのみの成膜処理)を実行
するようにしている。
【0017】ここで、図2の半導体製造装置102の制
御部の制御動作のうち成膜処理監視動作および成膜処理
終了の処理動作について図3および図4を参照して説明
する。図3に示される成膜処理監視は、成膜処理が終了
して次の成膜処理が開始されるまでの時間間隔について
監視を行う。すなわち、成膜処理が終了すると、成膜処
理監視を開始し(ステップS31)、誤動作等で次の成
膜処理が行われているか否かを判断する(ステップS3
2)。次の成膜処理は行われておらず正常であると判断
した場合には、経過時間カウンタをカウントアップする
(ステップS33)。経過時間カウントアップが監視設
定値以上であるか否かを判断する(ステップS34)。
もしも、経過時間カウントアップが監視設定値以上であ
るならば、何らかの異常があるので、成膜処理監視イン
ターロックを発生する(ステップS35)。インターロ
ックが発生されると、プロダクトウェーハPWが投入さ
れるのは、禁止され、アラーム設定処理が行われる(ス
テップS36)。ステップS32において、成膜処理中
であると判断された場合には、次の成膜処理が開始され
たので、その処理に対応すべくアラーム設定処理に移行
する。ステップS34において、経過時間カウントアッ
プが監視設定値以上でなければ、プロダクトモジュール
は、正常状態から外れていないので、ステップS32に
戻る。
【0018】また、図4に示される成膜処理終了の動作
は、所定の処理工程が完了すると、成膜処理終了の処理
を開始し(ステップS41)、成膜処理が正常に終了し
たか否かを判断する(ステップS42)。もしも、成膜
処理が正常に終了されていれば、経過時間カウンタをゼ
ロ(0)に設定し(ステップS43)、次に、上述の成
膜処理はダミーカセットに対する処理であったか否か判
断する(ステップS44)。もしも、ダミーカセットに
対する処理であったならば、インターロックが出力され
ているので、プロダクトウェーハPWに対する成膜処理
が行えるようにインターロック回復の設定を行い(ステ
ップS45)、プロダクトウェーハPWに対する成膜処
理が行える旨の警報およびそのための操作を開始するア
ラーム設定処理(ステップS46)に移行する。ステッ
プS42において、正常終了でないと判断した場合に
は、その旨を警報する。また、ステップS44におい
て、ダミーカセットに対する処理でなければ、インター
ロックが出力されていないので、インターロック回復は
不要であるので、直接ステップS46に移行し、プロダ
クトウェーハPWに対する成膜処理が行える旨の警報お
よびそのための操作を開始する。
【0019】実施の形態2のように構成された2枚処理
半導体製造装置102の成膜処理に関する動作例につい
て図5のタイムチャートを参照しながら説明する。時刻
t1において、電源が投入されると、制御部は、成膜処
理監視(図5ではデポ監視と表示)を開始するとともに
インターロックを発生させ、ダミーウェーハDW以外の
プロセスウェーハに対する成膜処理(図5ではPM処
理)を禁止する。他方、制御部は、4枚のダミーウェー
ハDWが収納されたカセット31b(図2)がカセット
モジュール31に配置されたことを検知し、移載ロボッ
ト10aに指示して、ダミーウェーハDWを2枚ずつプ
ロセスモジュール23,33に与えさせ、それまでの時
間が監視設定値未満であることを確認するとともに、成
膜処理が開始されたのを確認し、成膜処理監視を停止す
る(時刻t2)。
【0020】時刻t3に成膜処理が正常に終了すると、
ダミーウェーハDWの成膜処理をしたので、インターロ
ック回復設定(S44,S45参照)する。時刻t3の
インターロック回復設定後において、成膜処理監視を再
開し、時刻t4にプロダクトウェーハPWの成膜処理が
開始されると、成膜処理監視を停止する。この成膜処理
中における時刻t5,t6に一時停止(HOLD ON)およ
び解除(HOLD OFF)が行われると、成膜処理監視も再開
および停止を行う。時刻t7から時刻t9までにおいて
も同様であるが、正常終了していないので、経過時間カ
ウンタがゼロに設定されないために時刻t10において
監視エラーとして検出され、インターロックが発生され
ている。なお、監視エラーが発生した後に、成膜処理を
再開する場合には、電源投入時と同じ工程に戻り、再度
ダミーウェーハDMの処理を行うようにするのが好まし
い。
【0021】
【発明の効果】以上説明したように、この発明の半導体
基板処理方法は構成されているので、成膜処理が可能に
なって実行する最初の成膜処理サイクルにおいては、ダ
ミーウェーハのみによって成膜処理を行うので、最初の
成膜処理サイクルに特有に発生する膜厚差のような不安
定要素は、ダミーウェーに対して発生し、以降の成膜処
理サイクルで処理されるプロダクトウェーハには不安定
要素が与えられない。したがって、膜厚の安定したプロ
ダクトウェーハが生成されることとなる。
【図面の簡単な説明】
【図1】(a)は、この発明の基板処理方法が適用され
た2枚処理半導体製造装置の実施の形態1を説明するた
めの構成図である。(b)は、(a)の冷却室に配置さ
れたウェーハ収納棚を説明するための断面図である。
【図2】(a)は、この発明の基板処理方法が適用され
た2枚処理半導体製造装置の実施の形態2を説明するた
めの構成図である。(b)は、(a)の冷却室に配置さ
れたウェーハ収納棚を説明するための断面図である。
【図3】図2の2枚処理半導体製造装置の制御部の成膜
処理監視動作を説明するフローチャートである。
【図4】図2の2枚処理半導体製造装置の制御部の成膜
処理終了の処理動作を説明するフローチャートである。
【図5】図2の2枚処理半導体製造装置の成膜処理に関
する典型的な動作例を説明するためのタイムチャートで
ある。
【図6】(a)は、従来の半導体基板処理方法を行う2
枚処理半導体製造装置の従来例を示す構成図である。
(b)は、(a)の冷却室に配置されているウェーハ棚
を説明するための断面図である。
【図7】図6の2枚処理半導体製造装置のプロセスモジ
ュールにおける温度状態の変化を示すグラフである。
【符号の説明】
10 センタルーム 10a 移載ロボット 21,31 カセットモジュール 21a,31a,31b カセット 22,32 冷却室 22a,22b,32a,32b ウェーハ棚 23,33 プロセスモジュール PW プロダクトウェーハ DW ダミーウェーハ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 プロセスモジュールによって複数の半導
    体ウェーハに対しサイクリックに成膜処理を行う半導体
    基板処理方法において、 最初の成膜処理サイクルにおいては、ダミーウェーハに
    対してのみ成膜処理を行うことを特徴とする半導体基板
    処理方法。
JP2000065407A 2000-03-09 2000-03-09 半導体基板処理方法 Pending JP2001257161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000065407A JP2001257161A (ja) 2000-03-09 2000-03-09 半導体基板処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000065407A JP2001257161A (ja) 2000-03-09 2000-03-09 半導体基板処理方法

Publications (1)

Publication Number Publication Date
JP2001257161A true JP2001257161A (ja) 2001-09-21

Family

ID=18584941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000065407A Pending JP2001257161A (ja) 2000-03-09 2000-03-09 半導体基板処理方法

Country Status (1)

Country Link
JP (1) JP2001257161A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719330B1 (ko) 2005-09-30 2007-05-18 코스텍시스템(주) 유기물 발광 다이오드 및 액정표시 장치 제조용 플라즈마화학 증착 장비
CN113436991A (zh) * 2021-05-28 2021-09-24 北京北方华创微电子装备有限公司 用于批处理半导体设备的晶圆调度方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719330B1 (ko) 2005-09-30 2007-05-18 코스텍시스템(주) 유기물 발광 다이오드 및 액정표시 장치 제조용 플라즈마화학 증착 장비
CN113436991A (zh) * 2021-05-28 2021-09-24 北京北方华创微电子装备有限公司 用于批处理半导体设备的晶圆调度方法及系统

Similar Documents

Publication Publication Date Title
JP5449310B2 (ja) ウェーハ処理ツール内のウェーハの移動をスケジューリングするシステムと方法
US8173214B2 (en) Substrate processing method
TWI506715B (zh) 基板處理裝置、保養方法及記錄媒體
JP2008147616A (ja) 半導体素子の製造装置
KR100273939B1 (ko) 기판처리장치 및 그 제어방법
JP5463066B2 (ja) ロット処理開始判定方法及び制御装置
JPH10308334A (ja) プロセス制御システムとそのプロセスデータ転送制御方法
JP2001257161A (ja) 半導体基板処理方法
JPH04113612A (ja) 基板搬送方法および基板搬送装置
JP3869499B2 (ja) 基板処理方法
JP6842828B2 (ja) 処理システム及び処理プログラム
KR19990076407A (ko) 반도체장치의 제조공정에 있어서의 박막 형성방법
JPH1116983A (ja) 基板処理装置および基板処理装置における搬送制御方法
JPH11121587A (ja) 基板処理装置
JPH10178083A (ja) 基板搬送装置
JP2001308065A (ja) ドライエッチング装置およびドライエッチング方法
JP2008288282A (ja) 基板処理装置
JPH0521365A (ja) 半導体装置の製造方法
JPH10284574A (ja) 基板処理方法および基板処理装置
KR100251274B1 (ko) 매엽식반도체시스템의시퀀스처리방법
JPH1140641A (ja) 基板搬送方法
JP2007258395A (ja) プラズマ処理方法及び装置
JPH10247679A (ja) 半導体処理装置
JP2002313789A (ja) 電子デバイス製造装置の反応室クリーニング方法
JP2000082730A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050519