JPH1140641A - 基板搬送方法 - Google Patents

基板搬送方法

Info

Publication number
JPH1140641A
JPH1140641A JP19561597A JP19561597A JPH1140641A JP H1140641 A JPH1140641 A JP H1140641A JP 19561597 A JP19561597 A JP 19561597A JP 19561597 A JP19561597 A JP 19561597A JP H1140641 A JPH1140641 A JP H1140641A
Authority
JP
Japan
Prior art keywords
substrate
chamber
load lock
processing
lock chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19561597A
Other languages
English (en)
Inventor
Shinji Yashima
伸二 八島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP19561597A priority Critical patent/JPH1140641A/ja
Publication of JPH1140641A publication Critical patent/JPH1140641A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 装置のスループットの低下と基板の特性の不
均一とを招くことなく、装置の製造コストを低減するこ
とができるようにする。 【解決手段】 ロードロック室Lが大気圧状態に設定さ
れている状態において、カセット室Cからロードロック
室Lに処理すべき基板が搬入される(S13)。この処
理が終了すると、ロードロック室Lのエバック処理が実
行される(S14)。この処理が終了すると、ロードロ
ック室Lから入口側成膜室R1に処理すべき半導体基板
が搬入される(S15)。この処理が終了すると、出口
側処理室R5からロードロック室Lに処理の終了した半
導体基板が搬出される(S16)。この処理が終了する
と、ロードロック室Lのリーク処理が実行される(S1
1)。この処理が終了すると、ロードロック室Lからカ
セット室Cに処理の終了した半導体基板が搬出される
(S12)。以下、同様に、処理の終了した半導体基板
の搬出処理が終了するたびに、上述した処理が繰り返さ
れる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板を複数の処理
室を順次搬入することにより、この基板に所定の処理を
施す基板処理装置において、基板を収納する基板収納部
と複数の処理室のうち基板が最初に搬入される処理室及
び最後に搬入される処理室との間で、1つのロードロッ
ク室を介して基板を搬送する基板搬送方法に関する。
【0002】
【従来の技術】一般に、半導体基板に所定の処理を施す
基板処理装置においては、半導体基板を複数の処理室に
順次搬入することにより所定の処理を施すようになって
いる。
【0003】例えば、半導体基板に所定の薄膜を形成す
る成膜装置においては、半導体基板を複数の成膜室に順
次搬入することにより半導体基板の表面に同種または異
種の複数の薄膜を形成するようになっている。
【0004】このような成膜装置においては、通常、カ
セット室と入口側成膜室及び出口側成膜室との間で、半
導体基板を搬送する場合、ロードロック室を介して搬送
するようになっている。これは、カセット室の圧力状態
が大気圧状態に設定されるのに対し、成膜室の圧力状態
が減圧状態に設定されているからである。ここで、入口
側成膜室とは、複数の成膜室のうち半導体基板が最初に
搬入される成膜室をいう。また、出口側成膜室とは、複
数の成膜室のうち半導体基板が最後に搬入される成膜室
をいう。
【0005】カセット室と入口側成膜室及び出口側成膜
室との間で、ロードロック室を介して半導体基板を搬送
する場合、従来は、2つのロードロック室を用いるよう
になっていた。すなわち、カセット室から入口側成膜室
に半導体基板を搬入するための基板搬入用ロードロック
室と、出口側成膜室からカセット室に半導体基板を搬出
するための基板搬出用ロードロック室とを用いるように
なっていた。
【0006】図2は、ロードロック室として基板搬入用
のロードロック室と基板搬出用のロードロック室とを用
いる成膜装置の構成の一例を示すブロック図である。
【0007】図2において、Cは、カセットを収納する
カセット室を示す。このカセット室Cには、2つの基板
搬送室T1,T5が連接されている。各基板搬送室T
1,T5には、それぞれゲートバルブを介してロードロ
ック室L1,L2が連接されている。各ロードロック室
L1,L2には、それぞれゲートバルブを介して基板搬
送室T2,T4が連接されている。各基板搬送室T2,
T4には、それぞれゲートバルブを介して成膜室R1,
R4が連接されるとともに、成膜室R2,R3が連接さ
れている。成膜室R2,R3は、ゲートバルブを介して
基板搬送室T3に連接されている。
【0008】図3は、ロードロック室として基板搬入用
のロードロック室と基板搬出用のロードロック室とを用
いる成膜装置の構成の他の例を示すブロック図である。
【0009】図示の成膜装置は、図3の成膜装置の3つ
の基板搬送室T2,T3,T4の代りに、六角形の1つ
の基板搬送室T6を設け、この六角形の基板搬送室T6
の各辺にそれぞれ4つの成膜室R1〜R4と2つのロー
ドロック室L1,L2とをゲートバルブを介して連接す
るようにしたものである。
【0010】ここで、図2に示す成膜装置の動作と図3
に示す成膜装置の動作とを説明する。なお、両者の動作
は、基本的には同じである。したがって、以下の説明で
は、図3に示す成膜装置の動作を代表として説明する。
【0011】図4は、図3に示す成膜装置の動作を示す
タイミングチャートである。図示のごとく、図3の成膜
装置は、複数の半導体基板の成膜処理をパイプライン処
理により実行するようになっている。すなわち、複数の
半導体基板の成膜処理を所定のタイミングずつずらして
同時並列進行で実行するようになっている。
【0012】具体的には、まず、ロードロック室L1の
圧力状態が減圧状態から大気圧状態に設定される(ステ
ップS11)。このリーク処理が終了すると、カセット
室Cのカセットに収納されている半導体基板が基板搬送
室T1を介して(基板搬送室T1に収納されている基板
搬送ロボットを使って)ロードロック室L1に搬入され
る(S12)。
【0013】この搬入処理が終了すると、ロードロック
室L1の圧力状態が大気圧状態から減圧状態に設定され
る(S13)。このエバック処理が終了すると、ロード
ロック室L1に収納されている半導体基板が減圧状態に
設定されている基板搬送室T6を介して同じく減圧状態
に設定されている入口側成膜室R1に搬入される(ステ
ップS14)。
【0014】以下、同様に、入口側成膜室R1への半導
体基板の搬入処理が終了するたびに、上述した処理(S
11〜S14)が繰り返される。
【0015】一方、入口側成膜室R1に搬入された半導
体基板は、この入口側成膜室R1で所定の成膜処理を受
ける。この成膜処理が終了すると、半導体基板は、基板
搬送室T6を介して減圧状態に設定されている成膜室R
2に搬入される。この搬入処理が終了すると、半導体基
板は、成膜室R2で所定の成膜処理を受ける。以下、同
様に、半導体基板は、成膜室R3,R4で順次所定の成
膜処理を受ける。
【0016】この成膜処理が終了すると、半導体基板
は、基板搬送室T6を介して減圧状態に設定されている
基板搬出用のロードロックL2に搬出される(S1
5)。この搬出処理が終了すると、ロードロック室L2
のリーク処理が実行される(S16)。このリーク処理
が終了すると、ロードロック室L2に収納されている半
導体基板が基板搬送室T5を介してカセット室Cに搬出
される(S17)。この搬出処理が終了すると、ロード
ロック室L2のエバック処理が実行される(S18)。
【0017】以下、同様に、ロードロック室L2のエバ
ック処理が終了するたびに、上述した処理(S16〜S
18)が繰り返される。
【0018】
【発明が解決しようとする課題】しかしながら、上記構
成においては、カセット室Cから入口側成膜室R1側へ
の半導体基板の搬入処理と、出口側成膜室R4側からカ
セット室Cへの半導体基板の搬出処理とを実行するの
に、2つのロードロック室L1,L2と、2つの基板搬
送室T1,T5と、2つの基板搬送ロボットとが必要に
なるため、装置の製造コストが高くなるという問題があ
った。
【0019】この問題に解決するためには、図5に示す
ように、基板搬入用のロードロック室L1と基板搬送用
のロードロック室L2とを1つのロードロック室Lで兼
用することが考えられる。
【0020】このような構成によれば、1つのロードロ
ック室Lと、1つの基板搬送室Tと、1つの基板搬送用
ロボットとを用いて、半導体基板の搬入処理と搬出処理
とを実行することができるので、装置の製造コストを低
減することができる。
【0021】しかしながら、このような構成では、半導
体基板の搬入処理と搬出処理との競合を回避するための
制御が問題になる。
【0022】この競合制御方法としては、優先制御方法
が考えられる。この優先制御方法は、2つの処理が競合
した場合、先に実行されている処理を優先させる方法で
ある。すなわち、半導体基板の搬入処理または搬出処理
を実行する場合、すでに他方の処理が実行されている場
合は、この処理が終了した段階で実行し、実行されてい
なければ、すぐに実行するという方法である。
【0023】しかしながら、この優先制御方法の場合、
次のような2つの問題がある。第1の問題は、装置のス
ループットが低下するという問題である。
【0024】すなわち、上記方法の場合、一方の処理を
実行しようとした場合、他方の処理が実行中であると、
一方の処理の実行が待機させられる。これにより、この
方法では、半導体基板の搬送能力が低下する。その結
果、この方法では、成膜室R1〜R5の成膜能力が高い
場合であっても、半導体基板の搬送能力が低いために、
装置のスループットが低下する。
【0025】第2の問題は、各半導体基板の加熱時間が
不均一になり、各半導体基板の膜特性が不均一になると
いう問題である。
【0026】すなわち、上記の方法では、上記のごと
く、半導体基板の搬出処理を実行しようとする場合に、
半導体基板の搬入処理が実行されていると、この搬出処
理が待機させられる。この待機時間は、半導体基板の搬
入処理と搬出処理とが同期していないため、一定ではな
い。これにより、上記の方法では、半導体基板の加熱時
間が不均一になり、半導体基板の膜特性が不均一にな
る。
【0027】本発明は、上記の事情に対処すべくなされ
たもので、装置のスループットの低下と基板の特性の不
均一とを招くことなく、装置の製造コストを低減するこ
とができる基板搬送方法を提供することを目的とする。
【0028】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る基板搬送方法は、基板を複数の処理室を
順次搬入することによりこの基板に所定の処理を施す基
板処理装置で用いられものであって、基板を収納する基
板収納部と複数の処理室のうち基板が最初に搬入される
処理室(入口側処理室)及び最後に搬入される処理室
(出口側処理室)との間で、1つのロードロック室を介
して基板を搬送する方法において、ロードロック室のリ
ーク処理が実行される期間とエバック処理が実行される
期間との間の期間、すなわち、ロードロック室の圧力状
態が大気圧状態に設定されている期間に、ロードロック
室から基板収納部への基板の搬出処理と基板収納部から
ロードロック室への基板の搬出処理とを連続的に実行す
るようにしたものである。
【0029】また、本発明に係る基板搬送方法は、ロー
ドロック室のエバック処理が実行される期間とリーク処
理が実行される期間との間の期間、すなわち、ロードロ
ック室の圧力状態が大気圧状態に設定されている期間
に、ロードロック室から入口側処理室への基板の搬入処
理と出口側処理室からロードロック室への基板の搬出処
理とを連続的に実行するようにしたものである。
【0030】すなわち、本発明に係る基板搬送方法は、
次の第1〜第6の工程により、基板を搬送するようにし
たものである。
【0031】第1の工程は、出口側処理室からロードロ
ック室に処理の終了した基板が搬出されると、ロードロ
ック室の圧力状態を減圧状態から大気圧状態に設定する
工程である。第2の工程は、第1の工程が終了した後、
ロードロック室から基板収納部に処理が終了した基板を
搬出する工程である。
【0032】第3の工程は、第2の工程が終了した後
に、基板収納部からロードロック室に処理すべき基板を
搬入する工程である。第4の工程は、第3の工程が終了
した後に、ロードロック室の圧力状態を大気圧状態から
減圧状態に設定する工程である。
【0033】第5の工程は、第4の工程が終了した後、
ロードロック室から入口側処理室に処理すべき基板を搬
入する工程である。第6の工程は、第5の工程が終了し
た後に、出口側処理室からロードロック室に処理が終了
した基板を搬出する工程である。
【0034】上記構成においては、まず、ロードロック
室の圧力状態が大気圧状態に設定されている状態におい
て、基板収納部からロードロック室に処理すべき基板が
搬入される。この搬入処理が終了すると、ロードロック
室の圧力状態が大気圧状態から減圧状態に設定される。
このエバック処理が終了すると、ロードロック室から入
口側処理室に処理すべき基板が搬入される。
【0035】この搬入処理が終了すると、出口側処理室
からロードロック室に処理の終了した基板が搬出され
る。この搬出処理が終了すると、ロードロック室の圧力
状態が減圧状態から大気圧状態に変更される。このリー
ク処理が終了すると、ロードロック室から基板収納部に
処理の終了した基板が搬出される。以下、同様に、上述
した処理が繰り返される。
【0036】このような構成によれば、基板の搬入処理
と搬出処理との同期をとるようにしたので、両者の競合
を回避することができる。
【0037】また、基板の搬入処理と搬出処理との同期
をとる場合、ロードロック室が大気圧状態に設定されて
いる期間は、ロードロック室から基板収納部への基板の
搬出処理と基板収納部からロードロック室への基板の搬
入処理とを連続的に実行し、ロードロック室が減圧状態
に設定されている期間は、ロードロック室から入口側処
理室への基板の搬入処理と出口側処理室からロードロッ
ク室への基板の搬出処理とを連続的に実行することによ
り、同期をとるようにしたので、上述した優先制御方式
より基板の搬送能力を高めることができる。これによ
り、処理室の処理能力を十分活かすことができるので、
装置のスループットの低下を防止することができる。
【0038】また、基板の搬入処理と搬出処理との同期
をとるようにしたことにより、各基板の処理時間を均一
にすることができる。これにより、各基板の特性を均一
にすることができる。
【0039】以上から、本発明によれば、装置のスルー
プットの低下と基板の特性の不均一とを招くことなく、
装置の製造コストを低減することができる。
【0040】
【発明の実施の形態】以下、図面を参照しながら、本発
明に係る基板搬送方法の実施の形態を詳細に説明する。
【0041】図1は、本発明に係る基板搬送方法の一実
施の形態を示すタイミングチャートである。以下、この
図1を参照しながら、本実施の形態を説明する。なお、
以下の説明では、本発明に係る基板搬送方法を図5に示
す成膜装置の基板搬送方法に適用した場合を代表として
説明する。
【0042】本実施の形態は、ロードロック室Lのリー
ク処理が実行される期間とエバック処理が実行される期
間との間の期間、すなわち、ロードロック室Lが大気圧
状態に設定されている期間に、ロードロック室Lからカ
セット室Cへの半導体基板の搬出処理とカセット室Cか
らロードロック室Lへの半導体基板の搬入処理とを連続
的に実行するようにしたものである。
【0043】また、本実施の形態は、ロードロック室L
のエバック処理が実行される期間とリーク処理が実行さ
れる期間との間の期間、すなわち、ロードロック室Lが
減圧状態に設定されている期間に、ロードロック室Lか
ら入口側成膜室R1への半導体基板の搬入処理と出口側
成膜室R5からロードロック室Lへの半導体基板の搬出
処理とを連続的に実行するようにしたものである。
【0044】すなわち、本実施の形態は、次の6つの工
程により、半導体基板を搬送するようにしたものであ
る。
【0045】第1の工程(S21)は、成膜処理の終了
した半導体基板がロードロック室Lに搬入されると、こ
のロードロック室Lの圧力状態を減圧状態から大気圧状
態に設定する工程である。第2の工程(S22)は、第
1の工程が終了した後、ロードロック室Lからカセット
室Cに半導体基板を搬出する工程である。
【0046】第3の工程(S23)は、第2の工程が終
了した後に、カセット室Cからロードロック室Lに処理
すべき半導体基板を搬入する工程である。第4の工程
(S24)は、第3の工程が終了した後に、ロードロッ
ク室Lの圧力状態を大気圧状態から減圧状態に設定する
工程である。
【0047】第5の工程(S25)は、第4の工程が終
了した後、ロードロック室から入口側成膜室R1に処理
すべき半導体基板を搬入する工程である。第6の工程
(S26)は、第5の工程が終了した後に、出口側の成
膜室R5からロードロック室Lに半導体基板を搬出する
工程である。
【0048】上記構成においては、まず、ロードロック
室Lの圧力状態が大気圧状態に設定されている状態にお
いて、カセット室Cからロードロック室Lに処理すべき
基板が搬入される(S23)。この搬入処理が終了する
と、ロードロック室Lの圧力状態が大気圧状態から減圧
状態に変更される(S24)。
【0049】このエバック処理が終了すると、ロードロ
ック室Lから入口側成膜室R1に処理すべき半導体基板
が搬入される(S25)。この搬入処理が終了すると、
出口側処理室R5からロードロック室Lに処理の終了し
た半導体基板が搬出される(S26)。
【0050】この搬出処理が終了すると、ロードロック
室Lの圧力状態が減圧状態から大気圧状態に変更される
(S21)。このリーク処理が終了すると、ロードロッ
ク室Lからカセット室Cに処理の終了した半導体基板が
搬出される(S22)。
【0051】以下、同様に、成膜処理の終了した半導体
基板の搬出処理が終了するたびに、上述した処理(S2
3〜S26,S21,S22)が繰り返される。
【0052】一方、入口側成膜室R1に搬入された半導
体基板は、この成膜室R1で所定の成膜処理を受ける。
この成膜処理が終了すると、半導体基板は、基板搬送室
T6を介して減圧状態に設定されている成膜室R2に搬
入される。この搬入処理が終了すると、半導体基板は、
成膜室R2で所定の成膜処理を受ける。
【0053】以下、同様に、半導体基板は、減圧状態に
設定されている成膜室R3,R4,R5で順次所定の成
膜処理を受ける。この成膜処理が終了すると、半導体基
板は、減圧状態に設定されている基板搬出用のロードロ
ックL2に搬出される(S26)。以下、同様に、入口
側成膜室R1に半導体基板が搬入されるたびに、上述し
た処理が繰り返される。
【0054】以上詳述した本実施の形態によれば、半導
体基板の搬入処理と搬出処理との同期をとるようにした
ので、これらの競合を回避することができる。
【0055】また、本実施の形態によれば、半導体基板
の搬入処理と搬出処理との同期をとる場合、ロードロッ
ク室Lが大気圧状態に設定されている期間は、ロードロ
ック室Lからカセット室Cへの半導体基板の搬出処理と
カセット室Cからロードロック室Lへの半導体基板の搬
入処理とを連続的に実行し、ロードロック室Lが減圧状
態に設定されている期間は、ロードロック室Lから入口
側成膜室R1への半導体基板の搬入処理と出口側成膜室
R5からロードロック室Lへの半導体基板の搬出処理と
を連続的に実行することにより、同期をとるようにした
ので、上述した優先制御方式より半導体基板の搬送能力
を高めることができる。これにより、成膜室R1〜R5
の成膜能力を十分に活かすことができるので、装置のス
ループットの低下を防止することができる。
【0056】また、本実施の形態によれば、半導体基板
の搬入処理と搬出処理との同期をとるようにしたことに
より、各半導体基板の成膜時間を均一にすることができ
る。これにより、各半導体基板の特性を均一にすること
ができる。
【0057】以上から、本実施の形態によれば、成膜装
置のスループットの低下と基板の特性の不均一を招くこ
となく、成膜装置の製造コストを低減することができ
る。
【0058】以上、本発明の4つの実施の形態を説明し
たが、本発明は上述した実施の形態に限定されるもので
はない。例えば、先の実施の形態では、本発明を、成膜
装置の基板搬送方法に適用する場合を説明した。しかし
ながら、本発明は、成膜装置以外の半導体基板処理装置
の基板搬送方法にも適用することができる。また、本発
明は、半導体基板以外の基板(例えば、液晶表示製造装
置の絶縁基板)を処理する基板処理装置の基板搬送方法
にも適用することができる。このほかにも、本発明は、
その要旨を逸脱しない範囲で、種々様々変形実施可能な
ことは勿論である。
【0059】
【発明の効果】以上詳述したように本発明によれば、基
板の搬入処理と搬出処理との同期をとるようにしたの
で、両者の競合を回避することができる。
【0060】また、本発明によれば、基板の搬入処理と
搬出処理との同期をとる場合、ロードロック室が大気圧
状態に設定されている期間は、ロードロック室から基板
収納部への基板の搬出処理と基板収納部からロードロッ
ク室への基板の搬入処理とを連続的に実行し、ロードロ
ック室が減圧状態に設定されている期間は、ロードロッ
ク室から入口側処理室への基板の搬入処理と出口側処理
室からロードロック室への基板の搬出処理とを連続的に
実行することにより、同期をとるようにしたので、上述
した優先制御方式より基板の搬送能力を高めることがで
きる。これにより、処理室の処理能力を十分に活かすこ
とができるので、装置のスループットの低下を防止する
ことができる。
【0061】また、本発明によれば、基板の搬入処理と
搬出処理との同期をとるようにしたことにより、各基板
の処理時間を均一にすることができる。これにより、各
基板の特性を均一にすることができる。
【0062】以上から、本発明によれば、成膜装置のス
ループットの低下と基板の特性の不均一を招くことな
く、基板処理装置の製造コストを低減することができ
る。
【図面の簡単な説明】
【図1】本発明に係る基板搬送方法の一実施の形態を説
明するためのタイミングチャートである。
【図2】2つのロードロック室を用いて半導体基板の搬
入処理と搬出処理とを行う成膜装置の構成の一例を示す
ブロック図である。
【図3】2つのロードロック室を用いて半導体基板の搬
入処理と搬出処理とを行う成膜装置の構成の他の例を示
すブロック図である。
【図4】2つのロードロック室を用いて半導体基板の搬
入処理と搬出処理とを行う成膜装置の動作を説明するた
めのタイミングチャートである。
【図5】1つのロードロック室を用いて半導体基板の搬
入処理と搬出処理とを行う成膜装置の構成の一例を示す
ブロック図である。
【符号の説明】
S21…第1の工程、S22…第2の工程、S23…第
3の工程、S24…第4の工程、S25…第5の工程、
S26…第6の工程、C…カセット室、T,T6…搬送
室、L…ロードロック室、R1〜R5…成膜室。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板を複数の処理室に順次搬入すること
    によりこの基板に所定の処理を施す基板処理装置で用い
    られるものであって、前記基板を収納する基板収納部と
    前記複数の処理室のうち前記基板が最初に搬入される処
    理室及び最後に搬入される処理室との間で、1つのロー
    ドロック室を介して基板を搬送する基板搬送方法におい
    て、 前記基板が最後に搬入される処理室から前記ロードロッ
    ク室に処理の終了した基板が搬出されると、前記ロード
    ロック室の圧力状態を減圧状態から大気圧状態に設定す
    る第1の工程と、 この第1の工程が終了した後、前記ロードロック室から
    前記基板収納部に前記処理の終了した基板を搬出する第
    2の工程と、 この第2の工程が終了した後に、前記基板収納部から前
    記ロードロック室に処理すべき基板を搬入する第3の工
    程と、 この第3の工程が終了した後に、前記ロードロック室の
    圧力状態を大気圧状態から減圧状態に設定する第4の工
    程と、 この第4の工程が終了した後、前記ロードロック室から
    前記基板が最初に搬入される処理室に前記処理すべき基
    板を搬入する第5の工程と、 この第5の工程が終了した後に、前記基板が最後に搬入
    される処理室から前記ロードロック室に前記処理の終了
    した基板を搬出する第6の工程とを備えたことを特徴と
    する基板搬送方法。
JP19561597A 1997-07-22 1997-07-22 基板搬送方法 Pending JPH1140641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19561597A JPH1140641A (ja) 1997-07-22 1997-07-22 基板搬送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19561597A JPH1140641A (ja) 1997-07-22 1997-07-22 基板搬送方法

Publications (1)

Publication Number Publication Date
JPH1140641A true JPH1140641A (ja) 1999-02-12

Family

ID=16344121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19561597A Pending JPH1140641A (ja) 1997-07-22 1997-07-22 基板搬送方法

Country Status (1)

Country Link
JP (1) JPH1140641A (ja)

Similar Documents

Publication Publication Date Title
JP5449310B2 (ja) ウェーハ処理ツール内のウェーハの移動をスケジューリングするシステムと方法
KR20160115794A (ko) 기판 반송 방법 및 기판 처리 장치
US7491662B2 (en) Substrate processing apparatus
JP2006245312A (ja) 半導体装置の製造方法
WO2003098684A1 (fr) Dispositif de traitement de substrats et procede de traitement de substrat
WO2016043083A1 (ja) 基板搬送方法及び処理システム
US6214751B1 (en) Method for forming thin film in fabricating semiconductor device
US6999830B2 (en) Method and device for processing semiconductor wafer
JPH1140641A (ja) 基板搬送方法
JPH1041239A (ja) 基板処理方法
KR101817216B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP5997542B2 (ja) 真空処理装置及び真空処理方法
US5950109A (en) Methods of depositing films on semiconductor wafers using partial deposition and reloading techniques
JP2008288282A (ja) 基板処理装置
JP2005129868A (ja) 搬送制御方法
JP2006222328A (ja) 基板処理装置
JPH09298227A (ja) ウエハカセット搬送システム
JP2005136021A (ja) 基板処理装置
JPH09159981A (ja) 成膜装置
JPH053174A (ja) 半導体装置の製造方法
JPH1154590A (ja) 基板搬送制御方法
JPH1150256A (ja) 真空処理装置および真空処理方法
KR100251274B1 (ko) 매엽식반도체시스템의시퀀스처리방법
JP2003105544A (ja) 成膜装置
TW202234188A (zh) 基板處理系統、基板處理方法及控制程式