JP2001255557A

JP2001255557A - 液晶装置およびその製造方法

Info

Publication number: JP2001255557A
Application number: JP2000067571A
Authority: JP
Inventors: Masanao Kobayashi; 正直小林; Osamu Aoki; 理青木
Original assignee: Seiko Epson Corp; Mitsubishi Electric Corp
Current assignee: Seiko Epson Corp; Mitsubishi Electric Corp
Priority date: 2000-03-10
Filing date: 2000-03-10
Publication date: 2001-09-21
Anticipated expiration: 2020-03-10
Also published as: JP3845540B2

Abstract

(57)【要約】【課題】液晶装置のアレイ基板製造中に生じる静電気に
よって薄膜トランジスタが悪影響を受けるのを確実に防
止できるようにする。【解決手段】アレイ基板上に、ゲート線６と電気的に接
続されているゲート層６１上に、ソース線４と電気的に
接続されているソース層６２が積層されてなる第１の静
電破壊防止用短絡部１と、ゲート線６と電気的に接続さ
れているゲート層６１上に、薄膜トランジスタ５のドレ
イン電極３５と電気的に接続されているドレイン層６４
が積層されてなる第２の静電破壊防止用短絡部２を設け
るとともに、第１の静電破壊防止用短絡部１と薄膜トラ
ンジスタ５との電気的接続、および第２の静電破壊防止
用短絡部２と薄膜トランジスタ５との電気的接続を必要
に応じて切断する切断部３を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶装置の製造工
程において薄膜トランジスタが静電気によって電気的に
破壊されるのを防止するのに有効な静電破壊防止用短絡
部を備えた液晶装置およびその製造方法に関する。

【０００２】

【従来の技術】近年、パーソナルコンピューターのディ
スプレイ等に、大容量のマトリクス液晶装置が使用され
ている。中でも高画質、大容量の液晶表示装置として、
画素電極と信号配線との間にスイッチ作用を有する薄膜
素子を導入したアクティブマトリクス方式の液晶表示装
置が主流となっている。これらのアクティブマトリクス
方式の液晶表示装置のアクティブマトリクス基板には、
画素スイッチング素子、あるいは駆動回路を構成するス
イッチング素子として薄膜トランジスタ（ ThinFilm T
ransistor: 以下、ＴＦＴと略記する）が用いられてい
る。このような駆動手段としてＴＦＴを用いた液晶表示
装置には、透明基板であるガラス基板上に、ＴＦＴのソ
ース領域、ドレイン領域をなす半導体層、ドレイン電極
およびソース線をなす導電層、ゲート線をなす導電層、
および画素電極をなす導電層、ならびにこれらを相互に
電気的絶縁するための複数の層間絶縁膜が積層されたア
レイ基板が用いられている。そして、このアレイ基板の
製造工程には、各層をそれぞれ形成するための多数の工
程があり、ガラス基板を前工程から次工程へと搬送しな
がら、ガラス基板上に成膜工程やエッチング工程などの
処理が順次施されるようになっている。

【０００３】

【発明が解決しようとする課題】しかしながら、ガラス
基板の搬送時には、ガラス基板と搬送装置とのわずかな
摩擦等によって静電気が生じやすく、この静電気によっ
てＴＦＴが悪影響を受けるという問題があった。特にＴ
ＦＴは薄膜を積層した構造を有するので、比較的小さな
静電気でも静電破壊が生じたり、特性が変化したりし易
い。たとえば、ゲート線と連続しているゲート電極と、
ソース線と接続されているＴＦＴのソース領域とはゲー
ト絶縁膜を挟んで近接しており、静電気が原因となって
ゲート電極とソース領域との間に電位差が生じるとゲー
ト絶縁膜が静電破壊されることがある。そこで従来は、
例えば、予めゲート線とソース線とを短絡させて、アレ
イ基板の製造中はゲート電極とソース領域とが同電位に
保持されるようにしておき、最終工程においてこの短絡
を解除することが行われている。しかしながら、このよ
うなことをしてもなお、アレイ基板製造中にＴＦＴに静
電破壊が生じる場合があり、製品の歩留まりを低下させ
る一因となっていた。本発明はこのような事情に鑑みて
なされたもので、アレイ基板製造中に生じる静電気によ
ってＴＦＴが悪影響を受けるのを、より確実に防止でき
るようにすることを目的とする。

【０００４】

【課題を解決するための手段】前記課題を解決するため
に本発明の液晶装置は、一対の対向する基板間に液晶が
挟持されており、いずれか一方の基板の内側面上に、ゲ
ート線と、ソース線と、前記ゲート線およびソース線と
接続されている薄膜トランジスタを有する液晶装置であ
って、前記ゲート線と前記ソース線と前記薄膜トランジ
スタのドレイン電極とが電気的に接続されている静電破
壊防止用短絡部と、前記静電破壊防止用短絡部と薄膜ト
ランジスタとの電気的接続を必要に応じて切断する切断
部とを設けたものである。本発明の液晶装置によれば、
アレイ基板製造中に、薄膜トランジスタのソース領域と
ドレイン領域とゲート電極とを全て短絡させておき、ア
レイ基板製造の最終工程でこの短絡を解除することがで
きるので、製造工程中に生じる静電気によってゲート絶
縁膜の静電破壊が確実に防止されるばかりでなく、製造
工程中はソース領域とドレイン領域とゲート領域との間
も短絡しているので、ソース−ドレイン間接合破壊を防
止することもできる。

【０００５】本発明における静電破壊防止用短絡部は、
具体的には、ゲート線と電気的に接続されているゲート
層上に、ソース線と電気的に接続されているソース層が
積層されてなる第１の静電破壊防止用短絡部と、ゲート
線と電気的に接続されているゲート層上に、薄膜トラン
ジスタのドレイン電極と電気的に接続されているドレイ
ン層が積層されてなる第２の静電破壊防止用短絡部とを
設け、第１の静電破壊防止用短絡部と薄膜トランジスタ
との電気的接続、および第２の静電破壊防止用短絡部と
薄膜トランジスタとの電気的接続を必要に応じて切断す
る切断部を設けた構成を好ましく採用することができ
る。この構成は、ソース線とドレイン電極とを直接接続
していないが、ゲート層を介してソース線とドレイン電
極とを短絡させたものである。また切断部の具体的な構
成としては、ゲート線とゲート層とを連結するゲート連
結線上に、ゲート連結線を外部から切断するための切断
用開口部を複数個形成する構成を好ましく採用すること
ができる。このような構成とすれば、１本のゲート連結
線が複数箇所で切断されるので、ゲート連結線の切断不
良のためにＴＦＴの短絡が解除されないままアレイ基板
が完成されるのをより確実に防止することができ、した
がって信頼性が向上し、歩留まりも向上する。また前記
ゲート線、前記ゲート層、および前記ゲート連結線を第
１の導電層で構成し、前記ソース線、前記ソース層、前
記ドレイン電極、および前記ドレイン層を第１の導電層
よりも上層に形成される第２の導電層で構成し、切断用
開口部内においては、第１の導電層からなるゲート連結
線上に第２の導電層が積層され、第２の導電層が最上層
となっている構成とすれば、アレイ基板の製造工程にお
いて、工程数を増加させずに第１の静電破壊防止用短絡
部、第２の静電破壊防止用短絡部、および切断部を形成
することができるので好ましい。さらに、第１の導電層
と第２の導電層とを同一の材料で構成すれば、切断用開
口部内のゲート連結線と第２の導電層とが同一材料とな
るので、一回のエッチングでこれら２層を同時に除去す
ることが可能である。

【０００６】本発明における静電破壊防止用短絡部は、
特に、周辺回路内の薄膜トランジスタに接続させて設け
ることが好ましい。アレイ基板の中でも特に周辺回路が
設けられている部分は、表示領域に比べて多数のＴＦＴ
が密に設けられている場合があるので、周辺回路内のＴ
ＦＴは特に静電気の影響を受け易く、ここに静電破壊防
止用短絡部を設ければより効果的である。本発明の液晶
装置の製造方法は、絶縁基板上にＴＦＴを形成すると同
時に静電破壊防止用短絡部を形成し、画素電極を形成し
た後に、切断用開口部内の第２の導電層およびゲート連
結線を除去して短絡を解除するものである。したがって
液晶装置の製造工程において、静電破壊防止用短絡部を
形成するのに工程数を増加させなくて済む。短絡の解除
は、画素電極形成後であれば任意のタイミングで行って
よく、できるだけ後ろの工程で行うことが好ましい。

【０００７】

【発明の実施の形態】以下、本発明を詳しく説明する。
図１ないし図３は本発明の液晶装置の一実施形態におけ
る静電破壊防止用短絡部および切断部を示したもので、
図１は平面図、図２は図１中II−II線に沿う断面図、図
３は図１中III−III線に沿う断面図である。本実施形態
では、静電破壊防止用短絡部を、液晶装置の周辺回路部
に設けられている電気的特性検査用ＴＦＴの測定用パッ
トと隣接させて形成した例を示している。図中符号１は
第１の静電破壊防止用短絡部、２は第２の静電破壊防止
用短絡部、３は切断部、５はＴＦＴ（ここでは電気的特
性検査用ＴＦＴ）をそれぞれ示している。図１に示すよ
うに、ＴＦＴ５は、ソース領域１０、ドレイン領域１
２、ドレイン電極３５、およびゲート電極８からなって
おり、ゲート電極８及びここから延びるゲート線６を成
す層は、第１の測定用パット１００ａの層１０１、ゲー
ト連結線７１、第１の静電破壊防止用短絡部１のゲート
層６１、第２の測定用パッド１００ｂの層１０１、第３
の測定用パット１０１ｃの層１０１、第２の静電破壊防
止用短絡部２のゲート層６１、第４の測定用パッド１０
０ｄの層１０１と連続して形成されている。またＴＦＴ
５のソース領域１０に接続されているソース線４をなす
層は、第１の静電破壊防止用短絡部１のソース層６２お
よび第２の測定用パッド１００ｂの層１０３と連続して
形成されている。さらにドレイン電極３５をなす層は、
第２の静電破壊防止用短絡部２のドレイン層６４および
第４の測定用パッド１００ｄの層１０３と連続して形成
されている。そして、第１の静電破壊防止用短絡部１に
おいてゲート層６１とソース６２とが第１のコンタクト
ホール６３を介して接触しており、かつ第２の静電破壊
防止用短絡部２においてゲート層６１とドレイン層６４
とが第１のコンタクトホール６５を介して接触している
ので、これによってＴＦＴ５のソース領域１０とドレイ
ン領域１２とゲート電極８とが全て短絡されている。

【０００８】図３に示すように、第１の静電破壊防止用
短絡部１は、ガラス基板３１上に絶縁層３２およびゲー
ト絶縁層３０が設けられた上に、ゲート層６１が形成さ
れ、その上に第１の層間絶縁膜３３が積層されている。
ゲート層６１上の第１の層間絶縁膜３３には第１のコン
タクトホール６３が形成されており、少なくとも第１の
コンタクトホール６３上にソース層６２が積層され、さ
らにその上に第２の層間絶縁膜３４が積層されている。
ゲート層６１は、ゲート連結線７１を介して、ゲート線
６に連結されており、ゲート線６はＴＦＴ５のゲート電
極８に続いている。ゲート層６１、ゲート連結線７１、
ゲート線６、およびゲート電極８は同一の層からなって
いる。ソース層６２はソース連結線を介してソース線４
に連結されるが、本実施形態のＴＦＴ５は電気的特性検
査用ＴＦＴであるので、ソース線４がソース連結線を兼
ねることができる。そしてソース線４はＴＦＴ５のソー
ス領域１０に電気的に接続されている。ソース層６２、
ソース線４、およびソース連結線は同一の層で構成され
る。また本実施形態においてゲート層６１、ゲート連結
線７１、ゲート線６、およびゲート電極８を成す層とソ
ース層６２、ソース線４、およびソース連結線を成す層
とは同じ材料で形成されている。ゲート層６１とソース
層６２とは、第１のコンタクトホール６３内において接
触しており、これによってＴＦＴ５のゲート電極８とソ
ース領域１０とが短絡されている。

【０００９】第２の静電破壊防止用短絡部２は、第１の
静電破壊防止用短絡部１と同じ断面構造を有している。
すなわち、ガラス基板３１上に絶縁層３２およびゲート
絶縁層３０が設けられた上に、ゲート層６１が形成さ
れ、その上に第１のコンタクトホール６５を有する第１
の層間絶縁膜３３が積層されている。そして第１の静電
破壊防止用短絡部１では第１の層間絶縁膜３３上にソー
ス層６２が積層されていたが、第２の静電破壊防止用短
絡部２では第１の層間絶縁膜３３上にドレイン層６４が
積層されて構成されている。ドレイン層６４の上には第
２の層間絶縁膜３４が積層されている。ゲート層６１
は、ゲート連結線７１を介して、ゲート線６に連結され
ており、ゲート線６はＴＦＴ５のゲート電極８に続いて
いる。またドレイン層６４はドレイン連結線７０を介し
てＴＦＴ５のドレイン電極３５に連結されており、ドレ
イン電極３５はドレイン領域１２に電気的に接続されて
いる。ドレイン層６４、ドレイン連結線７０、およびド
レイン電極３５は同一の層で構成される。この層は、ソ
ース層６２、ソース線４、およびソース連結線と同一層
でもあり、ゲート層６１、ゲート連結線７１、ゲート線
６、およびゲート電極８を成す層と同じ材料からなって
いる。ゲート層６１とドレイン層６４とは、第１のコン
タクトホール６５内において接触しており、これによっ
てＴＦＴ５のゲート電極８とドレイン領域１２とが短絡
されている。また第２の静電破壊防止用短絡部２のゲー
ト層６１、および第１の静電破壊防止用短絡部１のゲー
ト層６１は、１つのＴＦＴ５のゲート電極８と電気的に
接続されている。したがってＴＦＴ５のゲート電極８と
ソース領域１０とドレイン領域１２とが短絡されている
ことになる。

【００１０】第１の静電破壊防止用短絡部１および第２
の静電破壊防止用短絡部２は、上記のようにゲート層６
１上に、これと接触してソース層６３およびドレイン層
６５がそれぞれ積層されていればよく、その大きさや形
状は適宜変更可能である。また第１および第２の静電破
壊防止用短絡部を設ける位置は任意に設定することがで
き、１つのＴＦＴ５のゲート電極８とソース領域１０と
ドレイン領域１２を短絡させる第１の静電破壊防止用短
絡部１および第２の静電破壊防止用短絡部２が少なくと
も１個ずつあればよい。さらに、１つの第１の静電破壊
防止用短絡部１または第２の静電破壊防止用短絡部２が
複数のＴＦＴ５と電気的に接続されていてもよい。ここ
で、図中符号１０２は第１の層間絶縁膜に形成された第
１のコンタクトホール、１０４は第２の層間絶縁膜に形
成された第２のコンタクトホール、１０５は画素電極
（図６中の符号２０）と同一の層である。

【００１１】切断部３はガラス基板３１上に絶縁層３２
およびゲート絶縁層３０が設けられた上にゲート連結線
７１が形成されており、その上に第１の層間絶縁膜３３
が設けられている。後述するようにこのゲート連結線７
１上には切断用開口部７４が形成されており、この切断
用開口部７４が形成される位置の第１の層間絶縁膜３３
が除去されて第１のコンタクトホール７３が形成されて
いる。そして、第１の層間絶縁膜３３上には、少なくと
も切断用開口部７４内のゲート連結線７１を覆うように
第２の導電層７２が設けられている。この第２の導電層
７２は、ソース層６２、ソース線４、ソース連結線、ド
レイン層６４、ドレイン連結線７０、およびドレイン電
極３５と同一の層からなる。さらに、第２の導電層７２
の上には第２の層間絶縁膜３４が設けられ、切断用開口
部７４が形成されている。切断部３における第１のコン
タクトホール７３と切断用開口部７４とはほぼ同じ大き
さに形成されている。切断用開口部７４内において第２
の導電層７２の上には他の層が設けられておらず、第２
の導電層７２が最上層となっている。また本実施形態に
おいては、第２の導電層７２とゲート連結線７１とは同
じ材料で形成されている。切断部３を設ける位置は、少
なくとも、ここでゲート連結線７１を切断することによ
って、第１の静電破壊防止用短絡部１とＴＦＴ５との電
気的接続を切断できる箇所、および第２の静電破壊防止
用短絡部１とＴＦＴ５との電気的接続を切断できる箇所
に設ける必要がある。第１の静電破壊防止用短絡部１と
ＴＦＴ５との間および第２の静電破壊防止用短絡部１と
ＴＦＴ５との間に、それぞれ複数の切断部３を設けても
よい。また本実施形態において、切断部３には切断用開
口部７４が２個ずつ設けられている。１箇所の切断部３
に設ける切断用開口部７４の数は少なくとも２個あれば
よく、３個以上設けてもよい。また複数個の切断用開口
部７４を近接させて設ける場合に、例えば切断部３’の
ように、複数の切断用開口部７４内に配される第２の導
電層７２を連続して形成してもよい。

【００１２】図４および図５に、本実施形態の液晶装置
の全体構成の例を示す。図４は液晶装置用ガラス基板３
１をその上に形成された各構成要素と共に対向基板２２
０の側から見た平面図であり、図５は図４中Ｈ−Ｈ’線
に沿う断面図である。ガラス基板３１の上には、シール
材２５２がその縁に沿って設けられており、シール材２
５２とほぼ同じ輪郭を持つ対向基板２２０がこのシール
材２５２によりガラス基板３１に固着されている。シー
ル材２５２の内側には、これに並行して、遮光膜２５３
が設けられており、この遮光膜２５３で囲まれた領域内
が画像表示領域となっている。画像表示領域内におい
て、ガラス基板３１の内側面上には複数の互いに並行な
ゲート線と、このゲート線に交差するように配された複
数のソース線とが設けられ、これらの交差部にはそれぞ
れＴＦＴが設けられている。また対向基板２２０の内側
面上には対向電極（図示略）が設けられており、ガラス
基板３１と対向基板２２０との間には液晶２５０が封入
されている。シール材２５２の外側の領域には、周辺回
路が設けられている。例えばソース線駆動回路３０１お
よび実装端子３０２がガラス基板３１の一辺に沿って設
けられており、ゲート線駆動回路３０４が、この一辺に
隣接する２辺に沿って設けられている。ゲート線に供給
されるゲート信号遅延が問題にならないのならばゲート
線駆動回路３０４は片側だけでもよい。また、ソース線
駆動回路３０１を画面表示領域の辺に沿って両側に配列
してもよい。さらに、ガラス基板３１の残る一辺には、
画素表示領域の両側に設けられたゲート線駆動回路１０
４間をつなぐための複数の配線３０５が設けられてい
る。また対向基板２２０のコーナー部の少なくとも１箇
所においては、ガラス基板３１と対向基板２２０との間
で電気的導通をとるための導通材３０６が設けられてい
る。

【００１３】図６は本発明の液晶装置の製造方法の一実
施形態を示したものであり、第１および第２静電破壊防
止用短絡部１，２および切断部３の製造工程を、これと
同時並行的に形成される画像表示領域のＴＦＴ２１（Ｎ
チャンネルＴＦＴ）及び蓄積容量２２の製造工程ととも
に示している。まず、図６（１）に示されるように、ガ
ラス基板３１上に絶縁層３２を形成し、その上にアモル
ファスのシリコン層を積層する。その後、このシリコン
層に対して例えばレーザアニール処理等の加熱処理を施
すことにより、アモルファスのシリコン層を再結晶さ
せ、結晶性のポリシリコン層４０（厚さは、例えば５０
ｎｍ）を形成する。次に、図６（２）に示されるよう
に、形成されたポリシリコン層４０をパターニングして
ＴＦＴ２１の半導体層、および接続部１６、下部電極１
８となる領域を形成した後、その上にゲート絶縁膜３０
を積層する。このとき、第１および第２静電破壊防止用
短絡部１，２、および切断部３においては、ポリシリコ
ン層４０を形成した後、パターニングの際に除去する。
したがって第１および第２静電破壊防止用短絡部１，
２、および切断部３においては、絶縁層３２上にゲート
絶縁膜３０が積層されることになる。ゲート絶縁膜３０
の厚さは、たとえば１００〜１５０ｎｍ程度である。次
に、図６（３）に示されるように、表示領域の接続部１
６および下部電極１８となる領域以外をレジスト４１で
マスク処理した後、ドナーとしてのリンイオンをゲート
絶縁膜３０を介してポリシリコン層４０にドーピングす
ることにより接続部１６および下部電極１８を形成す
る。

【００１４】次に、図６（４）に示されるように、レジ
スト４１を剥離し、その後、ＴＦＴ２１のゲート電極８
およびゲート線６、第１および第２の静電破壊防止用短
絡部１，２におけるゲート層６１、およびゲート連結線
７１を形成する。ゲート電極８は、導電性材料をスパッ
タ又は真空蒸着して第１の導電層を形成した後、ゲート
電極形成領域を覆うレジストマスクからなるパターニン
グマスク５０を形成した後、このパターニングマスク５
０を介して第１の導電層をパターニングすることによっ
て形成される。このパターニングの際には、パターニン
グマスク５０で覆われている第１の導電層に横方向のエ
ッチング（サイドエッチング）が起こる。このため、ゲ
ート電極８はパターニングマスク５０よりも幅方向およ
び長さ方向のいずれにおいても小さい。ここで、第１の
導電層に積極的にサイドエッチングを進行させるという
観点からすれば、ゲート電極８を形成する工程では、ウ
エットエッチング、あるいはプラズマエッチングなどと
いった等方性を有するエッチング方法が好ましい。ま
た、このゲート電極８と同時に形成されるゲート連結線
７１等も同様にしてパターニングすることによって形成
できる。本実施形態において、この第１の導電層の材料
としてはクロム（Ｃｒ）が用いられる。そして、これら
ゲート連結線７１等を形成した後、パターニングマスク
５０を残したまま、また表示領域の下部電極１８に相当
する領域にレジスト４２を塗布してマスク処理した後、
再度リンイオンを高濃度ドーピングする。これにより、
パターニングマスク５０に対してセルフアライン的に不
純物が導入され、ＴＦＴ２１の高濃度ソース領域１０
ａ、おおび高濃度ドレイン領域１２ａが形成される。こ
こで、ポリシリコン層４０のうち、高濃度のリンが導入
されない領域は、ゲート電極８で覆われている領域より
広い。すなわち、ポリシリコン層４０のうち、ゲート電
極８と対向する領域の両側には高濃度ソース領域１０
ａ、高濃度ドレイン領域１２ａとの間に高濃度のリンが
導入されない領域が形成される。

【００１５】続いて、図６（５）に示すように、パター
ニングマスク５０を除去し、この状態でリンイオンを低
濃度でドーピングする。これによりポリシリコン層４０
にはゲート電極８に対してセルフアライン的に不純物が
導入され、低濃度ソース領域１０ｂ、おおび低濃度ドレ
イン領域１２ｂが形成される。またゲート電極８と重な
る領域にはチャネル領域１４が形成される。この後、図
６（６）に示されるように、レジスト４２を剥離した
後、第１の層間絶縁膜３３を積層する。次いで、第１の
層間絶縁膜３３に、ＴＦＴ２１における第１のコンタク
トホールＣ２、Ｃ３、第１および第２の静電破壊防止用
短絡部１，２における第１のコンタクトホール６３，６
５、および切断部における第１のコンタクトホール７３
を開口する。続いて、導電性材料を蒸着等することによ
り第２の導電層を形成し、ＴＦＴ２１におけるソース線
４、ドレイン電極３５、第１の静電破壊防止用短絡部１
におけるソース層６２、第２の静電破壊防止用短絡部２
におけるドレイン層６４、および切断部３における第２
の導電層７２のレジストパターンをそれぞれ形成した後
エッチングを行って、これらソース線４等を形成する。
この第２の導電層の材料は、前記第１の導電層と同じ材
料を用いることが好ましく、本実施形態ではクロム（Ｃ
ｒ）が好適に用いられる。

【００１６】その後、第２の層間絶縁膜３４を積層した
後、ドレイン電極３５上に第２のコンタクトホールＣ１
を形成すると同時に、切断部３に切断用開口部７４を形
成する。その上に透明導電膜を成膜した後、これをパタ
ーニングして第２のコンタクトホールＣ１上に画素電極
２０を形成する。この際、切断用開口部７４上の透明導
電膜は除去する。そしてアレイ基板を完成させる最終工
程として、切断用開口部７４内の第２の導電層７２およ
びその下層のゲート連結線７１を除去してゲート連結線
７１を切断する。本実施形態においては第２の導電層７
２およびゲート連結線７１がクロム（Ｃｒ）で形成され
ているので、これらのクロム層をエッチングすることに
より、切断用開口部７４内の第２の導電層７２およびゲ
ート連結線７１を一括的に除去することができる。この
後、対向基板２２０に対向電極を形成し、前記画素電極
２０と対向電極２２０との間に液晶２５０を充填するな
どの処理を経て液晶装置が完成する。なお、ここでは説
明を省略したが、これらの工程と同時並行的に、周辺回
路や電気的特性検査用ＴＦＴ５、および測定用パット１
００も形成される。また周辺回路と表示領域とでＴＦＴ
の構造が異なる場合など、必要に応じて上記工程の途中
に適宜の工程が追加されることもある。

【００１７】本実施形態の液晶装置によれば、第１の静
電破壊防止用短絡部１を介してＴＦＴ５のソース領域１
０とゲート電極８とが短絡されており、第２の静電破壊
防止用短絡部２を介してＴＦＴ５のドレイン領域１２と
ゲート電極８とが短絡されている。したがって、ＴＦＴ
５のソース領域１０とドレイン領域１２とゲート電極８
とが短絡されており、これら３つの端子が全て同電位と
なっている。このため、製造工程中に静電気が生じて
も、ＴＦＴ５の上記３つの端子間に電位差が生じること
がなく、ＴＦＴが静電破壊されたり、静電気によって特
性が変化したりするのを防止することができる。また、
ゲート連結線７１上には切断部３が設けられており、そ
こに形成されて切断用開口部７４内においては、クロム
からなるゲート連絡線７１上に同じクロムからなる第２
の導電層７２が積層され、この第２の導電層７２が最上
層となっている。したがってアレイ基板の画素電極２０
を形成した後に、切断用開口部７４内のクロム層をエッ
チングして除去することにより、ゲート連結線７１を容
易に切断することができる。したがって、最終的に得ら
れるアレイ基板においては、ＴＦＴ５の３つの端子の短
絡が解除されており、ＴＦＴ５は正常に作動する。

【００１８】また、本実施形態においては、ゲート電極
８から第１の静電破壊防止用短絡部１を経て第２の静電
破壊防止用短絡部２に至るゲート連結線７１上の複数箇
所に切断部３が設けられており、さらにそれぞれの切断
部３には切断用開口部７４が２個ずつ近接して形成され
ている。ところで、アレイ基板製造工程の最終工程にお
いて、ゲート連結線７１を切断するためのエッチングを
行う際には、エッチング不良によって切断用開口部７４
内のゲート連結線７１が完全に除去されない場合も起こ
りうる。そこで、本実施形態のような構成としておけ
ば、いずれかの切断用開口部７４内においてエッチング
不良が生じたとしても、その他の切断用開口部７４内で
ゲート連結線７１が切断される。したがって、ＴＦＴの
短絡が解除されないままアレイ基板が完成されるのを確
実に防止することができる。

【００１９】なお、本実施形態では、ＴＦＴ５のゲート
電極８と同一層からなるゲート層６１に対して、第１の
静電破壊防止用短絡部１においてソース層６２を接触さ
せ、第２の静電破壊防止用短絡部２においてドレイン層
６４を接触させたが、ソース層６２に対して、１箇所で
はゲート層６１を接触させて他の箇所ではドレイン層６
４を接触させる構成、あるいはドレイン層６４に対し
て、１箇所ではゲート層６１を接触させて他の箇所では
ソース層６２を接触させる構成とすることも可能であ
る。あるいは１箇所において、ゲート層６１とソース層
６２とドレイン層６４とを接触させることも可能であ
る。特に、ソース層６２とドレイン層６４とは同一の層
からなり、ゲート層６１はこれとは異なる層からなるの
で、本実施形態の構成とすれば、両層を積層させ、こら
らの間の第１の層間絶縁膜３３に第１のコンタクトホー
ル６３を設けるだけで、ゲート層６１に対してソース層
６２とドレイン層６４をそれぞれ確実に接触させること
ができるので構成が簡単である。

【００２０】また本実施形態では、第１の静電破壊防止
用短絡部１とＴＦＴ５との電気的接続を切断するための
構成、および第２の静電破壊防止用短絡部１とＴＦＴ５
との電気的接続を切断するための構成を、いずれもゲー
ト連結線７１を切断する構成としたが、ソース連結線お
よびドレイン連結線７０をそれぞれ切断する構成とする
ことも可能である。なお、本実施形態では第１および第
２の静電破壊防止用短絡部１，２とは別の箇所に切断部
３を設けたが、これらを同じ位置とすることも可能であ
る。すなわち、第１および第２の静電破壊防止用短絡部
１，２において、ゲート層６１とソース層６３またはド
レイン層６５とが積層している部分に切断用開口部を設
けておき、アレイ基板の最終工程においてこの部分を除
去する構成とすることも可能である。

【００２１】また、本実施形態の液晶装置によれば、ア
レイ基板のＴＦＴを形成すると同時に第１および第２の
静電破壊防止用短絡部と切断部３を形成することができ
るので、製造工程を増加させずに静電破壊を防止するた
めの構造を得ることができる。また、アレイ基板製造の
最終工程で、切断用開口部内のクロム層をエッチングす
ることによって短絡の解除を容易に行うことができる。

【００２２】

【発明の効果】以上説明したように、本発明によれば、
アレイ基板製造中に、薄膜トランジスタのソース領域と
ドレイン領域とゲート電極とを全て短絡させておき、ア
レイ基板製造の最終工程でこの短絡を解除することがで
きるので、製造工程中に生じる静電気によって薄膜トラ
ンジスタが電気的に破壊されたり、特性が変化したりす
るのを確実に防止することができる。

【図面の簡単な説明】

【図１】本発明の液晶装置の一実施形態における静電破
壊防止用短絡部および切断部を示した平面図である。

【図２】図１中II−II線に沿う断面図である。

【図３】図１中III−III線に沿う断面図である。

【図４】本発明の液晶装置の一実施形態における全体構
成を示した平面図である。

【図５】図４中Ｈ−Ｈ’線に沿う断面図である。

【図６】本発明の液晶装置の製造方法の例を工程順に示
した断面図である。

【符号の説明】

１…第１の静電破壊防止用短絡部、２…第２の静電破壊
防止用短絡部、３…切断部、４…ソース線５，２１…
薄膜トランジスタ、６…ゲート線、８…ゲート電極、１
０…ソース領域、１２…ドレイン領域、２０…画素電極
域、３１…ガラス基板、３３…第１の層間絶縁膜、３４
…第２の層間絶縁膜、３５…ドレイン電極、６１…ゲー
ト層、６２…ソース層、７０…ドレイン連結線、７１ゲ
ート連結線、７２…第２の導電層、７４…切断用開口
部、Ｃ２，Ｃ３，６３，６５，７３…第１のコンタクト
ホール、Ｃ１…第２のコンタクトホール。

フロントページの続き (72)発明者青木理東京都千代田区丸の内二丁目２番３号三菱電機株式会社内Ｆターム(参考） 2H092 JA25 JA37 JA46 KA04 KA05 MA04 MA05 MA17 MA19 MA27 MA30 NA14 NA29 PA06 5F110 AA22 BB02 CC02 DD02 EE04 EE44 GG02 GG13 GG25 HJ01 HL04 HM15 NN72 NN80 PP03 QQ03 QQ11 QQ30

Claims

【特許請求の範囲】

【請求項１】一対の対向する基板間に液晶が挟持されて
おり、いずれか一方の基板の内側面上に、ゲート線と、
ソース線と、前記ゲート線およびソース線と接続されて
いる薄膜トランジスタを有する液晶装置であって、前記ゲート線と前記ソース線と前記薄膜トランジスタの
ドレイン電極とを電気的に接続させる静電破壊防止用短
絡部と、前記静電破壊防止用短絡部と薄膜トランジスタとの電気
的接続を必要に応じて切断する切断部とを有することを
特徴とする液晶装置。
【請求項２】前記静電破壊防止用短絡部が、前記ゲート
線と電気的に接続されているゲート層上に、前記ソース
線と電気的に接続されているソース層が積層されてなる
第１の静電破壊防止用短絡部と、前記ゲート線と電気的
に接続されているゲート層上に、前記薄膜トランジスタ
のドレイン電極と電気的に接続されているドレイン層が
積層されてなる第２の静電破壊防止用短絡部とからな
り、前記第１の静電破壊防止用短絡部と薄膜トランジスタと
の電気的接続、および前記第２の静電破壊防止用短絡部
と薄膜トランジスタとの電気的接続を必要に応じて切断
する切断部を有することを特徴とする請求項１記載の液
晶装置。
【請求項３】前記切断部が、前記ゲート線と前記ゲート
層とを連結するゲート連結線上に、該ゲート連結線を外
部から切断するための切断用開口部を複数個形成してな
ることを特徴とする請求項２記載の液晶装置。
【請求項４】前記ゲート線、前記ゲート層、および前記
ゲート連結線が第１の導電層からなり、前記ソース線、
前記ソース層、前記ドレイン電極、および前記ドレイン
層が前記第１の導電層よりも上層に形成された第２の導
電層からなり、前記切断用開口部内においては、前記ゲ
ート連結線上に前記第２の導電層が積層され、該第２の
導電層が最上層となっていることを特徴とする請求項３
記載の液晶装置。
【請求項５】前記第１の導電層と前記第２の導電層とが
同一の材料からなることを特徴とする請求項４記載の液
晶装置。
【請求項６】前記静電破壊防止用短絡部が、周辺回路内
の薄膜トランジスタに接続されていることを特徴とする
請求項１ないし請求項５のいずれかに記載の液晶装置。
【請求項７】絶縁基板上に薄膜トランジスタを形成する
工程を有する液晶装置の製造方法において、第１の導電層からなるゲート線を形成すると同時に、第
１および第２の静電破壊防止用短絡部のゲート層、およ
び該ゲート層と前記ゲート線とを連結するゲート連結線
を前記第１の導電層で形成する工程と、前記第１の導電層上に第１の層間絶縁膜を成膜した後、
薄膜トランジスタのソース領域上、薄膜トランジスタの
ドレイン領域上、第１および第２の静電破壊防止用短絡
部のゲート層上にそれぞれ第１のコンタクトホールを形
成するとともに、切断用開口部形成位置におけるゲート
連結線上の第１の層間絶縁膜を除去する工程と、第１のコンタクトホール形成後、第２の導電層からなる
ソース線およびドレイン電極を形成すると同時に、該第
２の導電層で、第１の静電破壊防止用短絡部の第１のコ
ンタクトホール上にソース層を形成するとともに該ソー
ス層と前記ソース線とを接続するソース連結線を形成
し、第２の静電破壊防止用短絡部の第１のコンタクトホ
ール上にドレイン層を形成するとともに該ドレイン層と
前記ドレイン電極とを接続するドレイン連結線を形成
し、切断用開口部形成位置にも第２の導電層を形成する
工程と、前記第２の導電層上に第２の層間絶縁膜を成膜した後、
該第２の層間絶縁膜に前記ドレイン電極と画素電極とを
接続するための第２のコンタクトホールを形成すると同
時に、前記切断用開口部形成位置における第２の層間絶
縁膜を除去して切断用開口部を形成する工程と、前記画素電極の形成後、前記切断用開口部内の第２の導
電層およびゲート連結線を除去する工程を有することを
特徴とする液晶装置の製造方法。