JP2001244598A - チップ部品実装方法 - Google Patents

チップ部品実装方法

Info

Publication number
JP2001244598A
JP2001244598A JP2000049654A JP2000049654A JP2001244598A JP 2001244598 A JP2001244598 A JP 2001244598A JP 2000049654 A JP2000049654 A JP 2000049654A JP 2000049654 A JP2000049654 A JP 2000049654A JP 2001244598 A JP2001244598 A JP 2001244598A
Authority
JP
Japan
Prior art keywords
mounting
bare chip
wiring board
component
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000049654A
Other languages
English (en)
Inventor
Yukihiko Tsukuda
幸彦 津久田
Minoru Shimada
実 島田
Masaru Sasaki
大 佐々木
Yosuke Kawano
陽介 川野
Shinichi Otsu
伸一 大津
Kazuya Okutomi
一弥 奥冨
Mamoru Kurita
守 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000049654A priority Critical patent/JP2001244598A/ja
Publication of JP2001244598A publication Critical patent/JP2001244598A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 表面実装部品とベアチップ部品とを混載する
プリント配線板において、表面実装部品とベアチップ部
品とを狭間隔で隣接させ、封止形状制限をなくし、吸湿
管理を不要とし、なおかつ高品質接続を可能とした高密
度のチップ部品実装方法を提供する。 【解決手段】 チップ部品実装方法は、ステップＳ２に
より表面実装部品をプリント配線板上に実装した後に、
ステップＳ８によりベアチップ部品をプリント配線板上
に実装するので、従来のようにベアチップ部品上にＣＯ
Ｂスクリーンを覆うことにより生じるデッドスペースが
なくなり、表面実装部品とベアチップ部品が狭間隔で隣
接し、小型化を要する高密度ベアチップ実装を達成する
ことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、表面実装
部品とベアチップ部品とを混載するプリント配線板上に
おける高密度のチップ部品実装方法に関するものであ
る。
【０００２】
【従来の技術】従来、電子機器製品の軽薄短小化のため
に、パッケージ化された半導体の実装からパッケージを
取り除いた半導体素子すなわちベアチップ（Ｂａｒｅ
Ｔｉｐ）と、表面実装部品とが混在するプリント配線板
が用いられていた。
【０００３】このような従来のベアチップと表面実装部
品の実装方法は、図３に示すように、ステップＳ１１に
おいて先にベアチップ部品を実装して、ステップＳ１２
においてその後に表面実装部品を実装するようになされ
ていた。
【０００４】なお、ステップＳ１２における表面実装部
品実装は、詳細には、ステップＳ１３におけるＣＯＢ
（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）スクリーンによるはん
だ印刷、ステップＳ１４における表面実装部品搭載、ス
テップＳ１５におけるリフロー、の各工程の処理からな
る。ステップＳ１５におけるリフローは、両面の場合に
はステップＳ１３〜Ｓ１５までを繰り返す。
【０００５】上述した方法を採用する理由は、以下の３
点である。第１は、先に表面実装部品を実装すると、リ
フロー処理によりプリント配線板に反りが発生して平坦
度がなくなるため、後のベアチップ部品の実装処理の際
にプリント配線板とベアチップとの接続不具合を引き起
こすことがあるためである。
【０００６】第２は、先に表面実装部品を実装するとリ
フロー処理時の炉内粉塵や、はんだ粒子およびフラック
スの飛び散り、また、油脂その他によるプリント配線板
上のベアチップ接続部の汚れにより、洗浄を行わないと
後のベアチップ部品の実装の際に接続不具合を引き起こ
すことがあるためである。
【０００７】第３は、先にベアチップ部品を実装する
と、後に行う表面実装部品の実装処理の中において、図
４に示すように、クリームはんだ４５をスキージ（Ｓｑ
ｕｅｅｚｅ）４６の移動により接続部に塗布するはんだ
印刷を行う際に、プリント配線板４３上にスタッドバン
プ４７、４８およびモールド樹脂によるベアチップ封止
部４４を介して搭載されたベアチップ搭載部品４２を保
護するように覆うＣＯＢスクリーンを使用するが、その
印刷技術が進歩したためである。
【０００８】なお、ベアチップ部品のプリント配線板上
への実装の際の接続方式には、図５に示すように、３方
式がある。図５Ａは、ワイヤボンディング方式を示して
いて、リードフレーム５０上にダイボンド樹脂５１を介
して下端面が固定されたシリコン（Ｓｉ）チップ５２の
上端面のアルミ電極５３に、接合部５４を介して一端が
リードフレーム５０上に接続されたワイヤ５５の他端を
接続するものである。なお、ワイヤ５５は、Ａｕまたは
Ａｌ製で、Ａｕワイヤの場合の接合部５３はＡｕ・Ａｌ
合金、Ａｌワイヤの場合の接合部５３はＡｌ・Ａｌ圧着
で構成される。
【０００９】図５Ｂは、ＴＡＢ（テープ・オートマチッ
ク・ボンディング）方式を示していて、巻回されたフィ
ルムテープ６０下面に付着しているめっき材料６２が塗
布された銅（Ｃｕ）製のリード６１上面を図示しない基
板面に接続し、リード６１下面に、金（Ａｕ）製のスタ
ッドバンプ（突起電極：Ｓｔｕｄ Ｂｕｍｐ）６３をボ
ンディングにより形成し、バリアメタル６４を介してシ
リコン（Ｓｉ）チップ６６の上端面のアルミ電極５３に
接続するものである。なお、めっき材料６２は、Ｓｎま
たはＡｕで、Ｓｎめっきの場合はＡｕＳｎ共晶合金、Ａ
ｕめっきの場合はＡｕ・Ａｕ圧着で構成される。
【００１０】図５Ｃは、フリップチップ（ＦＣ：Ｆｌｉ
ｐ Ｃｈｉｐ）方式を示していて、回路基板７０上面の
基板電極７１上に、はんだ７２およびバリアメタル７３
を介して、シリコン（Ｓｉ）チップ７４の下端面のアル
ミ電極側を接続するものである。
【００１１】
【発明が解決しようとする課題】しかし、ベアチップと
表面実装部品とを混載するプリント配線板において、上
述した従来のベアチップと表面実装部品の実装方法で実
装を行う際には、図４に示したように、ベアチップ搭載
部品４２（高さ２５０〜４００ミクロン）を保護するよ
うに覆うＣＯＢスクリーン４１（厚さ１５０ミクロン）
を使用してはんだ印刷を行って、はんだ上に表面実装部
品を搭載するため、ベアチップ部品と表面実装部品との
隣接する間隔に５ミリメートル程度のデッドスペースが
発生するという不都合があった。
【００１２】この問題は、小型化を要する高密度実装に
おけるベアチップ実装の致命的な問題点であり、ＣＯＢ
スクリーン４１がベアチップ搭載部品４２を覆うための
形状は、ベアチップ搭載部品４２をプリント配線板４３
上にモールドするベアチップ封止部４４の形状に合わせ
る技術が必要となっていた。
【００１３】また、表面実装部品とベアチップ部品とを
混載するプリント配線板において、上述した従来のベア
チップと表面実装部品の実装方法で実装を行う際には、
プリント配線板の両面に表面実装が必要な場合には、２
回のリフロー工程を通過することになる。これにより、
ベアチップ搭載部品が２回までも高温状態になるため、
ベアチップ搭載部品で吸湿した水分がリフロー処理で爆
発してクラックを生じる現象（いわゆるポップコーン現
象）を起こしことがあり、これを防止するために吸湿管
理をする必要が生じるという不都合があった。
【００１４】また、２回までもリフロー処理に耐えるベ
アチップ接続方法と長期接続信頼性の評価も必要となっ
ていた。
【００１５】そこで、本発明は、かかる点に鑑みてなさ
れたものであり、表面実装部品とベアチップ部品とを混
載するプリント配線板において、表面実装部品とベアチ
ップ部品とを狭間隔で隣接させ、封止形状制限をなく
し、吸湿管理を不要とし、なおかつ高品質接続を可能と
した高密度のチップ部品実装方法を提供することを課題
とするものである。
【００１６】
【課題を解決するための手段】本発明のチップ部品実装
方法は、表面実装部品とベアチップ部品とを混載するプ
リント配線板上における高密度のチップ部品実装方法に
おいて、表面実装部品をプリント配線板上に実装した後
に、ベアチップ部品をプリント配線板上に実装するもの
である。
【００１７】従って本発明によれば、以下の作用をす
る。ベアチップ搭載部をカバーし、表面実装部品を先に
実装した後に、カバーを取り外してベアチップ部品を実
装する。これにより、表面実装部品とベアチップ部品と
が狭間隔で隣接し、小型化を要する高密度実装が高品質
で可能となる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。本実施の形態のチップ部品実装方法は、表
面実装部品とベアチップ部品とを混載するプリント配線
板上における高密度のチップ部品実装方法において、ベ
アチップ搭載部をカバーし、表面実装部品を先に実装し
た後に、カバーを取り外してベアチップ部品を実装する
ことにより、表面実装部品とベアチップ部品とを狭間隔
で隣接させ、小型化を要する高密度実装が高品質で可能
となるものである。
【００１９】図１は、本実施の形態のチップ部品実装方
法の工程を示すフローチャートである。図２は、主要工
程の説明図である。本実施の形態のベアチップと表面実
装部品の実装方法は、図１に示すように、まず、ステッ
プＳ１において耐熱カバーの取り付けを行い、そして、
ステップＳ２で先に表面実装部品を実装した後に、ステ
ップＳ７で耐熱カバーを取り外し、ステップＳ８でベア
チップ部品を実装するようにした。
【００２０】上述した耐熱カバーは、高分子耐熱構造の
絶縁テープの一例としてポリイミドテープを用いること
ができる。
【００２１】具体的には、図２Ａにポリイミドテープ貼
付工程を示すように、プリント基板７上のベアチップ搭
載部８にポリイミドテープ９を貼付する。
【００２２】また、これに限らず、ポリイミドテープ９
の代わりに耐熱を有する他の材料を用いても良い。
【００２３】また、これに限らず、ポリイミドテープ９
の代わりに熱硬化型液状マスク材料を用いても良い。こ
の場合、ステップＳ１において耐熱硬化型液状マスク材
料を印刷工程と同様に印刷し、またはディスペンサーを
用いて塗布し、ステップＳ６におけるリフロー工程で耐
熱硬化型液状マスク材料を成膜してカバーを形成する。
【００２４】なお、ステップＳ２における表面実装部品
実装は、詳細には、ステップＳ３におけるスクリーンに
よるはんだ印刷、ステップＳ５における表面実装部品搭
載、ステップＳ６におけるリフロー、の各工程の処理で
片面の実装が終了する。ステップＳ６におけるリフロー
工程において、両面の実装が必要な場合にはステップＳ
３へ戻り、ステップＳ３〜Ｓ６までを繰り返す。
【００２５】なお、ステップＳ２の表面実装部品の実装
の中においては、ステップＳ３でクリームはんだを印刷
するが、この場合、ポリイミドテープの凸部分に対応し
てスクリーンを凹加工させる。
【００２６】具体的には、図２Ｂにはんだ印刷工程を示
すように、プリント配線板７上のベアチップ搭載部８上
に貼付されたポリイミドテープ９の凸部分が生じるの
で、スクリーン１１は対応する部分のスクリーン１１を
凹加工する。これにより、スキージ６が平坦なスクリー
ン１１上を矢印方向に移動して、スクリーン１１上のク
リームはんだ１２−１〜１２−３のようにスクリーン１
１の凹部１３−１〜１３−２に充填印刷する。
【００２７】また、ステップＳ３でクリームはんだをプ
リント基板に印刷した後に、ステップＳ５でチップマウ
ンターを用いて表面実装部品をプリント基板の搭載部に
搭載し、ステップＳ６でリフローを行い、片面の実装を
終了する。
【００２８】具体的には、図２Ｃに表面実装部品搭載・
リフロー工程を示すように、プリント配線板７の４隅の
位置を基準にして、予めインプットされた表面実装部品
の配置位置に基づいて、チップマウンターにより各配置
位置に各表面実装部品１４を搭載する。
【００２９】また、両面実装の際には、再度ステップＳ
３でクリームはんだをプリント基板に印刷して、ステッ
プＳ５の表面実装部品搭載、ステップＳ６のリフローま
でを繰り返す。
【００３０】そして、表面実装終了後、ステップＳ７で
ポリイミドテープを取り外し、ステップＳ８でベアチッ
プ部品を搭載して、モールド樹脂を用いて封止する。
【００３１】具体的には、図２Ｄにポリイミドテープ取
り外し工程を示すように、プリント基板７上のベアチッ
プ搭載部８に貼付されたポリイミドテープ９を真空吸着
装置などにより吸着して取り外しをする。
【００３２】また、図２Ｅにベアチップ実装工程を示す
ように、プリント基板７上のベアチップ搭載部８にチッ
プマウンターによりベアチップ１５を搭載する。
【００３３】この場合、表面実装後にベアチップ部品を
搭載するので、ベアチップ部品と表面実装部品との間に
デッドスペースが生じることがなく、間隔を狭くするこ
とにより、高密度実装をすることができる。
【００３４】また、ベアチップ封止部の形状は何等制限
がなく最小にすることができるので、高密度実装をする
ことができる。
【００３５】また、ステップＳ１における耐熱カバーの
取り付けの工程に替えて、ステップＳ４において耐熱ダ
ミー部品を搭載しても良い。
【００３６】この場合、ステップＳ２における表面実装
部品実装は、詳細には、ステップＳ３におけるスクリー
ンによるはんだ印刷を行い、次にステップＳ４における
耐熱ダミー部品の搭載を行い、ステップＳ５における表
面実装部品搭載を行って、ステップＳ６におけるリフロ
ーを行って片面の実装を終了する。同様に、両面の場合
にはステップＳ３〜Ｓ６までを繰り返す。
【００３７】表面実装終了後、ステップＳ７で耐熱ダミ
ー部品を取り外し、ステップＳ８でベアチップ部品を実
装する。
【００３８】このように、上述した実施の形態では、耐
熱カバー（または耐熱ダミー部品）を取り付けた後に、
表面実装を行う例を示したが、耐熱カバー材（または耐
熱ダミー部品）と表面実装部品のチップマウンターによ
る搭載順序はどちらが先でも構わない。
【００３９】上述した本実施の形態によれば、表面実装
部品実装後に、ベアチップ部品を実装するので、従来の
ようにベアチップ部品上にＣＯＢスクリーンを覆うこと
により生じるデッドスペースがなくなり、表面実装部品
とベアチップ部品が狭間隔で隣接し、小型化を要する高
密度ベアチップ実装が達成できる。
【００４０】また、耐熱カバーを用いることにより、リ
フロー処理時の炉内粉塵やはんだ粒子・フラックスの飛
び散り、また、油脂その他によるプリント配線板上のベ
アチップ接続部の汚れが生じないため、洗浄も行わない
ので工程減となり、後のベアチップ部品の実装の際に接
続不具合を引き起こすことがない。
【００４１】また、ポリイミドテープを用いることによ
り、ポリイミドテープの取り外し時にテープの粘着力で
初期付着のダストを取り除くことができる。
【００４２】また、ＣＯＢスクリーンを用いないため、
形状にとらわれないベアチップの封止が可能となり、コ
ストダウンを図ることができる。
【００４３】また、ベアチップを搭載した状態でリフロ
ー工程を通過することがなくなるため、従来のようにベ
アチップ部品におけるポップコーン現象も発生せず、吸
湿管理を不要とすることができる。
【００４４】また、耐熱ベアチップ接続方法と接続材料
の選定、そして熱影響による長期接続の信頼性評価も不
要とすることができ、開発期間の短縮を図ることができ
る。
【００４５】
【発明の効果】この発明のチップ部品実装方法は、表面
実装部品とベアチップ部品とを混載するプリント配線板
上における高密度のチップ部品実装方法において、表面
実装部品をプリント配線板上に実装した後に、ベアチッ
プ部品をプリント配線板上に実装するので、従来のよう
にベアチップ部品上にＣＯＢスクリーンを覆うことによ
り生じるデッドスペースがなくなり、表面実装部品とベ
アチップ部品が狭間隔で隣接し、小型化を要する高密度
ベアチップ実装を達成することができるという効果を奏
する。
【００４６】また、この発明のチップ部品実装方法は、
上述において、表面実装部品をプリント配線板上に実装
する際に、プリント配線板上のベアチップ部品の搭載部
に所定のカバーを付すので、リフロー処理時の油脂その
他によるプリント配線板上のベアチップ接続部の汚れが
生じないため、洗浄も行わないので工程減となり、後の
ベアチップ部品の実装の際に接続不具合を引き起こさな
いようにすることができるという効果を奏する。
【００４７】また、この発明のチップ部品実装方法は、
上述において、カバーは耐熱材料であるので、リフロー
処理時の高温の炉内粉塵や高温のはんだ粒子・フラック
スの飛び散りよるプリント配線板上のベアチップ接続部
の汚れが生じないため、洗浄も行わないので工程減とな
り、後のベアチップ部品の実装の際に接続不具合を引き
起こさないようにすることができるという効果を奏す
る。
【００４８】また、この発明のチップ部品実装方法は、
上述において、カバーは熱硬化型材料であるので、耐熱
硬化型液状マスク材料を印刷工程と同様に印刷し、また
はディスペンサーを用いて塗布し、リフロー工程で耐熱
硬化型液状マスク材料を成膜してカバーを形成すること
ができるという効果を奏する。
【００４９】また、この発明のチップ部品実装方法は、
上述において、カバーは耐熱ダミー部品であるので、表
面実装部品搭載と同様の工程で耐熱ダミー部品の搭載を
行い、カバー工程を簡略化することができるという効果
を奏する。
【図面の簡単な説明】
【図１】本実施の形態のチップ部品実装方法の工程を示
すフローチャートである。
【図２】本実施の形態の主要工程の説明図であり、図２
Ａはポリイミドテープ貼付工程、図２Ｂははんだ印刷工
程、図２Ｃは表面実装部品搭載・リフロー工程、図２Ｄ
はポリイミドテープ取り外し工程、図２Ｅはベアチップ
実装工程である。
【図３】従来のチップ部品実装方法の工程を示すフロー
チャートである。
【図４】ＣＯＢスクリーンの断面を示す図である。
【図５】ベアチップ接続方式を示す図であり、図５Ａは
ワイヤボンディング方式、図５ＢはＴＡＢ方式、図５Ｃ
はＦＣ方式である。
【符号の説明】
７……プリント配線板、８……ベアチップ搭載部、９…
…ポリイミドテープ、１５……ベアチップ、
フロントページの続き (72)発明者 佐々木 大 埼玉県坂戸市塚越1300番地 ソニーボンソ ン株式会社内 (72)発明者 川野 陽介 埼玉県坂戸市塚越1300番地 ソニーボンソ ン株式会社内 (72)発明者 大津 伸一 埼玉県坂戸市塚越1300番地 ソニーボンソ ン株式会社内 (72)発明者 奥冨 一弥 埼玉県坂戸市塚越1300番地 ソニーボンソ ン株式会社内 (72)発明者 栗田 守 埼玉県坂戸市塚越1300番地 ソニーボンソ ン株式会社内 Ｆターム(参考） 5E319 AB05 BB05 CD29 5E336 AA04 BB01 CC55 EE03 5F044 LL00

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 表面実装部品とベアチップ部品とを混載
    するプリント配線板上における高密度のチップ部品実装
    方法において、 上記表面実装部品を上記プリント配線板上に実装した後
    に、上記ベアチップ部品を上記プリント配線板上に実装
    することを特徴とするチップ部品実装方法。
  2. 【請求項２】 請求項１記載のチップ部品実装方法にお
    いて、 上記表面実装部品を上記プリント配線板上に実装する際
    に、上記プリント配線板上の上記ベアチップ部品の搭載
    部に所定のカバーを付すことを特徴とするチップ部品実
    装方法。
  3. 【請求項３】 請求項２記載のチップ部品実装方法にお
    いて、 上記カバーは耐熱材料であることを特徴とするチップ部
    品実装方法。
  4. 【請求項４】 請求項２記載のチップ部品実装方法にお
    いて、 上記カバーは熱硬化型材料であることを特徴とするチッ
    プ部品実装方法。
  5. 【請求項５】 請求項２記載のチップ部品実装方法にお
    いて、 上記カバーは耐熱ダミー部品であることを特徴とするチ
    ップ部品実装方法。
JP2000049654A 2000-02-25 2000-02-25 チップ部品実装方法 Pending JP2001244598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000049654A JP2001244598A (ja) 2000-02-25 2000-02-25 チップ部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000049654A JP2001244598A (ja) 2000-02-25 2000-02-25 チップ部品実装方法

Publications (1)

Publication Number Publication Date
JP2001244598A true JP2001244598A (ja) 2001-09-07

Family

ID=18571559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000049654A Pending JP2001244598A (ja) 2000-02-25 2000-02-25 チップ部品実装方法

Country Status (1)

Country Link
JP (1) JP2001244598A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081881A (ja) * 2005-09-14 2007-03-29 Nitto Denko Corp 通音膜、通音膜付き電子部品及びその電子部品を実装した回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081881A (ja) * 2005-09-14 2007-03-29 Nitto Denko Corp 通音膜、通音膜付き電子部品及びその電子部品を実装した回路基板の製造方法

Similar Documents

Publication Publication Date Title
JP5226087B2 (ja) 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ
TWI549204B (zh) Manufacturing method of semiconductor device
JP2949490B2 (ja) 半導体パッケージの製造方法
KR101140518B1 (ko) 배선 기판 및 반도체 장치
US5814401A (en) Selectively filled adhesive film containing a fluxing agent
KR100592121B1 (ko) 플립 칩 조립을 위한 무세정 플럭스
US7452750B2 (en) Capacitor attachment method
US6319828B1 (en) Method for manufacturing a chip scale package having copper traces selectively plated with gold
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2000040713A (ja) 半導体パッケージの製造方法
JP2001244598A (ja) チップ部品実装方法
JPH11168116A (ja) 半導体チップ用電極バンプ
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JPH09214095A (ja) 基板および回路モジュールおよび回路モジュールの製造方法
JP2651608B2 (ja) 電子部品搭載用基板
JPH09213702A (ja) 半導体装置及び半導体装置の実装方法
JPH07273146A (ja) 半導体装置の実装方法
JP3563170B2 (ja) 半導体装置の製造方法
JP3893100B2 (ja) 配線基板への電子部品搭載方法
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
US20040217380A1 (en) Semiconductor device, electronic device, electronic apparatus, method for manufacturing a semiconductor device, and method for manufacturing an electronic device
JPS59215759A (ja) 半導体装置
JPS58103198A (ja) 電子部品の取付け方法
JP2001267368A (ja) フリップチップ実装構造