JP2001236786A - ダイナミック回路とそのダイナミック回路を用いた半導体集積回路装置 - Google Patents

ダイナミック回路とそのダイナミック回路を用いた半導体集積回路装置

Info

Publication number
JP2001236786A
JP2001236786A JP2000040582A JP2000040582A JP2001236786A JP 2001236786 A JP2001236786 A JP 2001236786A JP 2000040582 A JP2000040582 A JP 2000040582A JP 2000040582 A JP2000040582 A JP 2000040582A JP 2001236786 A JP2001236786 A JP 2001236786A
Authority
JP
Japan
Prior art keywords
dynamic
wiring
circuit
potential
precharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000040582A
Other languages
English (en)
Inventor
Koshiro Murayama
浩司郎 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Kioxia Systems Co Ltd
Original Assignee
Toshiba Corp
Toshiba Memory Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Memory Systems Co Ltd filed Critical Toshiba Corp
Priority to JP2000040582A priority Critical patent/JP2001236786A/ja
Publication of JP2001236786A publication Critical patent/JP2001236786A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ダイナミック配線に対するチャージアップを
行い、短いプリチャージ期間でも誤動作のないダイナミ
ック回路を提供する。 【解決手段】 電源ノードVccとダイナミック配線3
との間にプリチャージ制御信号によって制御されるプリ
チャージ用MOSトランジスタ6(プリチャージ回路)
と、プリチャージ制御信号により制御された期間に前記
ダイナミック配線3をプリチャージし、入力信号2に応
じてオン・オフ動作してダイナミック配線3をディスチ
ャージするNMOSトランジスタ7(ディスチャージ回
路)と、ダイナミック配線3に近接してカップリング作
用を有する隣接配線11を形成し、この隣接配線11を
プリチャージすることによってダイナミック配線3の電
位レベルを引き上げる電位補正回路とを具備したことを
特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】 本発明は、半導体集積回路
装置に用いられるダイナミック回路に関する。
【0002】
【従来の技術】図8は、プリチャージ機能を有するダイ
ナミック回路の従来例を示すものである。図8におい
て、電源電位Vccが供給されるVccノードとダイナミッ
ク配線3との間にプリチャージ用のPMOSトランジス
タ6のソース及びドレインが接続され、プリチャージ制
御信号ノード1はこのPMOSトランジスタ6のゲート
に接続されている。また、ダイナミック配線3の電位を
ディスチャージするためにダイナミック配線3と接地電
位GNDとの間にNMOSトランジスタ7のドレイン及
びソースが共通に接続され、ゲートに対して入力信号ノ
ード2が接続されている。なお、実際の回路では、前記
NMOSトランジスタ7は、複数個設けられ、NMOS
トランジスタ7の各ドレイン及び各ソースが共通に接続
され、各ゲートに対しても入力信号ノード2が接続され
る構成をとっているが、ここでは、便宜上省略してい
る。さらに、ダイナミック配線3と出力信号ノード5と
の間にはダイナミック配線3の電位を読み取るバッファ
回路4が設けられ、ダイナミック配線3の電位を読み取
りこれを出力信号ノード5へ出力している。なお、この
バッファ回路4も複数個設けられているが、便宜上省略
する。また、ダイナミック配線3にはプリチャージされ
る電荷を保持する寄生容量及び寄生抵抗8,9が存在し
ている。
【0003】次に、このダイナミック回路の動作につい
て説明する。プリチャージ制御信号ノード1が“L”レ
ベルになると、PMOSトランジスタ6がオン状態とな
り、ダイナミック配線3がVcc電位にプリチャージさ
れる。そして、このダイナミック配線3の“H”レベル
の電位をバッファ回路4が読み取り、出力信号ノード5
へ“H”レベルの電位を出力する。ところが、この構成
にあっては、図9(a)に示すように、動作速度(クロ
ック周波数)を上げ、PMOSトランジスタ6のオン状
態(プリチャージ期間A)が短くなった場合には、この
プリチャージ期間内では、寄生容量及び寄生抵抗8,9
に対して十分な電荷をプリチャージすることができず、
ダイナミック配線3の電位がバッファ回路4のしきい値
(スレッシュホールド値)を越えることができず、誤動
作を生じてしまう。また、図9(b)に示すように、バ
ッファ回路4のしきい値を越えたとしてもダイナミック
配線3に十分な電荷がプリチャージされておらず、その
後、バッファ回路4が“H”レベル出力を読み取るため
の読み取り期間Bが短くなってしまう問題がある。な
お、図中、破線で示される電位は本来必要とするプリチ
ャージ期間や読み取り期間などを表している。
【0004】一方、図10は他の従来例を示すものであ
る。図10において、このダイナミック回路には、プリ
チャージされたダイナミック配線3の電位を保持する電
位保持回路10が追加されている。このダイナミック回
路の動作についても、図11(a)に示すように、PM
OSトランジスタ6のオン状態(プリチャージ期間A)
が短くなった場合に、先ず、プリチャージされたダイナ
ミック配線3の電位はバッファ回路4のしきい値を越え
て出力信号ノード5の電位が“H”レベルとなる。とこ
ろが、プリチャージ不足によってダイナミック配線3の
電位が電位保持回路10のしきい値を越えることができ
ない状況が発生した場合には、電位保持できずに出力ノ
ード5の電位が“L”に戻り読み取り期間Bが短くなっ
てしまう場合がある。また、図11(b)に示すよう
に、ダイナミック配線3がプリチャージされて“H”レ
ベルの保持状態で、NMOSトランジスタ7をオンさせ
てダイナミック配線3をディスチャージした場合にあっ
ては、寄生容量及び寄生抵抗8,9の存在により電位保
持回路10のしきい値を越える時間が長くかかり読み取
り可能期間Bが短くなるという問題がある。なお、図
中、破線で示される電位は本来必要とするプリチャージ
期間や読み取り期間などを表している。
【0005】
【発明が解決しようとする課題】前記したように従来の
ダイナミック回路においては、動作速度(クロック周波
数)を上げ、プリチャージ期間が短くなった場合にはダ
イナミック配線に十分な電荷を与えることができず、電
位低下による読み取り動作の誤動作が生じるという問題
があった。本発明は前記課題を解決するべくなされたも
ので、ダイナミック配線に対するチャージアップを行
い、短いプリチャージ期間でも誤動作のないダイナミッ
ク回路を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明のダイナミック回
路は、電源ノードとダイナミック配線との間にソース及
びドレインが接続され、ゲート電位がプリチャージ制御
信号によって制御されるプリチャージ用MOSトランジ
スタを有し、プリチャージ制御信号により制御された期
間に前記ダイナミック配線をプリチャージするプリチャ
ージ回路と、ダイナミック配線と接地電位との間に接続
され、入力信号に応じてオン・オフ状態が制御されるデ
ィスチャージ回路と、ダイナミック配線に近接してカッ
プリング作用を有する隣接配線を形成し、この隣接配線
をプリチャージすることによってダイナミック配線の電
位レベルを引き上げる電位補正回路とを具備したことを
特徴とする。また、本発明のダイナミック回路を半導体
チップ(半導体集積回路装置)に適用した場合にあって
は、ダイナミック配線と隣接配線とは絶縁膜を介した2
層のメタル配線による積層構造、あるいは並列構造によ
るメタル配線によって構成されたカップリング領域を具
備したことを特徴とする。また、本発明のダイナミック
回路は、プリチャージ制御信号ノードと隣接配線とを接
続し、ダイナミック配線へのプリチャージがオフすると
同時にダイナミック配線の電位レベルを引き上げるよう
に構成しても良い。
【0007】
【発明の実施の形態】以下、本発明の実施の形態につき
図面を参照して説明する。 (第1の実施形態)図1は、本発明の第1の実施形態に
係るダイナミック回路を示している。図1において、電
源電位が供給されるVccノードとダイナミック配線3
との間には、プリチャージ用のPMOSトランジスタ6
(プリチャージ回路)のソース及びドレインが接続さ
れ、プリチャージ制御信号ノード1にはゲートが接続さ
れている。また、ダイナミック配線3と接地電位GND
との間には、ディスチャージ用のNMOSトランジスタ
7(ディスチャージ回路)のソース及びドレインが接続
され、入力信号ノード2にはゲートが接続されている。
なお、実際の回路では、図7に示すように、ダイナミッ
ク配線3と接地電位GNDとの間には複数からなるNM
OSトランジスタ7のソース及びドレインが共通に接続
されているが、この図1では便宜上省略している。ダイ
ナミック配線3の出力側にはプリチャージされたダイナ
ミック配線3の電位を読み取るバッファ回路4が設けら
れており、バッファ回路4の出力は出力信号ノード5に
接続される。なお、このバッファ回路4も複数個設けら
れているが、ここでは便宜上省略する。
【0008】また、ダイナミック配線3と、このダイナ
ミック配線3に近接して配置され、カップリング作用を
有する隣接配線11とによってカップリング領域15を
構成する。このカップリング領域15は、図7において
その概略構成を示すように、半導体チップ(半導体集積
回路)に形成されたダイナミック配線3によって隣接配
線11がカップリング作用有するように配置されてい
る。実際には、半導体チップの基板上にダイナミック配
線3及び隣接配線11がそれぞれメタル配線(アルミ
層)で構成され、これらのメタル配線が酸化シリコン膜
(絶縁膜)を介して積層構造でレイアウトされている。
また、他の構成例としてこれらのメタル配線は積層構造
ではなく、基板上にメタル配線(アルミ層)を並列に形
成した後、PSG(リン珪酸ガラス)を被せる構成によ
ってカップリング領域15を構成してもよい。また、プ
リチャージ制御信号1と隣接配線11との間には、ダイ
ナミック配線3の電位を引き上げるため電位補正回路1
2が接続されている。この電位補正回路12は、PMO
Sトランジスタ13と遅延信号回路14から構成されて
おり、PMOSトランジスタ13はそのソース・ドレイ
ンが電源電位Vccと隣接配線11とにそれぞれ接続さ
れている。また、遅延信号回路14は、その入力側がプ
リチャージ制御信号ノード1に接続され、出力側は前記
PMOSトランジスタ13のゲートに接続されている。
【0009】また、隣接配線11には、PMOSトラン
ジスタ13のオフ後、電荷レベルをゆっくりと引き下げ
るための高抵抗R1が接続されている。なお、このダイ
ナミック回路においても従来例と同様にダイナミック配
線3に寄生容量及び寄生抵抗が存在しているが、図示は
省略している。次に、このダイナミック回路の動作につ
いて図1及び図2を参照して説明する。プリチャージ制
御信号1が“L”レベル(プリチャージ期間)になる
と、プリチャージ用のPMOSトランジスタ6がオン状
態となり、ダイナミック配線3がVcc電位(“H”レ
ベル)にプリチャージされる。さらに、遅延信号回路1
4で遅延されたゲート制御信号16によってPMOSト
ランジスタ13がオン状態となり、隣接配線11の電位
が引き上げられ、カップリング作用によりダイナミック
配線3の電荷レベルがさらに引き上げられると共に、高
抵抗R1の働きにより電荷レベルはゆっくりと引き下げ
られ、読み取り期間Bを長くなる。そして、ダイナミッ
ク配線3に保持される“H”レベルの電位をバッファ回
路4が読み取り、そのデータが“1”であることを判定
する。なお、図2では“H”レベルを保持する状態での
一例を示している。
【0010】一方、ディスチャージ動作によりダイナミ
ック配線3で保持される電荷を“L”レベルに反転させ
た場合には(図示省略)、バッファ回路4は“L”レベ
ルを読み取り、そのデータが“0”であると判定する。
具体的なディスチャージ動作としては、入力信号ノード
2に“H”レベルの入力信号にすることで、NMOSト
ランジスタ7(ディスチャージ回路)をオンさせ、ダイ
ナミック配線3の電荷をディスチャージする。なお、図
2に示す破線による電位の変化は、図1に示される電位
補正回路12を除去した場合における電位変化を示して
いる。 (第2の実施形態)図3は、第2の実施形態に係るダイ
ナミック回路を示している。図3に示すダイナミック回
路は、図1に示したダイナミック回路に比べて、高抵抗
R1が無く、電位補正回路12が異なるだけで、その他
は同じ構成である。電位補正回路12は、例えば、バッ
ファ回路からなり、“H”レベルの入力信号を受けて、
“H”レベルの出力を隣接配線11に印加するように構
成される。次に、このダイナミック回路の動作について
図3及び図4を参照して説明する。図4(a)に示すよ
うに、プリチャージ制御信号1が“L”レベル(プリチ
ャージ期間)になると、プリチャージ用のPMOSトラ
ンジスタ6がオン状態となり、ダイナミック配線3がV
cc電位(“H”レベル)にプリチャージされる。プリ
チャージ期間Aが終了するとダイナミック配線3の電位
は徐々に低下していくが、電位補正回路12に“H”レ
ベルの制御信号17を入力することで、隣接配線11は
“H”レベルの電位に引き上げられ、さらに、カップリ
ング作用によりダイナミック配線3の電荷レベルが引き
上げられる。この結果、バッファ回路4のしきい値を越
えて“L”レベルに反転する迄の時間が延び、読み取り
期間Bが長くなる。
【0011】そして、ダイナミック配線3に保持される
“H”レベルの電位をバッファ回路4が読み取り、その
データが“1”であることを判定する。一方、図4
(b)に示すように、ディスチャージ動作により、NM
OSトランジスタ7をオンさせてダイナミック配線3で
保持される電位を“L”レベルに反転させた場合には、
バッファ回路4は“L”レベルを読み取り、そのデータ
が“0”であると判定する。この場合、隣接配線11に
印加されている制御信号17が“H”レベルから“L”
レベルへの反転信号を出すタイミングは、ディスチャー
ジ用のNMOSトランジスタ7のオン動作と同タイミン
グで出力することで、ダイナミック配線3の電位低下は
カップリング作用との相乗効果で早まり、その分、
“L”レベルの読み取り可能期間がB1からB2へと早
くなる。したがって、破線で示す従来例に比べてデータ
が“0”であることを判定するための読み取り可能なタ
イミングが早まる。 (第3の実施形態)図5は、第3の実施形態に係るダイ
ナミック回路を示している。図5に示すダイナミック回
路は、電位補正回路を無くし、プリチャージ制御信号ノ
ードと隣接配線とを接続した構成としたもので、その他
の構成は図3に示す構成である第2の実施の形態と同じ
である。
【0012】このダイナミック回路の動作では、プリチ
ャージ用のPMOSトランジスタ6がオン状態となり、
ダイナミック配線3がVcc電位にプリチャージされ、
プリチャージ信号がオフすると同時に隣接配線11の電
位が“H”レベルに引き上げられるので、図6に示すよ
うにダイナミック配線3の電位はカップリング作用によ
り電荷レベルがさらに引き上げられ、破線に示す従来例
に比べて読み取り期間Bを長くすることができ、前記の
各実施の形態と同様の効果が得られる。
【0013】
【発明の効果】以上のように本発明によれば、動作速度
を上げてプリチャージ期間が短くなった場合において
も、ダイナミック配線に対する電荷不足を補正して、電
荷保持時間を適正に設定でき、誤動作のないダイナミッ
ク回路を提供できる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態に係るダイナミッ
ク回路を示す図。
【図2】 図1のダイナミック回路の動作を示すタイミ
ング波形図。
【図3】 本発明の第2の実施の形態に係るダイナミッ
ク回路を示す図。
【図4】 図3のダイナミック回路の動作を示すタイミ
ング波形図。
【図5】 本発明の第3の実施の形態に係るダイナミッ
ク回路を示す図。
【図6】 図5のダイナミック回路の動作を示すタイミ
ング波形図。
【図7】 本発明に係る半導体チップ(集積回路)に形
成されたカップリング領域を示す概略平面図。
【図8】 プリチャージ機能を有するダイナミック回路
の従来例を示す回路図。
【図9】 図8のダイナミック回路の動作を示すタイミ
ング波形図。
【図10】 プリチャージ機能を有するダイナミック回
路の他の従来例を示す回路図。
【図11】 図10のダイナミック回路の動作を示すタ
イミング波形図。
【符号の説明】
Vcc…電源電位ノード GND…接地電位 1…プリチャージ制御信号ノード 3…ダイナミック配線 4…バッファ回路 5…出力信号ノード 6…PMOSトランジスタ(プリチャージ回路) 7…NMOSトランジスタ(ディスチャージ回路) 11…隣接配線 12…電位補正回路 13…PMOSトランジスタ 14…遅延信号回路 15…カップリング領域 16…ゲート制御信号
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B015 HH01 JJ11 JJ21 KA33 KA35 KA36 KB03 KB05 KB06 PP03 5B024 AA03 AA15 BA07 BA29 CA07 5B025 AD11 AE05 AE08 5F038 AV06 CA05 CD01 CD08 CD09 CD12 CD13 CD18 DF06 EZ20

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 電源ノードとダイナミック配線との間に
    ソース及びドレインが接続され、ゲート電位がプリチャ
    ージ制御信号によって制御されるプリチャージ用MOS
    トランジスタを有し、プリチャージ制御信号により制御
    された期間に前記ダイナミック配線をプリチャージする
    プリチャージ回路と、 ダイナミック配線と接地電位との間に接続され、入力信
    号に応じてオン・オフ状態が制御されるディスチャージ
    回路と、 ダイナミック配線に近接してカップリング作用を有する
    隣接配線を形成し、この隣接配線をプリチャージするこ
    とによってダイナミック配線の電位レベルを引き上げる
    電位補正回路とを具備したことを特徴とするダイナミッ
    ク回路。
  2. 【請求項2】 ダイナミック配線と隣接配線とは絶縁膜
    を介した2層のメタル配線による積層構造によって構成
    されたカップリング領域を具備したことを特徴とする請
    求項1記載のダイナミック回路を用いた半導体集積回路
    装置。
  3. 【請求項3】 ダイナミック配線と隣接配線とは並列構
    造によるメタル配線によって構成されたカップリング領
    域を具備したことを特徴とする請求項1記載のダイナミ
    ック回路を用いた半導体集積回路装置。
  4. 【請求項4】 前記電位補正回路は、ダイナミック配線
    をプリチャージするプリチャージ制御信号を入力して遅
    延信号を出力する遅延信号回路と、 この遅延信号回路と接続され、遅延信号によって前記隣
    接配線を電源ノード電位にプリチャージするプリチャー
    ジ用MOSトランジスタとを具備したことを特徴とする
    請求項1記載のダイナミック回路。
  5. 【請求項5】 前記電位補正回路は、ダイナミック配線
    へのプリチャージ制御信号がオフされた後に隣接配線を
    プリチャージさせる信号を出力することを特徴とする請
    求項1記載のダイナミック回路。
  6. 【請求項6】 前記電位補正回路は、隣接配線をプリチ
    ャージした後、前記ディスチャージ回路がオン動作する
    と同時に隣接配線の電位をディスチャージさせる信号を
    出力すること特徴とする請求項5記載のダイナミック回
    路。
  7. 【請求項7】 電源ノードとダイナミック配線との間に
    ソース及びドレインが接続され、ゲート電位がプリチャ
    ージ制御信号によって制御されるプリチャージ用MOS
    トランジスタを有し、プリチャージ制御信号により制御
    された期間に前記ダイナミック配線をプリチャージする
    プリチャージ回路と、 ダイナミック配線と接地電位との間に接続され、入力信
    号に応じてオン・オフ状態が制御されるディスチャージ
    回路とを具備し、 前記ダイナミック配線に近接してカップリング作用を有
    する隣接配線を形成すると共にこの隣接配線とプリチャ
    ージ制御信号とを接続し、ダイナミック配線へのプリチ
    ャージがオフするのと同時にダイナミック配線の電位レ
    ベルを引き上げるように構成したことを特徴とするダイ
    ナミック回路。
JP2000040582A 2000-02-18 2000-02-18 ダイナミック回路とそのダイナミック回路を用いた半導体集積回路装置 Pending JP2001236786A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000040582A JP2001236786A (ja) 2000-02-18 2000-02-18 ダイナミック回路とそのダイナミック回路を用いた半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000040582A JP2001236786A (ja) 2000-02-18 2000-02-18 ダイナミック回路とそのダイナミック回路を用いた半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2001236786A true JP2001236786A (ja) 2001-08-31

Family

ID=18563942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000040582A Pending JP2001236786A (ja) 2000-02-18 2000-02-18 ダイナミック回路とそのダイナミック回路を用いた半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2001236786A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064516A (ja) * 2007-09-06 2009-03-26 Toshiba Corp 不揮発性半導体記憶装置
KR20120004026A (ko) * 2010-07-06 2012-01-12 삼성전자주식회사 비휘발성 메모리 장치, 상기 메모리 장치의 동작 방법, 및 이를 포함하는 반도체 시스템

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064516A (ja) * 2007-09-06 2009-03-26 Toshiba Corp 不揮発性半導体記憶装置
US7760549B2 (en) 2007-09-06 2010-07-20 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP4564521B2 (ja) * 2007-09-06 2010-10-20 株式会社東芝 不揮発性半導体記憶装置
KR101067062B1 (ko) * 2007-09-06 2011-09-22 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치
KR20120004026A (ko) * 2010-07-06 2012-01-12 삼성전자주식회사 비휘발성 메모리 장치, 상기 메모리 장치의 동작 방법, 및 이를 포함하는 반도체 시스템
JP2012018750A (ja) * 2010-07-06 2012-01-26 Samsung Electronics Co Ltd 不揮発性メモリ装置の動作方法
KR101666941B1 (ko) 2010-07-06 2016-10-17 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 반도체 시스템

Similar Documents

Publication Publication Date Title
JP3032694B2 (ja) メモリ素子の出力バッファ回路
US6433589B1 (en) Sense amplifier and method for sensing signals in a silicon-on-insulator integrated circuit
KR100655084B1 (ko) 센스앰프 인에이블 회로 및 이를 갖는 반도체 메모리 장치
JP3435007B2 (ja) 低電圧技術による高い電圧の振れを出力するバッファ
US5805505A (en) Circuit and method for converting a pair of input signals into a level-limited output signal
WO1997024729A1 (fr) Dram, dispositif de stockage a semiconducteurs et dispositifs de circuits integres a semi-conducteurs
CA1259136A (en) Output buffer circuit
JPH10173509A (ja) 半導体集積回路装置
JP3113853B2 (ja) データ出力バッファ回路
US9659607B2 (en) Sense amplifier circuit and semiconductor memory device
JPH07321634A (ja) 半導体集積回路
JP5441323B2 (ja) メモリ回路のための高速化されたシングルエンド・センシング
JP2001236786A (ja) ダイナミック回路とそのダイナミック回路を用いた半導体集積回路装置
US20030234674A1 (en) System, circuit and method for low voltage operable, small footprint delay
US4045684A (en) Information transfer bus circuit with signal loss compensation
JP3598008B2 (ja) 半導体装置
JPH0254693B2 (ja)
JP3175989B2 (ja) 出力バッファ回路
US7106635B1 (en) Bitline booster circuit and method
JP3402947B2 (ja) アドレスデコーダ
JP3190285B2 (ja) 半導体回路
JPH06152372A (ja) 半導体集積回路
US7161214B2 (en) Reduced gate delay multiplexed interface and output buffer circuit for integrated circuit devices incorporating random access memory arrays
JPH0611109B2 (ja) 半導体集積回路
JPH0519794B2 (ja)

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050428

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606