JP2001230323A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001230323A5 JP2001230323A5 JP2000035267A JP2000035267A JP2001230323A5 JP 2001230323 A5 JP2001230323 A5 JP 2001230323A5 JP 2000035267 A JP2000035267 A JP 2000035267A JP 2000035267 A JP2000035267 A JP 2000035267A JP 2001230323 A5 JP2001230323 A5 JP 2001230323A5
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- analysis
- layout
- area ratio
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims 22
- 239000004065 semiconductor Substances 0.000 claims 15
- 238000000605 extraction Methods 0.000 claims 11
- 238000012937 correction Methods 0.000 claims 10
- 238000012545 processing Methods 0.000 claims 4
- 238000013459 approach Methods 0.000 claims 3
- 238000013461 design Methods 0.000 claims 3
- 238000001459 lithography Methods 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 230000003287 optical effect Effects 0.000 claims 2
- 238000004088 simulation Methods 0.000 claims 2
- 238000012795 verification Methods 0.000 claims 2
- 230000001154 acute effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000035267A JP4018309B2 (ja) | 2000-02-14 | 2000-02-14 | 回路パラメータ抽出方法、半導体集積回路の設計方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000035267A JP4018309B2 (ja) | 2000-02-14 | 2000-02-14 | 回路パラメータ抽出方法、半導体集積回路の設計方法および装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005116149A Division JP2005294852A (ja) | 2005-04-13 | 2005-04-13 | 回路パラメータ抽出方法、半導体集積回路の設計方法および装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001230323A JP2001230323A (ja) | 2001-08-24 |
| JP2001230323A5 true JP2001230323A5 (enExample) | 2005-09-22 |
| JP4018309B2 JP4018309B2 (ja) | 2007-12-05 |
Family
ID=18559491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000035267A Expired - Fee Related JP4018309B2 (ja) | 2000-02-14 | 2000-02-14 | 回路パラメータ抽出方法、半導体集積回路の設計方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4018309B2 (enExample) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4497791B2 (ja) * | 2002-05-09 | 2010-07-07 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| JP2004022823A (ja) | 2002-06-17 | 2004-01-22 | Fujitsu Ltd | シミュレーション方法及び装置並びにコンピュータプログラム |
| KR101547077B1 (ko) | 2003-04-09 | 2015-08-25 | 가부시키가이샤 니콘 | 노광 방법 및 장치, 그리고 디바이스 제조 방법 |
| JP4244771B2 (ja) * | 2003-05-29 | 2009-03-25 | パナソニック株式会社 | フォーカスずれ量の測定方法および露光方法 |
| TWI511179B (zh) | 2003-10-28 | 2015-12-01 | 尼康股份有限公司 | 照明光學裝置、曝光裝置、曝光方法以及元件製造方法 |
| TWI512335B (zh) | 2003-11-20 | 2015-12-11 | 尼康股份有限公司 | 光束變換元件、光學照明裝置、曝光裝置、以及曝光方法 |
| TWI494972B (zh) | 2004-02-06 | 2015-08-01 | 尼康股份有限公司 | 偏光變換元件、光學照明裝置、曝光裝置以及曝光方法 |
| JP4509703B2 (ja) | 2004-09-01 | 2010-07-21 | 富士通株式会社 | 配線容量算出装置、配線容量算出方法および配線容量算出プログラム |
| KR101524964B1 (ko) | 2005-05-12 | 2015-06-01 | 가부시키가이샤 니콘 | 투영 광학계, 노광 장치 및 노광 방법 |
| WO2006127408A2 (en) * | 2005-05-20 | 2006-11-30 | Cadence Design Systems, Inc. | Method and system for increased accuracy for extraction of electrical parameters |
| JP4718914B2 (ja) | 2005-06-28 | 2011-07-06 | 株式会社東芝 | 半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム、半導体集積回路の製造方法 |
| TW200721260A (en) * | 2005-11-16 | 2007-06-01 | Nikon Corp | Substrate processing method, photomask manufacturing method, photomask and device manufacturing method |
| US7713889B2 (en) | 2005-11-16 | 2010-05-11 | Nikon Corporation | Substrate processing method, photomask manufacturing method, photomask, and device manufacturing method |
| JP4627268B2 (ja) | 2006-02-21 | 2011-02-09 | 富士通株式会社 | ３次元デバイスシミュレーションプログラムおよび３次元デバイスシミュレーションシステム |
| JP5340534B2 (ja) * | 2006-11-28 | 2013-11-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路のためのマスク・レイアウト設計方法およびプログラムならびに集積回路のマスク・レイアウトの最適化方法 |
| JP4380729B2 (ja) | 2007-05-24 | 2009-12-09 | ソニー株式会社 | パターン設計方法、パターン設計プログラムおよびパターン設計装置 |
| JP5267029B2 (ja) | 2007-10-12 | 2013-08-21 | 株式会社ニコン | 照明光学装置、露光装置及びデバイスの製造方法 |
| US8379187B2 (en) | 2007-10-24 | 2013-02-19 | Nikon Corporation | Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method |
| US9116346B2 (en) | 2007-11-06 | 2015-08-25 | Nikon Corporation | Illumination apparatus, illumination method, exposure apparatus, and device manufacturing method |
| JP2009217366A (ja) * | 2008-03-07 | 2009-09-24 | Nec Electronics Corp | 配線モデルライブラリ構築装置及び構築方法、レイアウトパラメータ抽出装置及び抽出方法 |
| JP5011360B2 (ja) | 2009-09-21 | 2012-08-29 | 株式会社東芝 | フォトマスクの設計方法 |
| CN102841500B (zh) * | 2011-06-24 | 2015-04-15 | 台湾积体电路制造股份有限公司 | 用于双重图样化设计的掩模偏移感知rc提取 |
| JP6491974B2 (ja) * | 2015-07-17 | 2019-03-27 | 日立化成株式会社 | 露光データ補正装置、配線パターン形成システム、及び配線基板の製造方法 |
| CN114707462B (zh) * | 2022-04-18 | 2025-05-23 | 山东浪潮科学研究院有限公司 | 一种超导量子比特芯片制备方法及设备 |
-
2000
- 2000-02-14 JP JP2000035267A patent/JP4018309B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001230323A5 (enExample) | ||
| US8020121B2 (en) | Layout method and layout apparatus for semiconductor integrated circuit | |
| KR100826655B1 (ko) | 광 근접 효과 보정 방법 | |
| US6298473B1 (en) | Apparatus and method for inhibiting pattern distortions to correct pattern data in a semiconductor device | |
| US9613177B2 (en) | Methods of generating circuit layouts that are to be manufactured using SADP routing techniques | |
| TWI256527B (en) | Design pattern correction method, mask producing method and semiconductor device producing method | |
| CN108957944B (zh) | 使用骨架的基于规则的辅助特征放置 | |
| US20100223583A1 (en) | Hierarchical feature extraction for electrical interaction calculations | |
| CN105405117B (zh) | 基于图像轮廓的角点提取方法及装置 | |
| JP4018309B2 (ja) | 回路パラメータ抽出方法、半導体集積回路の設計方法および装置 | |
| CN108663897A (zh) | 光学邻近校正方法 | |
| JP2005181523A5 (enExample) | ||
| JP2003273221A (ja) | 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム | |
| CN102385242A (zh) | 掩膜版制作方法及系统 | |
| CN109254494A (zh) | 一种光学邻近修正方法 | |
| CN108121843A (zh) | Cmp缺陷预测方法和系统 | |
| US7784015B2 (en) | Method for generating a mask layout and constructing an integrated circuit | |
| CN111367149B (zh) | 曲线图形光学邻近修正方法 | |
| CN100592494C (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
| CN111367148B (zh) | 曲线图形光学邻近修正方法 | |
| KR100924335B1 (ko) | 멀티 도즈 시뮬레이션을 이용한 광근접보정 방법 | |
| JP2011028120A (ja) | パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法 | |
| CN108875200B (zh) | 通用型wpe优化模型及其提取方法 | |
| TW200605161A (en) | Design pattern correcting method, process proximity effect correcting method, mask manufacturing method, semiconductor device manufacturing method and program | |
| US7281224B2 (en) | Wide geometry recognition by using circle-tangent variable spacing model |