JP2001203206A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 局所的な微細化及び工程の簡略化を実現する
ための多層配線構造を備えた半導体装置の製造方法を提
供することを課題とする。 【解決手段】 基板又は配線上に第１の絶縁膜を形成
し、第１の絶縁膜の配線の形成を望む箇所に溝を形成
し、第１の絶縁膜の溝内で空洞が形成されるように第２
の絶縁膜を形成し、基板又は配線及び空洞に接する接続
孔を第１及び第２の絶縁膜に形成し、接続孔及び空洞へ
配線材料を埋め込むと共に第２の絶縁膜上に配線材料層
を形成し、第２の絶縁膜上の配線材料層を所望の形状に
加工することで、接続孔内、空洞内と第２の絶縁膜上に
それぞれ配線を形成することを特徴とする半導体装置の
製造方法により上記の課題を解決する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。更に詳しくは、本発明は、局所的な微細
化及び工程の簡略化を実現するための多層配線構造を備
えた半導体装置の製造方法に関する。

【０００２】

【従来の技術】半導体装置の高速化及び高集積化に伴
い、半導体装置中の配線中の内部配線の微細化及び配線
の多層構造化等が図られてきた。従来の配線形成技術を
図６（ａ）及び（ｂ）を用いて簡単に説明する。まず、
半導体基板１上に絶縁膜２を形成し、素子領域への接続
孔３を開口する。なお、図６（ａ）及び（ｂ）では半導
体基板に形成されている素子を省略している。次いで、
絶縁膜２上及び接続孔３内にバリアメタル材料層４ａ及
び配線材料層５ａをこの順で全面に堆積させる（図６
（ａ）参照）。

【０００３】次に、フォトリソグラフィ技術及びドライ
エッチング技術を用いて、バリアメタル材料層４ａ及び
配線材料層５ａを加工することで、所望の配線パターン
のバリアメタル層４及び配線５が得られる（図６（ｂ）
参照）。また、最近注目されている配線形成技術とし
て、特開平８−１４８５６０号公報、特開平１０−２６
１７０７号公報等に記載されているダマシンプロセス
（溝配線プロセス）を利用した技術が挙げられる。この
配線形成技術を図７（ａ）及び（ｂ）を用いて簡単に説
明する。

【０００４】まず、半導体基板１１上に、第１の絶縁膜
１２、エッチングストッパ膜１３及び第２の絶縁膜１４
を形成する。次に、フォトリソグラフィ技術及びドライ
エッチング技術、すなわち、フォトレジストからなるマ
スクを用いて、所望の配線パターンに対応する溝１５を
形成する。次いで、フォトレジストを除去した後、再度
フォトリソグラフィ技術及びドライエッチング技術、す
なわち、フォトレジストからなるマスクを用いて、基板
１１まで達する接続孔１６を形成する。次に、バリアメ
タル材料層１７ａ及び配線材料層１８ａをこの順で、第
２の絶縁膜１４上に堆積させると共に、溝１５及び接続
孔１６内に配線材料を埋め込む（図７（ａ）参照）。

【０００５】この後、溝１５及び接続孔１６の内部以外
の不要なバリアメタル材料層１７ａ及び配線材料層１８
ａを化学的機械研磨（ＣＭＰ）技術により除去すること
で、バリアメタル層１７及び配線１８を形成することが
できる。後者の技術の一番のメリットは、配線そのもの
をフォトリソグラフィ技術及びドライエッチング技術に
より加工する前者の技術と比べて、高アスペクト比を有
し、かつ微細なパターンの配線をはるかに容易に形成で
きることである。また、後者の技術を用いれば、接続孔
と溝の加工を自己整合的に行うことができ、高集積化さ
れるにつれて懸念される、アライメントずれの影響によ
る配線と接続孔との接触不良も軽減される。

【０００６】

【発明が解決しようとする課題】しかしながら、上記前
者及び後者の従来の配線構造及びその製造方法におい
て、配線数を増やすには、工程数を単純に増やすしかな
いので、配線の多層化が要求される場合には、工程数及
びＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）が増加
するという問題があった。また、前者の配線材料層その
ものを加工する技術の場合、フォトリソグラフィ技術及
びドライエッチング技術により加工できる限界寸法以下
に配線を微細化することは困難である。

【０００７】更に、後者のダマシンプロセスは、前者の
配線材料層そのものを加工する技術に比べて、はるかに
微細な配線を形成することができるが、このプロセスで
もフォトリソグラフィ技術及びドライエッチング技術に
より加工できる限界寸法以下に配線を微細化することは
困難である。但し、後者の技術で、絶縁膜に溝を形成し
た後、ＣＶＤ法により全面に絶縁膜を堆積させ、エッチ
バックすることで溝の寸法を小さくすることができるの
で、この方法を用いればフォトリソグラフィ技術及びド
ライエッチング技術により加工できる限界寸法以下に配
線を微細化することは可能である。しかし、この場合、
工程数が増加することとなる。

【０００８】

【課題を解決するための手段】本発明は、多層配線を形
成する際に、局所的な微細化と共に工程を簡略すること
ができる半導体装置の製造方法を提供することを目的と
している。かくして本発明によれば、基板又は配線上に
第１の絶縁膜を形成し、第１の絶縁膜の配線の形成を望
む箇所に溝を形成し、第１の絶縁膜の溝内で空洞が形成
されるように第２の絶縁膜を形成し、基板又は配線及び
空洞に接する接続孔を第１及び第２の絶縁膜に形成し、
接続孔及び空洞へ配線材料を埋め込むと共に第２の絶縁
膜上に配線材料層を形成し、第２の絶縁膜上の配線材料
層を所望の形状に加工することで、接続孔内、空洞内と
第２の絶縁膜上にそれぞれ配線を形成することを特徴と
する第１の半導体装置の製造方法が提供される。

【０００９】更に、本発明によれば、基板又は配線上に
第１の絶縁膜を形成し、第１の絶縁膜の配線の形成を望
む箇所に溝を形成し、第１の絶縁膜の溝内で空洞が形成
されるように第２の絶縁膜を形成し、第２の絶縁膜上に
エッチングストッパ膜を介して第３の絶縁膜を形成し、
次に、第１、第２並びに第３の絶縁膜及びエッチングス
トッパ膜に基板又は配線及び空洞に接する接続孔を、第
３の絶縁膜に第２の溝をこの順又は逆順で形成し、接続
孔、空洞及び第２の溝へ配線材料を埋め込み、接続孔、
空洞及び第２の溝以外の配線材料を除去することで、接
続孔内、空洞内と第２の溝内にそれぞれ配線を形成する
ことを特徴とする第２の半導体装置の製造方法が提供さ
れる。

【００１０】

【発明の実施の形態】まず、本発明の第１の半導体装置
の製造方法を工程順に説明する。最初に、基板又は配線
上に第１の絶縁膜を形成する。基板には当該分野で公知
の基板をいずれも使用することができる。具体的には、
シリコン基板のような元素基板、ＧａＡｓのような化合
物半導体基板等が挙げられる。また、この基板には、予
め公知の方法により、トランジスタ、キャパシタ等の任
意の半導体装置中に通常存在するモジュールを備えてい
てもよい。配線は、特に限定されず、アルミニウム、銅
等の金属や、これら金属の合金又はシリサイドからなる
配線や、ポリシリコンからなる配線が挙げられる。

【００１１】第１の絶縁膜は、基板上のモジュール及び
配線間や、後に形成される配線間を電気的に絶縁するも
のからなる膜であれば、当該分野で公知の絶縁膜をいず
れも使用することができる。具体的には、シリコン酸化
膜、シリコン窒化膜、これらの積層膜等が挙げられる。
第１の絶縁膜の厚さは、０．５〜２．０μｍ程度である
ことが好ましい。

【００１２】次に、第１の絶縁膜の配線の形成を望む箇
所に溝を形成する。溝は、フォトリソグラフィー技術と
ドライエッチング技術を組み合わせた公知の方法により
形成することができる。溝の幅及び深さは、それぞれ
１．０μｍ以下（好ましくは０．２〜０．５μｍ）及び
０．２〜１．５μｍであることが好ましい。溝の幅が
１．０μｍより大きい場合、以下で形成される空洞の上
部の第２の絶縁膜がつながらず空洞が形成されなくなる
恐れがあるため好ましくない。

【００１３】第１の絶縁膜の溝内で空洞が形成されるよ
うに第２の絶縁膜を形成する。第２の絶縁膜としては、
シリコン酸化膜、シリコン窒化膜、シリコン酸化窒化
膜、ＣＶＤ酸化膜、ＬＴＯ膜、ＮＳＧ膜、ＢＳＧ膜、Ｐ
ＳＧ膜、ＢＰＳＧ膜又はこれら膜の積層膜等が挙げられ
る。なお、シリコン酸化膜、シリコン窒化膜及びシリコ
ン酸化窒化膜はプラズマＣＶＤ法により形成することが
好ましい。また、ＢＰＳＧ膜のようなＢとＰからなる不
純物がドープされた膜では、Ｂの濃度が３．５重量％以
下、Ｐの濃度が３．５重量％であることが好ましい。第
２の絶縁膜の厚さは、０．５〜１．０μｍ程度であるこ
とが好ましい。

【００１４】また、第２の絶縁膜の形成方法としては、
例えばＣＶＤ法が挙げられる。ＣＶＤ法を利用して第２
の絶縁膜内に空洞を残す条件としては、例えば、基板温
度４００〜５００℃、チャンバ内圧力２０〜８０ＫＰａ
である。なお、制御は困難であるが、フォトリソグラフ
ィー法での限界以下の微細パターンを形成することも可
能である。例えば空洞の幅及び高さをそれぞれ０．１〜
０．２μｍ及び０．１〜０．２μｍにするには、溝の幅
及び深さ、基板温度、チャンバ内圧力、第２の絶縁膜中
の不純物濃度等を調整することにより実現することがで
きる。

【００１５】次に、基板又は配線及び空洞に接する接続
孔を第１及び第２の絶縁膜に形成する。この接続孔の直
径は、後に配線材料の充填を考慮すると０．２〜０．５
μｍ程度であることが好ましい。接続孔は、フォトリソ
グラフィー技術とドライエッチング技術を組み合わせた
公知の方法により形成することができる。次に、接続孔
及び空洞へ配線材料を埋め込むと共に第２の絶縁膜上に
配線材料層を形成する。配線材料としては、アルミニウ
ム、銅等の金属や、これら金属の合金やシリサイド、ポ
リシリコン等が挙げられる。配線材料は、第２絶縁膜上
に少なくとも０．０５〜０．５μｍ程度の厚さの配線材
料層が形成されるように堆積させることが好ましい。配
線材料の堆積方法としては、例えば、配線材料を分散さ
せた溶液をスピンコートする方法等が挙げられる。

【００１６】なお、例えば第２の絶縁膜にＢＰＳＧ膜の
ような高濃度に不純物を含む膜を用いた場合、空洞を形
成してから、空洞を配線材料で埋め込むまでの工程で加
えられる熱処理は、７００℃以下で行うことが好まし
い。７００℃より高い温度で行うと、第２の絶縁膜自体
が流動的になりやすく、その結果空洞が塞がる恐れがあ
るからである。最後に、第２の絶縁膜上の配線材料層を
所望の形状に加工することで、接続孔内、空洞内と第２
の絶縁膜上にそれぞれ配線を形成することができる。こ
のように本発明では、１つの配線材料から２つの配線を
形成できるので、工程数を削減することができる。

【００１７】次に、本発明の第２の半導体装置の製造方
法を工程順に説明する。まず、基板又は配線上に第１の
絶縁膜を形成し、第１の絶縁膜の配線の形成を望む箇所
に溝を形成し、第１の絶縁膜の溝内で空洞が形成される
ように第２の絶縁膜を形成する。これら工程は、上記第
１の半導体装置の製造方法と同様である。次に、第２の
絶縁膜上にエッチングストッパ膜を介して第３の絶縁膜
を形成する。

【００１８】エッチングストッパ膜としては、第３の絶
縁膜のエッチング時にエッチングされにくい材料からな
る膜（例えば、シリコン窒化膜）を通常使用する。この
エッチングストッパ膜は、０．０５〜０．２μｍ程度の
厚さであることが好ましい。エッチングストッパ膜の形
成方法としては、例えばＣＶＤ法、スパッタ法等が挙げ
られる。

【００１９】第３の絶縁膜としては、シリコン酸化膜の
ような絶縁膜が挙げられる。この第３の絶縁膜は、０．
２〜０．５μｍ程度の厚さであることが好ましい。第３
の絶縁膜の形成方法としては、例えばＣＶＤ法、スパッ
タ法等が挙げられる。次に、第１の製造方法と同様の手
順で、基板又は配線及び空洞に接する接続孔を第１、第
２並びに第３の絶縁膜及びエッチングストッパ膜に形成
する。次に、第３の絶縁膜の配線の形成を望む箇所に第
２の溝を形成する。第２の溝は、フォトリソグラフィー
技術とドライエッチング技術を組み合わせた公知の方法
によりエッチングストッパ膜を利用して形成することが
できる。第２の溝の幅及び深さは、それぞれ０．２〜
０．５μｍ及び０．２〜０．５μｍであることが好まし
い。

【００２０】なお、第２の溝を接続孔の形成前に形成し
てもよい。次に、第１の製造方法と同様の手順で、接続
孔、空洞及び第２の溝へ配線材料を埋め込む。最後に、
接続孔、空洞及び第２の溝以外の配線材料を除去するこ
とで、接続孔内、空洞内と第２の溝内にそれぞれ配線を
形成することができる。配線材料の除去は、例えば化学
機械研磨法（ＣＭＰ法）を用いれば、上面を平坦化する
ことができるのでより好ましい。

【００２１】

【実施例】以下、実施例により本発明を更に具体的に説
明するが、本発明はこれらに限定されるものではない。
なお、以下では、配線形成工程のみを説明し、トランジ
スタやキャパシタ等の任意の半導体装置中に存在する他
のモジュールについての説明は省略している。

【００２２】実施例１ 実施例１を図面を用いて説明する。図１（ａ）〜（ｄ）
は、本発明の半導体装置の製造方法の概略工程平面図で
ある。図２（ａ）〜（ｄ）は、図１（ａ）〜（ｄ）のａ
−ａ′方向の概略工程断面図である。更に、図３（ａ）
〜（ｄ）は、図１（ａ）〜（ｄ）のｂ−ｂ′方向の概略
工程断面図である。まず、素子分離領域を有する半導体
基板２１上の全面に、シリコン酸化膜（第１の絶縁膜）
２２をＣＶＤ法により、膜厚１．０μｍ程度形成した。
次に、配線の形成を所望する箇所に、公知のフォトリソ
グラフィ技術及びドライエッチング技術を用いて、幅及
び深さが０．５μｍ程度の溝２３を形成した（図１
（ａ）、図２（ａ）及び図３（ａ）参照）。

【００２３】次に、第１絶縁膜２２の全面に、シリコン
酸化膜（第２の絶縁膜）２４をＣＶＤ法により、膜厚
０．７〜１．０μｍ程度形成した。この際、以下の条件
でＣＶＤ法を行うことで、第２の絶縁膜内に空洞２５を
残した。空洞を残すＣＶＤ法の条件としては、４００〜
５００℃の基板温度、２０〜８０ＫＰａのＣＶＤチャン
バ内の圧力とした。ここで、得られた空洞２５の高さ及
び幅は、それぞれ０．２μｍ及び０．３μｍ程度であっ
た（図１（ｂ）、図２（ｂ）及び図３（ｂ）参照）。

【００２４】次に、公知のフォトリソグラフィ技術及び
ドライエッチング技術を用いて、空洞２５に接触し、基
板２１表面に達する接続孔２６を形成した。次いで、接
続孔２６の形成に使用したフォトレジストを除去した
後、溶剤に分散させることで流動性を持たせたポリシリ
コンを低回転のスピンコート法により全面に積層した。
この積層で、ポリシリコンが空洞２５に流し込まれ、第
２の絶縁膜２４の表面にも０．０５〜０．３μｍ程度堆
積した（図１（ｃ）、図２（ｃ）及び図３（ｃ）参
照）。なお、図中２７ａはポリシリコンからなる配線材
料層を意味する。

【００２５】次に、公知のフォトリソグラフィ技術及び
ドライエッチング技術を用いて、第２の絶縁膜２４の表
面の配線材料層２７ａをパターニングすることで、幅
０．５μｍ程度の配線２７を形成した（図１（ｄ）、図
２（ｄ）及び図３（ｄ）参照）。以上のような製造方法
において、溝２３と接続孔２６のレイアウトを工夫すれ
ば、空洞２５を配線に利用することができた。つまり、
１つの配線材料層を２つの配線に増やすことができた。
また、空洞そのものを配線にするため、フォトリソグラ
フィ技術での限界以下の幅の微細な配線を形成すること
ができた。

【００２６】実施例２ 実施例２を図面を用いて説明する。図４（ａ）〜（ｄ）
は、空洞２５の長軸方向の概略工程断面図である。更
に、図４（ａ）〜（ｄ）は、空洞２５の短軸方向の概略
工程断面図である。まず、素子分離領域を有する半導体
基板２１上の全面に、シリコン酸化膜（第１の絶縁膜）
２２をＣＶＤ法により、膜厚１．０μｍ程度形成した。
次に、配線の形成を所望する箇所に、公知のフォトリソ
グラフィ技術及びドライエッチング技術を用いて、幅及
び深さが０．５μｍ程度の溝２３を形成した。

【００２７】次に、溝２３の形成に用いたフォトレジス
トを除去した後、第１絶縁膜２２の全面に、シリコン酸
化膜（第２の絶縁膜）２４をＣＶＤ法により、膜厚０．
７〜１．０μｍ程度形成した。この際、以下の条件でＣ
ＶＤ法を行うことで、第２の絶縁膜内に空洞２５を残し
た。空洞を残すＣＶＤ法の条件としては、例えば、４０
０〜５００℃の基板温度、２０〜８０ＫＰａのＣＶＤチ
ャンバ内の圧力の条件が挙げられる。ここで、得られた
空洞２５の高さ及び幅は、それぞれ０．２μｍ及び０．
３μｍ程度であった。ここまでは上記実施例１と同じで
ある。

【００２８】次いで、ＣＶＤ法により、第２の絶縁膜２
４上に、シリコン窒化膜からなるエッチングストッパ膜
２８を０．０３μｍ程度堆積させた。更に、ＣＶＤ法に
より、エッチングストッパ膜２８上に、シリコン酸化膜
（第３の絶縁膜）２９を形成した（図４（ａ）及び図５
（ａ）参照）。

【００２９】次に、公知のフォトリソグラフィ技術及び
ドライエッチング技術を用いて、空洞２５に接触し、基
板２１表面に達する直径約０．４μｍの接続孔２６を形
成した。次いで、接続孔２６の形成に使用したフォトレ
ジストを除去した後、再度フォトリソグラフィ技術及び
ドライエッチング技術を用いて、空洞２５上の第３の絶
縁膜２９に幅が０．５μｍ程度の第２の溝３０を形成し
た。この第２の溝３０の形成に用いたフォトレジストを
除去した後、溶剤に分散させることで流動性を持たせた
銅を低回転のスピンコート法により全面に積層した。こ
の積層で、銅が空洞２５に流し込まれ、第２の絶縁膜２
４の表面にも０．０５〜０．３μｍ程度堆積した（図４
（ｂ）及び図５（ｂ）参照）。なお、図中２７ａは銅か
らなる配線材料層を意味する。

【００３０】次に、空洞２５、接続孔２６及び第２の溝
３０内の配線材料以外の不要な配線材料をＣＭＰ法によ
り除去することで、配線２７を形成することができた
（図４（ｃ）及び図５（ｃ）参照）。以上のような製造
方法において、配線材料層自体に微細加工を施すことな
く、所定パターンの配線を形成することができた。ま
た、１回の配線材料の埋め込みにより空洞２５及び第２
の溝３０の内部を配線にするため、工程をより簡略化で
きた。

【００３１】実施例３ 上記実施例１と２の大まかなプロセスフローをそれぞれ
図８及び９に示す。また、比較のために従来の配線材料
層そのものを配線に加工することで２層の配線構造を得
るための大まかなプロセスフローを図１０に、従来のダ
マシンプロセスで２層の配線構造を得るための大まかな
プロセスフローを図１１にそれぞれ示す。

【００３２】これら図から分かるように、実施例１と２
の方法は、図１０の従来の方法と比べて、１層目と２層
目の配線を同時に形成することができるため、工程を簡
略化することができた。更に、実施例１と２の方法は、
図１１の従来のダマシンプロセスと比べて、工程を簡略
化することができた。

【００３３】

【発明の効果】本発明の製造方法によれば、ＣＶＤ法に
より形成される微細な空洞そのものを配線にすることが
できるため、局所的な微細配線を形成することができ
る。また、１つの配線材料層を２層の配線（１層目と２
層目の配線）に利用することができるので、工程が簡略
化できる。そのため、短ＴＡＴ及び低コストで半導体装
置を製造することができる。

【図面の簡単な説明】

【図1】本発明の半導体装置の製造方法の概略工程平面
図である。

【図２】図１のａ−ａ′方向の概略工程断面図である。

【図３】図１のｂ−ｂ′方向の概略工程断面図である。

【図４】本発明の半導体装置の製造方法の概略工程断面
図である。

【図５】図４の断面に垂直な方向の概略工程断面図であ
る。

【図６】従来の半導体装置の製造方法の概略工程断面図
である。

【図７】従来の半導体装置の製造方法の概略工程断面図
である。

【図８】実施例１の大まかなプロセスフローを示す図で
ある。

【図９】実施例２の大まかなプロセスフローを示す図で
ある。

【図１０】従来の半導体装置の製造方法の大まかなプロ
セスフローを示す図である。

【図１１】従来の半導体装置の製造方法の大まかなプロ
セスフローを示す図である。

【符号の説明】

１、１１、２１ 半導体基板 ２ 絶縁膜 ３、１６、２６ 接続孔 ４、１７ バリアメタル層 ４ａ、１７ａ バリアメタル材料層 ５、１８、２７ 配線 ５ａ、１８ａ、２７ａ 配線材料層 １２、２２ 第１の絶縁膜 １３、２８ エッチングストッパ膜 １４、２４ 第２の絶縁膜 １５、２３ 溝 ２５ 空洞 ２９ 第３の絶縁膜 ３０ 第２の溝

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基板又は配線上に第１の絶縁膜を形成
   し、第１の絶縁膜の配線の形成を望む箇所に溝を形成
   し、第１の絶縁膜の溝内で空洞が形成されるように第２
   の絶縁膜を形成し、基板又は配線及び空洞に接する接続
   孔を第１及び第２の絶縁膜に形成し、接続孔及び空洞へ
   配線材料を埋め込むと共に第２の絶縁膜上に配線材料層
   を形成し、第２の絶縁膜上の配線材料層を所望の形状に
   加工することで、接続孔内、空洞内と第２の絶縁膜上に
   それぞれ配線を形成することを特徴とする半導体装置の
   製造方法。
2. 【請求項２】 基板又は配線上に第１の絶縁膜を形成
   し、第１の絶縁膜の配線の形成を望む箇所に溝を形成
   し、第１の絶縁膜の溝内で空洞が形成されるように第２
   の絶縁膜を形成し、第２の絶縁膜上にエッチングストッ
   パ膜を介して第３の絶縁膜を形成し、次に、第１、第２
   並びに第３の絶縁膜及びエッチングストッパ膜に基板又
   は配線及び空洞に接する接続孔を、第３の絶縁膜に第２
   の溝をこの順又は逆順で形成し、接続孔、空洞及び第２
   の溝へ配線材料を埋め込み、接続孔、空洞及び第２の溝
   以外の配線材料を除去することで、接続孔内、空洞内と
   第２の溝内にそれぞれ配線を形成することを特徴とする
   半導体装置の製造方法。
3. 【請求項３】 第２の絶縁膜が、ＢＰＳＧ膜、ＢＳＧ
   膜、ＰＳＧ膜、ＣＶＤ酸化膜、シリコン窒化膜、シリコ
   ン酸化窒化膜及びこれらの積層膜から選択される請求項
   １又は２に記載の製造方法。
4. 【請求項４】 配線材料層が、ポリシリコン膜、及びＡ
   ｌ膜、Ｃｕ膜並びにこれら金属の合金膜とシリサイド膜
   から選択される請求項１〜３のいずれか１つに記載の製
   造方法。