JP2001184223A - タイミング信号誤動作検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、リカバリー処置に時間を要すこと
なく、しかも、記憶装置に取り込まれたデータが正当か
どうか確実に判定するタイミング信号誤動作検出回路を
提供する。 【解決手段】 タイミング信号のノイズによるタイミン
グ周期の乱れを検出するタイミング信号誤動作検出回路
であって、前記タイミング信号の遅延信号を生成する遅
延生成手段と、前記タイミング信号と前記遅延信号のど
ちらか一方を入力信号とし、他方を前記入力信号の入出
力制御信号とする第１のフリップフロップ群と、出力を
反転した反転信号を入力とし、前記タイミング信号と前
記遅延信号のどちらか一方を前記反転信号の入出力制御
信号とする第２のフリップフロップ群と、前記第１のフ
リップフロップ群の出力と前記第２のフリップフロップ
群の出力が一致しないときにはエラーを知らせる信号を
出力するエラー検出手段とを備えることを特徴とするタ
イミング信号誤動作検出回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータシス
テムの誤動作を防止する為のタイミング信号誤動作検出
回路であり、特に駆動用タイミング信号に重なったノイ
ズによるコンピュータシステムの誤動作を防止する為の
タイミング信号誤動作検出回路に属する。

【０００２】

【従来の技術】従来から、コンピュータ装置において
は、誤動作検出回路として種々の方法が行われている
が、電位変化のタイミングによって回路の入出力を更新
するようなタイミング信号に対して偶発的にノイズがの
ってしまった場合には、ハードウェア自身でエラーを検
出することが難しく、データの正当性を保証することが
できなかった。特にタイミング信号はシステム動作にお
いて非常に重要な信号であるにもかかわらず、ノイズに
対しては非常に弱く、誤動作を誘発する可能性が高いと
いった特徴があるため、設計者はハードウェア開発に関
し、極力ノイズの影響を受けにくい対策を施してきた経
緯があるが、未だノイズを完全に防ぐ方法が無いのが実
状である。

【０００３】また、従来はパリティやＣＲＣ（巡回冗長
検査）などによってデータの正当性を保証してきたが、
記憶装置等への一時格納等の場合にはチェックが難し
く、ノイズによって同じデータを別アドレスに記憶して
しまった場合はエラーとしては検出できないなどの問題
があった。

【０００４】例えば、特開平５−６３５３４号公報にお
いては、サンプリング動作期間中に入力信号のサンプリ
ングを複数回行い、サンプリング結果をレベル毎に計数
し、サンプリング回数の多いレベルを有する信号を出力
する方法が開示されている。これにより、ノイズを含む
信号が入力された場合でも、その前後のサンプリング動
作が正常に実行されていればノイズの影響を受ける事無
く、正確に入力信号のレベルを判定して出力することが
できる。

【０００５】

【発明が解決しようとする課題】しかしながら、従来技
術には以下に掲げる問題点があった。前述の特開平５−
６３５３４号公報に開示された方法に於いては、一定の
サンプリング期間を設けてその中で入力信号のサンプリ
ングを複数回実行し、さらに該サンプリング回数をレベ
ル毎に計数してサンプリング回数の多いレベルの入力信
号を選択出力するために、タイムリーにノイズの影響を
チェックすることができず、リカバリー処置に時間がか
かる。また、同様なレベルのノイズが連続して入力信号
に重なった場合には、記憶装置に取り込まれたデータが
正当かどうか確実に判定することは難しいという問題点
があった。

【０００６】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、タイムリーにノイ
ズの影響をチェックすることによりリカバリー処置に時
間を要すことなく、しかも、記憶装置に取り込まれたデ
ータが正当かどうか確実に判定するタイミング信号誤動
作検出回路を提供する点にある。

【０００７】

【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、タイミング信号（１０１，４０１）のノイズ
によるタイミング周期の乱れを検出するタイミング信号
誤動作検出回路（１，１Ａ，１Ｂ）であって、前記タイ
ミング信号（１０１，４０１）の遅延信号（３０１，３
０１ａ，４０１ａ）を生成する遅延生成手段（３００，
４００）と、前記タイミング信号（１０１，４０１）と
前記遅延信号（３０１，３０１ａ，４０１ａ）のどちら
か一方を入力信号とし、他方を前記入力信号の入出力制
御信号とする第１のフリップフロップ群（５００，５１
０，５００ａ，５１０ａ，９００）と、出力（６２１）
を反転した反転信号（７０１）を入力とし、前記タイミ
ング信号（１０１，４０１）と前記遅延信号（３０１，
３０１ａ，４０１ａ）のどちらか一方を前記反転信号
（７０１）の入出力制御信号とする第２のフリップフロ
ップ群（６００，６１０，６００ａ，６１０ａ，９１
０）と、前記第１のフリップフロップ群（５００，５１
０，５００ａ，５１０ａ，９００）の出力（５２１）と
前記第２のフリップフロップ群（６００，６１０，６０
０ａ，６１０ａ，９１０）の出力（６２１）が一致しな
いときにはエラーを知らせる信号（８０１）を出力する
エラー検出手段（８０１）とを備えることを特徴とする
タイミング信号誤動作検出回路（１，１Ａ，１Ｂ）に存
する。請求項２記載の発明の要旨は、前記第１のフリッ
プフロップ群（５００，５１０，５００ａ，５１０ａ，
９００）は、前記入出力制御信号の電位変化に応じて前
記入力信号の入出力制御をする機能（９００）を備える
第１のフリップフロップ（５００，５００ａ）と、前記
入出力制御信号を反転した反転入出力制御信号の電位変
化に応じて前記入力信号の入出力制御をする機能を備え
る第２のフリップフロップ（５１０，５１０ａ）とを備
え、前記第２のフリップフロップ群（６００，６１０，
６００ａ，６１０ａ，９１０）は、前記入力制御信号の
電位変化に応じて前記反転信号（７０１）の入出力制御
をする機能（９１０）を備える第３のフリップフロップ
（６００，６００ａ）と、前記反転入出力制御信号の電
位変化に応じて前記反転信号（７０１）の入出力制御を
する機能を備える第４のフリップフロップ（６１０，６
１０ａ）とを備えることを特徴とする請求項１記載のタ
イミング信号誤動作検出回路（１，１Ａ，１Ｂ）に存す
る。請求項３記載の発明の要旨は、前記第１および第２
のフリップフロップ（５００ａ，５１０ａ）は、前記入
力制御信号の電位変化に応じてどちらか一方の出力を選
択して前記エラー検出手段（８０１）に出力する第１の
出力選択手段（９００）を備え、前記第３および第４の
フリップフロップ（６００ａ，６１０ａ）は、前記入力
制御信号の電位変化に応じてどちらか一方の出力を選択
して前記エラー検出手段（８０１）に出力する第２の出
力選択手段（９１０）を備えることを特徴とする請求項
１または２記載のタイミング信号誤動作検出回路（１
Ｂ）に存する。請求項４記載の発明の要旨は、前記第
１，第２の出力選択手段（９００，９１０）は、２：１
セレクタであることを特徴とする請求項３記載のタイミ
ング信号誤動作検出回路（１Ｂ）に存する。請求項５記
載の発明の要旨は、前記第１のフリップフロップ（５０
０）はスリーステートタイプであり、前記入力制御信号
の電位変化に応じて前記入力信号を出力し、前記第２の
フリップフロップ（５１０）はスリーステートタイプで
あり、前記反転入出力制御信号の電位変化に応じて前記
入力信号を出力し、前記第１のフリップフロップ群（５
００，５１０，５００ａ，５１０ａ）において、前記第
１と第２のフリップフロップ（５００，５１０）の出力
（５０１，５１１）は接続されて前記エラー検出手段
（８０１）の一方の入力に接続され、前記第３のフリッ
プフロップ（６００）はスリーステートタイプであり、
前記入力制御信号の電位変化に応じて前記反転信号（７
０１）を出力し、前記第４のフリップフロップ（６１
０）はスリーステートタイプであり、前記反転入出力制
御信号の電位変化に応じて前記反転信号（７０１）を出
力し、前記第２のフリップフロップ群（６００，６１
０，６００ａ，６１０ａ）において、前記第３と第４の
フリップフロップ（６００，６１０）の出力（６０１，
６１１）は接続されて前記エラー検出手段（８００）の
他方の入力に接続されることを特徴とする請求項１また
は２に記載のタイミング信号誤動作検出回路（１，１
Ａ）に存する。請求項６記載の発明の要旨は、前記第２
のフリップフロップ群（６００，６１０，６００ａ，６
１０ａ，９１０）は、出力がインバータ（７００）を介
して入力に接続されていることを特徴とする請求項１〜
５のいずれかに記載のタイミング信号誤動作検出回路
（１，１Ａ，１Ｂ）に存する。請求項７記載の発明の要
旨は、前記入力信号は前記タイミング信号（１０１，４
０１）であり、前記入出力制御信号は前記遅延信号（３
０１，３０１ａ，４０１ａ）であることを特徴とする請
求項１〜５のいずれかに記載のタイミング信号誤動作検
出回路（１Ａ）に存する。請求項８記載の発明の要旨
は、前記入力信号は前記遅延信号（３０１，３０１ａ，
４０１ａ）であり、前記入出力制御信号は前記タイミン
グ信号（１０１，４０１）であることを特徴とする請求
項１〜５のいずれかに記載のタイミング信号誤動作検出
回路（１，１Ｂ）に存する。請求項９記載の発明の要旨
は、請求項１〜８のいずれかに記載のコンピュータシス
テムに存する。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１に示すように、本実施
の形態に係るタイミング信号誤動作検出回路１は、観測
対象のタイミング信号１０１に遅延を与える遅延生成回
路３００と、遅延生成回路３００によって遅延されたタ
イミング信号３０１を入力としてタイミング信号１０１
の電位変化（Ｌ→Ｈ、またはＨ→Ｌの双方向）で出力を
更新する、フリップフロップ５００，５１０からなる第
１のフリップフロップ群と、タイミング信号１０１の電
位変化（双方向）でローレベルとハイレベルを交互に出
力する、フリップフロップ６００，６１０からなる第２
のフリップフロップ群と、前記２つのフリップフロップ
群の出力を比較するための論理演算回路（ＥＯＲ）８０
０から構成され、正常動作時は出力更新毎にローレベル
とハイレベルが交互に出力されるところがノイズの影響
により出力が乱れることをハードウウェアでチェックす
ることを特徴としている。

【０００９】本発明の構成について図１を参照してさら
に詳しく説明する。図１は前述のように、本発明の実施
の形態を表す電気回路図である。本回路図はタイミング
信号生成回路１００によってつくられたタイミング信号
１０１の電位変化によって記憶回路２００に入力データ
００１を取り込んだり、出力データ２０１を出力したり
する場合において、前記タイミング信号１０１に誤動作
を誘発する恐れのあるノイズがのった場合にエラーとし
て出力するためのタイミング信号誤動作検出回路１の回
路構成を示したものである。

【００１０】本発明のタイミング信号誤動作検出回路１
は、４つの３ステートタイプ（Ｈ、Ｌ、ハイ・インピー
ダンスの３出力）のフリップフロップ５００、５１０、
６００、６１０と、前記フリップフロップの内の２つ、
５００、５１０に入力信号として用いるためのタイミン
グ信号１０１の遅延信号であるタイミング信号３０１を
生成するための遅延生成回路３００と、フリップフロッ
プ５００、５１０のＯＲ出力である出力５２１と、フリ
ップフロップ６００、６１０のＯＲ出力である出力６２
１とを比較検証するための論理演算回路８００から主に
構成される。ここで、本実施の形態においては、フリッ
プフロップ５００、５１０、６００、６１０に３ステー
トタイプのものを用いているが、Ｌ→ＨとＨ→Ｌへの電
位変化時に出力更新できれば、他のタイプのフリップフ
ロップを使用しても問題無い。

【００１１】フリップフロップ５００と５１０は、それ
ぞれ入力信号としてタイミング信号１０１の遅延信号３
０１を用いるところは同じだが、データ更新用のタイミ
ング信号ＣＬＫとデータ出力用のアウトプット制御信号
ＯＥが相反する電位変化方向でアクティブになるところ
が特徴である。

【００１２】また、フリップフロップ６００と６１０に
ついては、データ更新用のタイミング信号ＣＬＫとデー
タ出力用のアウトプット制御信号ＯＥを入力とする点に
おいては、フリップフロップ５００、５１０と同じだ
が、それぞれの入力に出力の反転を戻すことで、タイミ
ング信号１０１の電位変化（Ｌ→ＨまたはＨ→Ｌ）に応
じてフリップフロップ６００、６１０のＯＲ出力である
出力６２１をＨ→Ｌ→Ｈ→Ｌ→・・と規則的に変えるこ
とができる。この規則性のある出力６２１をフリップフ
ロップ５００、５１０のＯＲ出力である出力５２１と比
較し、不一致がでた場合をエラーと判定することが本発
明の特徴である。

【００１３】次に動作について説明する。図２は図１に
示した実施の形態の動作を表すタイミングチャートであ
り、図２を参照して図１に示す回路図の動作について説
明する。図２のＣＡＳＥ１（ａ）は、ノイズが観測対象
のタイミング信号１０１のハイレベルに影響した場合で
あり、ＣＡＳＥ２（ｂ）は、逆にローレベルに影響した
場合を示す。本実施例ではフリップフロップ５００、５
１０、６００、６１０のタイミング信号ＣＬＫがアクテ
ィブになる電位変化方向をＬ→Ｈ、アウトプット制御信
号ＯＥがＨで出力、Ｌでハイ・インピーダンスになるも
のと仮定するが、これは構成によっても異なることを付
け加えておく。

【００１４】まず、遅延生成回路３００の遅延時間につ
いて説明する。遅延時間の範囲は、フリップフロップ５
００、５１０、６００、６１０のデータホールド時間を
最小とし、タイミング信号１０１のＨまたはＬの継続時
間で最短の時間からデータホールド時間を差し引いた時
間までを最大とする。次に各フリップフロップ動作につ
いて説明する。フリップフロップ５００の入力は、タイ
ミング信号１０１の遅延信号３０１であるため、出力は
タイミング信号１０１の立ち上がりで必ずＬとなり、ア
ウトプット制御信号ＯＥがＨの期間だけ出力保持され
る。また、フリップフロップ５１０は、出力が反転タイ
ミング信号４０１の立ち上がりで必ずＨとなり、アウト
プット制御信号ＯＥがＨの期間だけ出力保持されるが、
前記２つのフリップフロップ５００、５１０は排他的に
動作しており、一方の出力ハイ・インピーダンスの時の
み出力動作を行うためバスファイト（バス上のデータの
競合）は発生しない。従ってフリップフロップ５００と
５１０のＯＲ出力である出力５２１は正常時、常にＨ→
Ｌ→Ｈ→Ｌ・・と規則的に出力電位を変えるはずであ
る。しかし、もしノイズがＣＡＳＥ１（ａ）のようにハ
イレベル（Ｈ）に印加された場合やＣＡＳＥ２（ｂ）の
ようにローレベル（Ｌ）に印加された場合には前記の規
則性のある電位変化に乱れが生じ、正常ならＨ→Ｌ→Ｈ
→Ｌと出力が変化するところが、Ｈ→Ｌ→Ｈ→ＨやＬ→
Ｈ→Ｌ→Ｌとなる。

【００１５】フリップフロップ６００、６１０は、この
出力の乱れをチェックするための比較値生成用に備わる
ものであり、入力に出力の反転を戻すこと以外はフリッ
プフロップ５００、５１０と同じ構造である。

【００１６】フリップフロップ６００、６１０はタイミ
ング信号１０１または、反転タイミング信号４０１の立
ち上がりタイミングでＨ→Ｌ→Ｈ→・・を繰り返し出力
する。

【００１７】論理演算回路８００は、このフリップフロ
ップ６００と６１０のＯＲ出力値を表す出力６２１と、
前記フリップフロップ５００と５１０のＯＲ出力値を表
す出力５２１とを比較チェックし、不一致がでれば出力
８０１にエラーとして出力する。

【００１８】実施の形態に係るタイミング信号誤動作検
出回路１は上記の如く構成されているので、以下に掲げ
る効果を奏する。本発明は、タイムリーにノイズの影響
をチェックできるためにリカバリー処置にすぐ対応可能
であると同時に、ノイズの影響によって記憶装置に取り
込まれたデータが正当かどうか確実に判定できなかった
従来チェック機能とは異なり、データを取り込むタイミ
ング信号自身の誤動作をチェックしているため、より確
実なデータの正当性を保証することができる。

【００１９】次に、他の実施の形態について説明する。
図３は他の実施の形態を表す電気回路図であり、図４は
図３に示す回路図の動作を示すタイミングチャートであ
る。図１に示して説明した実施の形態と比較すると、遅
延生成回路３００の接続位置が異なる以外は全く同じで
ある。入力信号に観測対象であるタイミング信号１０１
をダイレクトに入力し、各フリップフロップのタイミン
グ信号ＣＬＫとアウトプット制御信号ＯＥはタイミング
信号１０１から遅延生成した遅延タイミング信号３０１
ａとその反転である反転遅延タイミング信号４０１ａを
用いる。

【００２０】この場合、ノイズの影響を受けたとして
も、フリップフロップ５００と５１０のＯＲ出力５２１
はＨ→Ｌ→Ｈ→Ｌ→・・の動作に乱れを生じないが、フ
リップフロップ６００と６１０のＯＲ出力６２１側で
は、ノイズの印加点で位相ズレを生じ、結果的に論理演
算回路８００で比較値不一致となり、エラー（出力８０
１）として出力できるしくみになっている。

【００２１】更に、他の実施の形態について説明する。
図５は図１に示した実施の形態の他の実施の形態を表す
電気回路図である。図５に示す実施の形態は、図１に示
して説明した形態とは、フリップフロップ５００ａ、５
１０ａ、６００ａ、６１０ａにスリーステートタイプで
はない、通常のものを使用した点が異なる。

【００２２】この場合、フリップフロップ５００ａ，５
１０ａの出力５０１と５１１をタイミング信号１０１の
電位レベルに応じて選択出力する２：１セレクタ９００
と、フリップフロップ６００ａ，６１０ａの出力６０１
と６１１をタイミング信号１０１の電位レベルに応じて
選択出力する２：１セレクタ９１０を、それぞれ、フリ
ップフロップ５００ａ，５１０ａ，６００ａ，６１０ａ
の後段に追加している。

【００２３】このように、相反する電位レベルで出力更
新する一対のＦ／Ｆ（フリップフロップ）群（例えばフ
リップフロップ５００ａ、５１０ａ）と、その各Ｆ／Ｆ
の出力（５０１，５１１）をバス上で競合させないよう
排他出力するための２：１セレクタ（９００）を用いる
ことにより、図１に示した３ステートタイプの一対のＦ
／Ｆ群（フリップフロップ５００、５１０）に置き換え
ることが可能となる。（動作波形は図２と同じ。）

【００２４】なお、前記した各実施の形態においては、
本発明はそれに限定されず、本発明を適用する上で好適
な形態に適用することができる。

【００２５】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。

【００２６】なお、各図において、同一構成要素には同
一符号を付している。

【００２７】

【発明の効果】本発明は以上のように構成されているの
で、タイムリーにノイズの影響をチェックすることが可
能となり、リカバリー処置に時間を要すことなく、しか
も、記憶装置に取り込まれたデータが正当かどうか確実
に判定するタイミング信号誤動作検出回路を提供するこ
とができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の形態を表す電気回路図である。

【図２】図１に示した実施の形態の動作を表すタイミン
グチャートであり、（ａ）は、ノイズがタイミング信号
１０１のハイレベルに影響した場合のタイミングチャー
トであり、（ｂ）は、ノイズがタイミング信号１０１の
ローレベルに影響した場合のタイミングチャートであ
る。

【図３】図１に示した実施の形態の他の実施の形態を表
す電気回路図である。

【図４】図３に示した他の実施の形態の動作を表すタイ
ミングチャートであり、（ａ）は、ノイズがタイミング
信号１０１のハイレベルに影響した場合のタイミングチ
ャートであり、（ｂ）は、ノイズがタイミング信号１０
１のローレベルに影響した場合のタイミングチャートで
ある。

【図５】図１に示した実施の形態の他の実施の形態を表
す電気回路図である。

【符号の説明】

００１ 入力データ １ タイミング信号誤動作検出回路 １Ａ タイミング信号誤動作検出回路 １Ｂ タイミング信号誤動作検出回路 １００ タイミング信号生成回路 １０１ タイミング信号 ２００ 記憶回路 ２０１ 出力データ ３００ 遅延生成回路 ３０１ 遅延信号 ３０１ａ 遅延タイミング信号 ４００ インバータ ４０１ 反転タイミング信号 ４０１ａ 反転遅延タイミング信号 ５００、５１０ フリップフロップ ５００ａ、５１０ａ フリップフロップ ５０１、５１１ 出力 ５２１ 出力 ６００、６１０ フリップフロップ ６００ａ、６１０ａ フリップフロップ ６０１、６１１ 出力 ６２１ 出力 ７００ インバータ ７０１ 反転信号 ８００ 論理演算回路 ８０１ 出力 ９００、９１０ ２：１セレクタ ＣＬＫ タイミング信号 ＯＥ アウトプット制御信号

Claims (9)

【特許請求の範囲】
1. 【請求項１】 タイミング信号（１０１，４０１）のノ
   イズによるタイミング周期の乱れを検出するタイミング
   信号誤動作検出回路（１，１Ａ，１Ｂ）であって、 前記タイミング信号（１０１，４０１）の遅延信号（３
   ０１，３０１ａ，４０１ａ）を生成する遅延生成手段
   （３００，４００）と、 前記タイミング信号（１０１，４０１）と前記遅延信号
   （３０１，３０１ａ，４０１ａ）のどちらか一方を入力
   信号とし、他方を前記入力信号の入出力制御信号とする
   第１のフリップフロップ群（５００，５１０，５００
   ａ，５１０ａ，９００）と、 出力（６２１）を反転した反転信号（７０１）を入力と
   し、前記タイミング信号（１０１，４０１）と前記遅延
   信号（３０１，３０１ａ，４０１ａ）のどちらか一方を
   前記反転信号（７０１）の入出力制御信号とする第２の
   フリップフロップ群（６００，６１０，６００ａ，６１
   ０ａ，９１０）と、 前記第１のフリップフロップ群（５００，５１０，５０
   ０ａ，５１０ａ，９００）の出力（５２１）と前記第２
   のフリップフロップ群（６００，６１０，６００ａ，６
   １０ａ，９１０）の出力（６２１）が一致しないときに
   はエラーを知らせる信号（８０１）を出力するエラー検
   出手段（８０１）とを備えることを特徴とするタイミン
   グ信号誤動作検出回路（１，１Ａ，１Ｂ）。
2. 【請求項２】 前記第１のフリップフロップ群（５０
   ０，５１０，５００ａ，５１０ａ，９００）は、前記入
   出力制御信号の電位変化に応じて前記入力信号の入出力
   制御をする機能（９００）を備える第１のフリップフロ
   ップ（５００，５００ａ）と、前記入出力制御信号を反
   転した反転入出力制御信号の電位変化に応じて前記入力
   信号の入出力制御をする機能を備える第２のフリップフ
   ロップ（５１０，５１０ａ）とを備え、 前記第２のフリップフロップ群（６００，６１０，６０
   ０ａ，６１０ａ，９１０）は、前記入力制御信号の電位
   変化に応じて前記反転信号（７０１）の入出力制御をす
   る機能（９１０）を備える第３のフリップフロップ（６
   ００，６００ａ）と、前記反転入出力制御信号の電位変
   化に応じて前記反転信号（７０１）の入出力制御をする
   機能を備える第４のフリップフロップ（６１０，６１０
   ａ）とを備えることを特徴とする請求項１記載のタイミ
   ング信号誤動作検出回路（１，１Ａ，１Ｂ）。
3. 【請求項３】 前記第１および第２のフリップフロップ
   （５００ａ，５１０ａ）は、前記入力制御信号の電位変
   化に応じてどちらか一方の出力を選択して前記エラー検
   出手段（８０１）に出力する第１の出力選択手段（９０
   ０）を備え、 前記第３および第４のフリップフロップ（６００ａ，６
   １０ａ）は、前記入力制御信号の電位変化に応じてどち
   らか一方の出力を選択して前記エラー検出手段（８０
   １）に出力する第２の出力選択手段（９１０）を備える
   ことを特徴とする請求項１または２記載のタイミング信
   号誤動作検出回路（１Ｂ）。
4. 【請求項４】 前記第１，第２の出力選択手段（９０
   ０，９１０）は、２：１セレクタであることを特徴とす
   る請求項３記載のタイミング信号誤動作検出回路（１
   Ｂ）。
5. 【請求項５】 前記第１のフリップフロップ（５００）
   はスリーステートタイプであり、前記入力制御信号の電
   位変化に応じて前記入力信号を出力し、前記第２のフリ
   ップフロップ（５１０）はスリーステートタイプであ
   り、前記反転入出力制御信号の電位変化に応じて前記入
   力信号を出力し、 前記第１のフリップフロップ群（５００，５１０，５０
   ０ａ，５１０ａ）において、前記第１と第２のフリップ
   フロップ（５００，５１０）の出力（５０１，５１１）
   は接続されて前記エラー検出手段（８０１）の一方の入
   力に接続され、 前記第３のフリップフロップ（６００）はスリーステー
   トタイプであり、前記入力制御信号の電位変化に応じて
   前記反転信号（７０１）を出力し、前記第４のフリップ
   フロップ（６１０）はスリーステートタイプであり、前
   記反転入出力制御信号の電位変化に応じて前記反転信号
   （７０１）を出力し、 前記第２のフリップフロップ群（６００，６１０，６０
   ０ａ，６１０ａ）において、前記第３と第４のフリップ
   フロップ（６００，６１０）の出力（６０１，６１１）
   は接続されて前記エラー検出手段（８００）の他方の入
   力に接続されることを特徴とする請求項１または２に記
   載のタイミング信号誤動作検出回路（１，１Ａ）。
6. 【請求項６】 前記第２のフリップフロップ群（６０
   ０，６１０，６００ａ，６１０ａ，９１０）は、出力が
   インバータ（７００）を介して入力に接続されているこ
   とを特徴とする請求項１〜５のいずれかに記載のタイミ
   ング信号誤動作検出回路（１，１Ａ，１Ｂ）。
7. 【請求項７】 前記入力信号は前記タイミング信号（１
   ０１，４０１）であり、前記入出力制御信号は前記遅延
   信号（３０１，３０１ａ，４０１ａ）であることを特徴
   とする請求項１〜５のいずれかに記載のタイミング信号
   誤動作検出回路（１Ａ）。
8. 【請求項８】 前記入力信号は前記遅延信号（３０１，
   ３０１ａ，４０１ａ）であり、前記入出力制御信号は前
   記タイミング信号（１０１，４０１）であることを特徴
   とする請求項１〜５のいずれかに記載のタイミング信号
   誤動作検出回路（１，１Ｂ）。
9. 【請求項９】 請求項１〜８のいずれかに記載のコンピ
   ュータシステム。