JP3212979B2 - タイミング信号誤動作検出回路 - Google Patents
タイミング信号誤動作検出回路Info
- Publication number
- JP3212979B2 JP3212979B2 JP36956599A JP36956599A JP3212979B2 JP 3212979 B2 JP3212979 B2 JP 3212979B2 JP 36956599 A JP36956599 A JP 36956599A JP 36956599 A JP36956599 A JP 36956599A JP 3212979 B2 JP3212979 B2 JP 3212979B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- input
- output
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、コンピュータシス
テムの誤動作を防止する為のタイミング信号誤動作検出
回路であり、特に駆動用タイミング信号に重なったノイ
ズによるコンピュータシステムの誤動作を防止する為の
タイミング信号誤動作検出回路に属する。
テムの誤動作を防止する為のタイミング信号誤動作検出
回路であり、特に駆動用タイミング信号に重なったノイ
ズによるコンピュータシステムの誤動作を防止する為の
タイミング信号誤動作検出回路に属する。
【0002】
【従来の技術】従来から、コンピュータ装置において
は、誤動作検出回路として種々の方法が行われている
が、電位変化のタイミングによって回路の入出力を更新
するようなタイミング信号に対して偶発的にノイズがの
ってしまった場合には、ハードウェア自身でエラーを検
出することが難しく、データの正当性を保証することが
できなかった。特にタイミング信号はシステム動作にお
いて非常に重要な信号であるにもかかわらず、ノイズに
対しては非常に弱く、誤動作を誘発する可能性が高いと
いった特徴があるため、設計者はハードウェア開発に関
し、極力ノイズの影響を受けにくい対策を施してきた経
緯があるが、未だノイズを完全に防ぐ方法が無いのが実
状である。
は、誤動作検出回路として種々の方法が行われている
が、電位変化のタイミングによって回路の入出力を更新
するようなタイミング信号に対して偶発的にノイズがの
ってしまった場合には、ハードウェア自身でエラーを検
出することが難しく、データの正当性を保証することが
できなかった。特にタイミング信号はシステム動作にお
いて非常に重要な信号であるにもかかわらず、ノイズに
対しては非常に弱く、誤動作を誘発する可能性が高いと
いった特徴があるため、設計者はハードウェア開発に関
し、極力ノイズの影響を受けにくい対策を施してきた経
緯があるが、未だノイズを完全に防ぐ方法が無いのが実
状である。
【0003】また、従来はパリティやCRC(巡回冗長
検査)などによってデータの正当性を保証してきたが、
記憶装置等への一時格納等の場合にはチェックが難し
く、ノイズによって同じデータを別アドレスに記憶して
しまった場合はエラーとしては検出できないなどの問題
があった。
検査)などによってデータの正当性を保証してきたが、
記憶装置等への一時格納等の場合にはチェックが難し
く、ノイズによって同じデータを別アドレスに記憶して
しまった場合はエラーとしては検出できないなどの問題
があった。
【0004】例えば、特開平5−63534号公報にお
いては、サンプリング動作期間中に入力信号のサンプリ
ングを複数回行い、サンプリング結果をレベル毎に計数
し、サンプリング回数の多いレベルを有する信号を出力
する方法が開示されている。これにより、ノイズを含む
信号が入力された場合でも、その前後のサンプリング動
作が正常に実行されていればノイズの影響を受ける事無
く、正確に入力信号のレベルを判定して出力することが
できる。
いては、サンプリング動作期間中に入力信号のサンプリ
ングを複数回行い、サンプリング結果をレベル毎に計数
し、サンプリング回数の多いレベルを有する信号を出力
する方法が開示されている。これにより、ノイズを含む
信号が入力された場合でも、その前後のサンプリング動
作が正常に実行されていればノイズの影響を受ける事無
く、正確に入力信号のレベルを判定して出力することが
できる。
【0005】
【発明が解決しようとする課題】しかしながら、従来技
術には以下に掲げる問題点があった。前述の特開平5−
63534号公報に開示された方法に於いては、一定の
サンプリング期間を設けてその中で入力信号のサンプリ
ングを複数回実行し、さらに該サンプリング回数をレベ
ル毎に計数してサンプリング回数の多いレベルの入力信
号を選択出力するために、タイムリーにノイズの影響を
チェックすることができず、リカバリー処置に時間がか
かる。また、同様なレベルのノイズが連続して入力信号
に重なった場合には、記憶装置に取り込まれたデータが
正当かどうか確実に判定することは難しいという問題点
があった。
術には以下に掲げる問題点があった。前述の特開平5−
63534号公報に開示された方法に於いては、一定の
サンプリング期間を設けてその中で入力信号のサンプリ
ングを複数回実行し、さらに該サンプリング回数をレベ
ル毎に計数してサンプリング回数の多いレベルの入力信
号を選択出力するために、タイムリーにノイズの影響を
チェックすることができず、リカバリー処置に時間がか
かる。また、同様なレベルのノイズが連続して入力信号
に重なった場合には、記憶装置に取り込まれたデータが
正当かどうか確実に判定することは難しいという問題点
があった。
【0006】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、タイムリーにノイ
ズの影響をチェックすることによりリカバリー処置に時
間を要すことなく、しかも、記憶装置に取り込まれたデ
ータが正当かどうか確実に判定するタイミング信号誤動
作検出回路を提供する点にある。
のであり、その目的とするところは、タイムリーにノイ
ズの影響をチェックすることによりリカバリー処置に時
間を要すことなく、しかも、記憶装置に取り込まれたデ
ータが正当かどうか確実に判定するタイミング信号誤動
作検出回路を提供する点にある。
【0007】
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項1記載の発明
の要旨は、タイミング信号(101,401)のノイズ
によるタイミング周期の乱れを検出するタイミング信号
誤動作検出回路(1,1A,1B)であって、前記タイ
ミング信号(101,401)の遅延信号(301,3
01a,401a)を生成する遅延生成手段(300,
400)と、前記タイミング信号(101,401)と
前記遅延信号(301,301a,401a)のどちら
か一方を入力信号とし、他方を前記入力信号の入出力制
御信号とする第1のフリップフロップ群(500,51
0,500a,510a,900)と、出力(621)
を反転した反転信号(701)を入力とし、前記タイミ
ング信号(101,401)と前記遅延信号(301,
301a,401a)のどちらか一方を前記反転信号
(701)の入出力制御信号とする第2のフリップフロ
ップ群(600,610,600a,610a,91
0)と、前記第1のフリップフロップ群(500,51
0,500a,510a,900)の出力(521)と
前記第2のフリップフロップ群(600,610,60
0a,610a,910)の出力(621)が一致しな
いときにはエラーを知らせる信号(801)を出力する
エラー検出手段(800)とを備えることを特徴とする
タイミング信号誤動作検出回路(1,1A,1B)に存
する。請求項2記載の発明の要旨は、前記第1のフリッ
プフロップ群(500,510,500a,510a)
は、前記入出力制御信号の電位変化に応じて前記入力信
号の出力制御機能を備える第1のフリップフロップ(5
00,500a)と、前記入出力制御信号を反転した反
転入出力制御信号の電位変化に応じて前記入力信号の出
力制御機能を備える第2のフリップフロップ(510,
510a)とを備え、前記第2のフリップフロップ群
(600,610,600a,610a)は、前記入出
力制御信号の電位変化に応じて前記反転信号(701)
の出力制御機能を備える第3のフリップフロップ(60
0,600a)と、前記反転入出力制御信号の電位変化
に応じて前記反転信号(701)の出力制御機能を備え
る第4のフリップフロップ(610,610a)とを備
えることを特徴とする請求項1記載のタイミング信号誤
動作検出回路(1,1A,1B)に存する。請求項3記
載の発明の要旨は、前記第1および第2のフリップフロ
ップ(500a,510a)は、前記入出力制御信号の
電位変化に応じてどちらか一方の出力を選択して前記エ
ラー検出手段(800)に出力する第1の出力選択手段
(900)を備え、前記第3および第4のフリップフロ
ップ(600a,610a)は、前記入出力制御信号の
電位変化に応じてどちらか一方の出力を選択して前記エ
ラー検出手段(800)に出力する第2の出力選択手段
(910)を備えることを特徴とする請求項1または2
記載のタイミング信号誤動作検出回路(1B)に存す
る。請求項4記載の発明の要旨は、前記第1,第2の出
力選択手段(900,910)は、2:1セレクタであ
ることを特徴とする請求項3記載のタイミング信号誤動
作検出回路(1B)に存する。請求項5記載の発明の要
旨は、前記第1のフリップフロップ(500)はスリー
ステートタイプであり、前記入出力制御信号の電位変化
に応じて前記入力信号を出力し、前記第2のフリップフ
ロップ(510)はスリーステートタイプであり、前記
反転入出力制御信号の電位変化に応じて前記入力信号を
出力し、前記第1のフリップフロップ群(500,51
0,500a,510a)において、前記第1と第2の
フリップフロップ(500,510)の出力(501,
511)は接続されて前記エラー検出手段(800)の
一方の入力に接続され、前記第3のフリップフロップ
(600)はスリーステートタイプであり、前記入出力
制御信号の電位変化に応じて前記反転信号(701)を
出力し、前記第4のフリップフロップ(610)はスリ
ーステートタイプであり、前記反転入出力制御信号の電
位変化に応じて前記反転信号(701)を出力し、前記
第2のフリップフロップ群(600,610,600
a,610a)において、前記第3と第4のフリップフ
ロップ(600,610)の出力(601,611)は
接続されて前記エラー検出手段(800)の他方の入力
に接続されることを特徴とする請求項1または2に記載
のタイミング信号誤動作検出回路(1,1A)に存す
る。請求項6記載の発明の要旨は、前記第2のフリップ
フロップ群(600,610,600a,610a,9
10)は、出力がインバータ(700)を介して入力に
接続されていることを特徴とする請求項1〜5のいずれ
かに記載のタイミング信号誤動作検出回路(1,1A,
1B)に存する。請求項7記載の発明の要旨は、前記入
力信号は前記タイミング信号(101)であり、前記入
出力制御信号は前記遅延信号(301a,401a)で
あることを特徴とする請求項1,2または5のいずれか
に記載のタイミング信号誤動作検出回路(1A)に存す
る。請求項8記載の発明の要旨は、前記入力信号は前記
遅延信号(301)であり、前記入出力制御信号は前記
タイミング信号(101,401)であることを特徴と
する請求項1〜5のいずれかに記載のタイミング信号誤
動作検出回路(1,1B)に存する。請求項9記載の発
明の要旨は、請求項1〜8のいずれかに記載のタイミン
グ信号誤動作検出回路を有するコンピュータシステムに
存する。
すべく、以下に掲げる構成とした。請求項1記載の発明
の要旨は、タイミング信号(101,401)のノイズ
によるタイミング周期の乱れを検出するタイミング信号
誤動作検出回路(1,1A,1B)であって、前記タイ
ミング信号(101,401)の遅延信号(301,3
01a,401a)を生成する遅延生成手段(300,
400)と、前記タイミング信号(101,401)と
前記遅延信号(301,301a,401a)のどちら
か一方を入力信号とし、他方を前記入力信号の入出力制
御信号とする第1のフリップフロップ群(500,51
0,500a,510a,900)と、出力(621)
を反転した反転信号(701)を入力とし、前記タイミ
ング信号(101,401)と前記遅延信号(301,
301a,401a)のどちらか一方を前記反転信号
(701)の入出力制御信号とする第2のフリップフロ
ップ群(600,610,600a,610a,91
0)と、前記第1のフリップフロップ群(500,51
0,500a,510a,900)の出力(521)と
前記第2のフリップフロップ群(600,610,60
0a,610a,910)の出力(621)が一致しな
いときにはエラーを知らせる信号(801)を出力する
エラー検出手段(800)とを備えることを特徴とする
タイミング信号誤動作検出回路(1,1A,1B)に存
する。請求項2記載の発明の要旨は、前記第1のフリッ
プフロップ群(500,510,500a,510a)
は、前記入出力制御信号の電位変化に応じて前記入力信
号の出力制御機能を備える第1のフリップフロップ(5
00,500a)と、前記入出力制御信号を反転した反
転入出力制御信号の電位変化に応じて前記入力信号の出
力制御機能を備える第2のフリップフロップ(510,
510a)とを備え、前記第2のフリップフロップ群
(600,610,600a,610a)は、前記入出
力制御信号の電位変化に応じて前記反転信号(701)
の出力制御機能を備える第3のフリップフロップ(60
0,600a)と、前記反転入出力制御信号の電位変化
に応じて前記反転信号(701)の出力制御機能を備え
る第4のフリップフロップ(610,610a)とを備
えることを特徴とする請求項1記載のタイミング信号誤
動作検出回路(1,1A,1B)に存する。請求項3記
載の発明の要旨は、前記第1および第2のフリップフロ
ップ(500a,510a)は、前記入出力制御信号の
電位変化に応じてどちらか一方の出力を選択して前記エ
ラー検出手段(800)に出力する第1の出力選択手段
(900)を備え、前記第3および第4のフリップフロ
ップ(600a,610a)は、前記入出力制御信号の
電位変化に応じてどちらか一方の出力を選択して前記エ
ラー検出手段(800)に出力する第2の出力選択手段
(910)を備えることを特徴とする請求項1または2
記載のタイミング信号誤動作検出回路(1B)に存す
る。請求項4記載の発明の要旨は、前記第1,第2の出
力選択手段(900,910)は、2:1セレクタであ
ることを特徴とする請求項3記載のタイミング信号誤動
作検出回路(1B)に存する。請求項5記載の発明の要
旨は、前記第1のフリップフロップ(500)はスリー
ステートタイプであり、前記入出力制御信号の電位変化
に応じて前記入力信号を出力し、前記第2のフリップフ
ロップ(510)はスリーステートタイプであり、前記
反転入出力制御信号の電位変化に応じて前記入力信号を
出力し、前記第1のフリップフロップ群(500,51
0,500a,510a)において、前記第1と第2の
フリップフロップ(500,510)の出力(501,
511)は接続されて前記エラー検出手段(800)の
一方の入力に接続され、前記第3のフリップフロップ
(600)はスリーステートタイプであり、前記入出力
制御信号の電位変化に応じて前記反転信号(701)を
出力し、前記第4のフリップフロップ(610)はスリ
ーステートタイプであり、前記反転入出力制御信号の電
位変化に応じて前記反転信号(701)を出力し、前記
第2のフリップフロップ群(600,610,600
a,610a)において、前記第3と第4のフリップフ
ロップ(600,610)の出力(601,611)は
接続されて前記エラー検出手段(800)の他方の入力
に接続されることを特徴とする請求項1または2に記載
のタイミング信号誤動作検出回路(1,1A)に存す
る。請求項6記載の発明の要旨は、前記第2のフリップ
フロップ群(600,610,600a,610a,9
10)は、出力がインバータ(700)を介して入力に
接続されていることを特徴とする請求項1〜5のいずれ
かに記載のタイミング信号誤動作検出回路(1,1A,
1B)に存する。請求項7記載の発明の要旨は、前記入
力信号は前記タイミング信号(101)であり、前記入
出力制御信号は前記遅延信号(301a,401a)で
あることを特徴とする請求項1,2または5のいずれか
に記載のタイミング信号誤動作検出回路(1A)に存す
る。請求項8記載の発明の要旨は、前記入力信号は前記
遅延信号(301)であり、前記入出力制御信号は前記
タイミング信号(101,401)であることを特徴と
する請求項1〜5のいずれかに記載のタイミング信号誤
動作検出回路(1,1B)に存する。請求項9記載の発
明の要旨は、請求項1〜8のいずれかに記載のタイミン
グ信号誤動作検出回路を有するコンピュータシステムに
存する。
【0008】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図1に示すように、本実施
の形態に係るタイミング信号誤動作検出回路1は、観測
対象のタイミング信号101に遅延を与える遅延生成回
路300と、遅延生成回路300によって遅延されたタ
イミング信号301を入力としてタイミング信号101
の電位変化(L→H、またはH→Lの双方向)で出力を
更新する、フリップフロップ500,510からなる第
1のフリップフロップ群と、タイミング信号101の電
位変化(双方向)でローレベルとハイレベルを交互に出
力する、フリップフロップ600,610からなる第2
のフリップフロップ群と、前記2つのフリップフロップ
群の出力を比較するための論理演算回路(EOR)80
0から構成され、正常動作時は出力更新毎にローレベル
とハイレベルが交互に出力されるところがノイズの影響
により出力が乱れることをハードウウェアでチェックす
ることを特徴としている。
に基づいて詳細に説明する。図1に示すように、本実施
の形態に係るタイミング信号誤動作検出回路1は、観測
対象のタイミング信号101に遅延を与える遅延生成回
路300と、遅延生成回路300によって遅延されたタ
イミング信号301を入力としてタイミング信号101
の電位変化(L→H、またはH→Lの双方向)で出力を
更新する、フリップフロップ500,510からなる第
1のフリップフロップ群と、タイミング信号101の電
位変化(双方向)でローレベルとハイレベルを交互に出
力する、フリップフロップ600,610からなる第2
のフリップフロップ群と、前記2つのフリップフロップ
群の出力を比較するための論理演算回路(EOR)80
0から構成され、正常動作時は出力更新毎にローレベル
とハイレベルが交互に出力されるところがノイズの影響
により出力が乱れることをハードウウェアでチェックす
ることを特徴としている。
【0009】本発明の構成について図1を参照してさら
に詳しく説明する。図1は前述のように、本発明の実施
の形態を表す電気回路図である。本回路図はタイミング
信号生成回路100によってつくられたタイミング信号
101の電位変化によって記憶回路200に入力データ
001を取り込んだり、出力データ201を出力したり
する場合において、前記タイミング信号101に誤動作
を誘発する恐れのあるノイズがのった場合にエラーとし
て出力するためのタイミング信号誤動作検出回路1の回
路構成を示したものである。
に詳しく説明する。図1は前述のように、本発明の実施
の形態を表す電気回路図である。本回路図はタイミング
信号生成回路100によってつくられたタイミング信号
101の電位変化によって記憶回路200に入力データ
001を取り込んだり、出力データ201を出力したり
する場合において、前記タイミング信号101に誤動作
を誘発する恐れのあるノイズがのった場合にエラーとし
て出力するためのタイミング信号誤動作検出回路1の回
路構成を示したものである。
【0010】本発明のタイミング信号誤動作検出回路1
は、4つの3ステートタイプ(H、L、ハイ・インピー
ダンスの3出力)のフリップフロップ500、510、
600、610と、前記フリップフロップの内の2つ、
500、510に入力信号として用いるためのタイミン
グ信号101の遅延信号であるタイミング信号301を
生成するための遅延生成回路300と、フリップフロッ
プ500、510のOR出力である出力521と、フリ
ップフロップ600、610のOR出力である出力62
1とを比較検証するための論理演算回路800から主に
構成される。ここで、本実施の形態においては、フリッ
プフロップ500、510、600、610に3ステー
トタイプのものを用いているが、L→HとH→Lへの電
位変化時に出力更新できれば、他のタイプのフリップフ
ロップを使用しても問題無い。
は、4つの3ステートタイプ(H、L、ハイ・インピー
ダンスの3出力)のフリップフロップ500、510、
600、610と、前記フリップフロップの内の2つ、
500、510に入力信号として用いるためのタイミン
グ信号101の遅延信号であるタイミング信号301を
生成するための遅延生成回路300と、フリップフロッ
プ500、510のOR出力である出力521と、フリ
ップフロップ600、610のOR出力である出力62
1とを比較検証するための論理演算回路800から主に
構成される。ここで、本実施の形態においては、フリッ
プフロップ500、510、600、610に3ステー
トタイプのものを用いているが、L→HとH→Lへの電
位変化時に出力更新できれば、他のタイプのフリップフ
ロップを使用しても問題無い。
【0011】フリップフロップ500と510は、それ
ぞれ入力信号としてタイミング信号101の遅延信号3
01を用いるところは同じだが、データ更新用のタイミ
ング信号CLKとデータ出力用のアウトプット制御信号
OEが相反する電位変化方向でアクティブになるところ
が特徴である。
ぞれ入力信号としてタイミング信号101の遅延信号3
01を用いるところは同じだが、データ更新用のタイミ
ング信号CLKとデータ出力用のアウトプット制御信号
OEが相反する電位変化方向でアクティブになるところ
が特徴である。
【0012】また、フリップフロップ600と610に
ついては、データ更新用のタイミング信号CLKとデー
タ出力用のアウトプット制御信号OEを入力とする点に
おいては、フリップフロップ500、510と同じだ
が、それぞれの入力に出力の反転を戻すことで、タイミ
ング信号101の電位変化(L→HまたはH→L)に応
じてフリップフロップ600、610のOR出力である
出力621をH→L→H→L→・・と規則的に変えるこ
とができる。この規則性のある出力621をフリップフ
ロップ500、510のOR出力である出力521と比
較し、不一致がでた場合をエラーと判定することが本発
明の特徴である。
ついては、データ更新用のタイミング信号CLKとデー
タ出力用のアウトプット制御信号OEを入力とする点に
おいては、フリップフロップ500、510と同じだ
が、それぞれの入力に出力の反転を戻すことで、タイミ
ング信号101の電位変化(L→HまたはH→L)に応
じてフリップフロップ600、610のOR出力である
出力621をH→L→H→L→・・と規則的に変えるこ
とができる。この規則性のある出力621をフリップフ
ロップ500、510のOR出力である出力521と比
較し、不一致がでた場合をエラーと判定することが本発
明の特徴である。
【0013】次に動作について説明する。図2は図1に
示した実施の形態の動作を表すタイミングチャートであ
り、図2を参照して図1に示す回路図の動作について説
明する。図2のCASE1(a)は、ノイズが観測対象
のタイミング信号101のハイレベルに影響した場合で
あり、CASE2(b)は、逆にローレベルに影響した
場合を示す。本実施例ではフリップフロップ500、5
10、600、610のタイミング信号CLKがアクテ
ィブになる電位変化方向をL→H、アウトプット制御信
号OEがHで出力、Lでハイ・インピーダンスになるも
のと仮定するが、これは構成によっても異なることを付
け加えておく。
示した実施の形態の動作を表すタイミングチャートであ
り、図2を参照して図1に示す回路図の動作について説
明する。図2のCASE1(a)は、ノイズが観測対象
のタイミング信号101のハイレベルに影響した場合で
あり、CASE2(b)は、逆にローレベルに影響した
場合を示す。本実施例ではフリップフロップ500、5
10、600、610のタイミング信号CLKがアクテ
ィブになる電位変化方向をL→H、アウトプット制御信
号OEがHで出力、Lでハイ・インピーダンスになるも
のと仮定するが、これは構成によっても異なることを付
け加えておく。
【0014】まず、遅延生成回路300の遅延時間につ
いて説明する。遅延時間の範囲は、フリップフロップ5
00、510、600、610のデータホールド時間を
最小とし、タイミング信号101のHまたはLの継続時
間で最短の時間からデータホールド時間を差し引いた時
間までを最大とする。次に各フリップフロップ動作につ
いて説明する。フリップフロップ500の入力は、タイ
ミング信号101の遅延信号301であるため、出力は
タイミング信号101の立ち上がりで必ずLとなり、ア
ウトプット制御信号OEがHの期間だけ出力保持され
る。また、フリップフロップ510は、出力が反転タイ
ミング信号401の立ち上がりで必ずHとなり、アウト
プット制御信号OEがHの期間だけ出力保持されるが、
前記2つのフリップフロップ500、510は排他的に
動作しており、一方の出力ハイ・インピーダンスの時の
み出力動作を行うためバスファイト(バス上のデータの
競合)は発生しない。従ってフリップフロップ500と
510のOR出力である出力521は正常時、常にH→
L→H→L・・と規則的に出力電位を変えるはずであ
る。しかし、もしノイズがCASE1(a)のようにハ
イレベル(H)に印加された場合やCASE2(b)の
ようにローレベル(L)に印加された場合には前記の規
則性のある電位変化に乱れが生じ、正常ならH→L→H
→Lと出力が変化するところが、H→L→H→HやL→
H→L→Lとなる。
いて説明する。遅延時間の範囲は、フリップフロップ5
00、510、600、610のデータホールド時間を
最小とし、タイミング信号101のHまたはLの継続時
間で最短の時間からデータホールド時間を差し引いた時
間までを最大とする。次に各フリップフロップ動作につ
いて説明する。フリップフロップ500の入力は、タイ
ミング信号101の遅延信号301であるため、出力は
タイミング信号101の立ち上がりで必ずLとなり、ア
ウトプット制御信号OEがHの期間だけ出力保持され
る。また、フリップフロップ510は、出力が反転タイ
ミング信号401の立ち上がりで必ずHとなり、アウト
プット制御信号OEがHの期間だけ出力保持されるが、
前記2つのフリップフロップ500、510は排他的に
動作しており、一方の出力ハイ・インピーダンスの時の
み出力動作を行うためバスファイト(バス上のデータの
競合)は発生しない。従ってフリップフロップ500と
510のOR出力である出力521は正常時、常にH→
L→H→L・・と規則的に出力電位を変えるはずであ
る。しかし、もしノイズがCASE1(a)のようにハ
イレベル(H)に印加された場合やCASE2(b)の
ようにローレベル(L)に印加された場合には前記の規
則性のある電位変化に乱れが生じ、正常ならH→L→H
→Lと出力が変化するところが、H→L→H→HやL→
H→L→Lとなる。
【0015】フリップフロップ600、610は、この
出力の乱れをチェックするための比較値生成用に備わる
ものであり、入力に出力の反転を戻すこと以外はフリッ
プフロップ500、510と同じ構造である。
出力の乱れをチェックするための比較値生成用に備わる
ものであり、入力に出力の反転を戻すこと以外はフリッ
プフロップ500、510と同じ構造である。
【0016】フリップフロップ600、610はタイミ
ング信号101または、反転タイミング信号401の立
ち上がりタイミングでH→L→H→・・を繰り返し出力
する。
ング信号101または、反転タイミング信号401の立
ち上がりタイミングでH→L→H→・・を繰り返し出力
する。
【0017】論理演算回路800は、このフリップフロ
ップ600と610のOR出力値を表す出力621と、
前記フリップフロップ500と510のOR出力値を表
す出力521とを比較チェックし、不一致がでれば出力
801にエラーとして出力する。
ップ600と610のOR出力値を表す出力621と、
前記フリップフロップ500と510のOR出力値を表
す出力521とを比較チェックし、不一致がでれば出力
801にエラーとして出力する。
【0018】実施の形態に係るタイミング信号誤動作検
出回路1は上記の如く構成されているので、以下に掲げ
る効果を奏する。本発明は、タイムリーにノイズの影響
をチェックできるためにリカバリー処置にすぐ対応可能
であると同時に、ノイズの影響によって記憶装置に取り
込まれたデータが正当かどうか確実に判定できなかった
従来チェック機能とは異なり、データを取り込むタイミ
ング信号自身の誤動作をチェックしているため、より確
実なデータの正当性を保証することができる。
出回路1は上記の如く構成されているので、以下に掲げ
る効果を奏する。本発明は、タイムリーにノイズの影響
をチェックできるためにリカバリー処置にすぐ対応可能
であると同時に、ノイズの影響によって記憶装置に取り
込まれたデータが正当かどうか確実に判定できなかった
従来チェック機能とは異なり、データを取り込むタイミ
ング信号自身の誤動作をチェックしているため、より確
実なデータの正当性を保証することができる。
【0019】次に、他の実施の形態について説明する。
図3は他の実施の形態を表す電気回路図であり、図4は
図3に示す回路図の動作を示すタイミングチャートであ
る。図1に示して説明した実施の形態と比較すると、遅
延生成回路300の接続位置が異なる以外は全く同じで
ある。入力信号に観測対象であるタイミング信号101
をダイレクトに入力し、各フリップフロップのタイミン
グ信号CLKとアウトプット制御信号OEはタイミング
信号101から遅延生成した遅延タイミング信号301
aとその反転である反転遅延タイミング信号401aを
用いる。
図3は他の実施の形態を表す電気回路図であり、図4は
図3に示す回路図の動作を示すタイミングチャートであ
る。図1に示して説明した実施の形態と比較すると、遅
延生成回路300の接続位置が異なる以外は全く同じで
ある。入力信号に観測対象であるタイミング信号101
をダイレクトに入力し、各フリップフロップのタイミン
グ信号CLKとアウトプット制御信号OEはタイミング
信号101から遅延生成した遅延タイミング信号301
aとその反転である反転遅延タイミング信号401aを
用いる。
【0020】この場合、ノイズの影響を受けたとして
も、フリップフロップ500と510のOR出力521
はH→L→H→L→・・の動作に乱れを生じないが、フ
リップフロップ600と610のOR出力621側で
は、ノイズの印加点で位相ズレを生じ、結果的に論理演
算回路800で比較値不一致となり、エラー(出力80
1)として出力できるしくみになっている。
も、フリップフロップ500と510のOR出力521
はH→L→H→L→・・の動作に乱れを生じないが、フ
リップフロップ600と610のOR出力621側で
は、ノイズの印加点で位相ズレを生じ、結果的に論理演
算回路800で比較値不一致となり、エラー(出力80
1)として出力できるしくみになっている。
【0021】更に、他の実施の形態について説明する。
図5は図1に示した実施の形態の他の実施の形態を表す
電気回路図である。図5に示す実施の形態は、図1に示
して説明した形態とは、フリップフロップ500a、5
10a、600a、610aにスリーステートタイプで
はない、通常のものを使用した点が異なる。
図5は図1に示した実施の形態の他の実施の形態を表す
電気回路図である。図5に示す実施の形態は、図1に示
して説明した形態とは、フリップフロップ500a、5
10a、600a、610aにスリーステートタイプで
はない、通常のものを使用した点が異なる。
【0022】この場合、フリップフロップ500a,5
10aの出力501と511をタイミング信号101の
電位レベルに応じて選択出力する2:1セレクタ900
と、フリップフロップ600a,610aの出力601
と611をタイミング信号101の電位レベルに応じて
選択出力する2:1セレクタ910を、それぞれ、フリ
ップフロップ500a,510a,600a,610a
の後段に追加している。
10aの出力501と511をタイミング信号101の
電位レベルに応じて選択出力する2:1セレクタ900
と、フリップフロップ600a,610aの出力601
と611をタイミング信号101の電位レベルに応じて
選択出力する2:1セレクタ910を、それぞれ、フリ
ップフロップ500a,510a,600a,610a
の後段に追加している。
【0023】このように、相反する電位レベルで出力更
新する一対のF/F(フリップフロップ)群(例えばフ
リップフロップ500a、510a)と、その各F/F
の出力(501,511)をバス上で競合させないよう
排他出力するための2:1セレクタ(900)を用いる
ことにより、図1に示した3ステートタイプの一対のF
/F群(フリップフロップ500、510)に置き換え
ることが可能となる。(動作波形は図2と同じ。)
新する一対のF/F(フリップフロップ)群(例えばフ
リップフロップ500a、510a)と、その各F/F
の出力(501,511)をバス上で競合させないよう
排他出力するための2:1セレクタ(900)を用いる
ことにより、図1に示した3ステートタイプの一対のF
/F群(フリップフロップ500、510)に置き換え
ることが可能となる。(動作波形は図2と同じ。)
【0024】なお、前記した各実施の形態においては、
本発明はそれに限定されず、本発明を適用する上で好適
な形態に適用することができる。
本発明はそれに限定されず、本発明を適用する上で好適
な形態に適用することができる。
【0025】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。
【0026】なお、各図において、同一構成要素には同
一符号を付している。
一符号を付している。
【0027】
【発明の効果】本発明は以上のように構成されているの
で、タイムリーにノイズの影響をチェックすることが可
能となり、リカバリー処置に時間を要すことなく、しか
も、記憶装置に取り込まれたデータが正当かどうか確実
に判定するタイミング信号誤動作検出回路を提供するこ
とができるという効果を奏する。
で、タイムリーにノイズの影響をチェックすることが可
能となり、リカバリー処置に時間を要すことなく、しか
も、記憶装置に取り込まれたデータが正当かどうか確実
に判定するタイミング信号誤動作検出回路を提供するこ
とができるという効果を奏する。
【図1】本発明の実施の形態を表す電気回路図である。
【図2】図1に示した実施の形態の動作を表すタイミン
グチャートであり、(a)は、ノイズがタイミング信号
101のハイレベルに影響した場合のタイミングチャー
トであり、(b)は、ノイズがタイミング信号101の
ローレベルに影響した場合のタイミングチャートであ
る。
グチャートであり、(a)は、ノイズがタイミング信号
101のハイレベルに影響した場合のタイミングチャー
トであり、(b)は、ノイズがタイミング信号101の
ローレベルに影響した場合のタイミングチャートであ
る。
【図3】図1に示した実施の形態の他の実施の形態を表
す電気回路図である。
す電気回路図である。
【図4】図3に示した他の実施の形態の動作を表すタイ
ミングチャートであり、(a)は、ノイズがタイミング
信号101のハイレベルに影響した場合のタイミングチ
ャートであり、(b)は、ノイズがタイミング信号10
1のローレベルに影響した場合のタイミングチャートで
ある。
ミングチャートであり、(a)は、ノイズがタイミング
信号101のハイレベルに影響した場合のタイミングチ
ャートであり、(b)は、ノイズがタイミング信号10
1のローレベルに影響した場合のタイミングチャートで
ある。
【図5】図1に示した実施の形態の他の実施の形態を表
す電気回路図である。
す電気回路図である。
001 入力データ 1 タイミング信号誤動作検出回路 1A タイミング信号誤動作検出回路 1B タイミング信号誤動作検出回路 100 タイミング信号生成回路 101 タイミング信号 200 記憶回路 201 出力データ 300 遅延生成回路 301 遅延信号 301a 遅延タイミング信号 400 インバータ 401 反転タイミング信号 401a 反転遅延タイミング信号 500、510 フリップフロップ 500a、510a フリップフロップ 501、511 出力 521 出力 600、610 フリップフロップ 600a、610a フリップフロップ 601、611 出力 621 出力 700 インバータ 701 反転信号 800 論理演算回路 801 出力 900、910 2:1セレクタ CLK タイミング信号 OE アウトプット制御信号
Claims (9)
- 【請求項1】 タイミング信号(101,401)のノ
イズによるタイミング周期の乱れを検出するタイミング
信号誤動作検出回路(1,1A,1B)であって、 前記タイミング信号(101,401)の遅延信号(3
01,301a,401a)を生成する遅延生成手段
(300,400)と、 前記タイミング信号(101,401)と前記遅延信号
(301,301a,401a)のどちらか一方を入力
信号とし、他方を前記入力信号の入出力制御信号とする
第1のフリップフロップ群(500,510,500
a,510a,900)と、 出力(621)を反転した反転信号(701)を入力と
し、前記タイミング信号(101,401)と前記遅延
信号(301,301a,401a)のどちらか一方を
前記反転信号(701)の入出力制御信号とする第2の
フリップフロップ群(600,610,600a,61
0a,910)と、 前記第1のフリップフロップ群(500,510,50
0a,510a,900)の出力(521)と前記第2
のフリップフロップ群(600,610,600a,6
10a,910)の出力(621)が一致しないときに
はエラーを知らせる信号(801)を出力するエラー検
出手段(800)とを備えることを特徴とするタイミン
グ信号誤動作検出回路(1,1A,1B)。 - 【請求項2】 前記第1のフリップフロップ群(50
0,510,500a,510a)は、前記入出力制御
信号の電位変化に応じて前記入力信号の出力制御機能を
備える第1のフリップフロップ(500,500a)
と、前記入出力制御信号を反転した反転入出力制御信号
の電位変化に応じて前記入力信号の出力制御機能を備え
る第2のフリップフロップ(510,510a)とを備
え、 前記第2のフリップフロップ群(600,610,60
0a,610a)は、前記入出力制御信号の電位変化に
応じて前記反転信号(701)の出力制御機能を備える
第3のフリップフロップ(600,600a)と、前記
反転入出力制御信号の電位変化に応じて前記反転信号
(701)の出力制御機能を備える第4のフリップフロ
ップ(610,610a)とを備えることを特徴とする
請求項1記載のタイミング信号誤動作検出回路(1,1
A,1B)。 - 【請求項3】 前記第1および第2のフリップフロップ
(500a,510a)は、前記入出力制御信号の電位
変化に応じてどちらか一方の出力を選択して前記エラー
検出手段(800)に出力する第1の出力選択手段(9
00)を備え、 前記第3および第4のフリップフロップ(600a,6
10a)は、前記入出力制御信号の電位変化に応じてど
ちらか一方の出力を選択して前記エラー検出手段(80
0)に出力する第2の出力選択手段(910)を備える
ことを特徴とする請求項1または2記載のタイミング信
号誤動作検出回路(1B)。 - 【請求項4】 前記第1,第2の出力選択手段(90
0,910)は、2:1セレクタであることを特徴とす
る請求項3記載のタイミング信号誤動作検出回路(1
B)。 - 【請求項5】 前記第1のフリップフロップ(500)
はスリーステートタイプであり、前記入出力制御信号の
電位変化に応じて前記入力信号を出力し、前記第2のフ
リップフロップ(510)はスリーステートタイプであ
り、前記反転入出力制御信号の電位変化に応じて前記入
力信号を出力し、 前記第1のフリップフロップ群(500,510,50
0a,510a)において、前記第1と第2のフリップ
フロップ(500,510)の出力(501,511)
は接続されて前記エラー検出手段(800)の一方の入
力に接続され、 前記第3のフリップフロップ(600)はスリーステー
トタイプであり、前記入出力制御信号の電位変化に応じ
て前記反転信号(701)を出力し、前記第4のフリッ
プフロップ(610)はスリーステートタイプであり、
前記反転入出力制御信号の電位変化に応じて前記反転信
号(701)を出力し、 前記第2のフリップフロップ群(600,610,60
0a,610a)において、前記第3と第4のフリップ
フロップ(600,610)の出力(601,611)
は接続されて前記エラー検出手段(800)の他方の入
力に接続されることを特徴とする請求項1または2に記
載のタイミング信号誤動作検出回路(1,1A)。 - 【請求項6】 前記第2のフリップフロップ群(60
0,610,600a,610a,910)は、出力が
インバータ(700)を介して入力に接続されているこ
とを特徴とする請求項1〜5のいずれかに記載のタイミ
ング信号誤動作検出回路(1,1A,1B)。 - 【請求項7】 前記入力信号は前記タイミング信号(1
01)であり、前記入出力制御信号は前記遅延信号(3
01a,401a)であることを特徴とする請求項1,
2または5のいずれかに記載のタイミング信号誤動作検
出回路(1A)。 - 【請求項8】 前記入力信号は前記遅延信号(301)
であり、前記入出力制御信号は前記タイミング信号(1
01,401)であることを特徴とする請求項1〜5の
いずれかに記載のタイミング信号誤動作検出回路(1,
1B)。 - 【請求項9】 請求項1〜8のいずれかに記載のタイミ
ング信号誤動作検出回路を有するコンピュータシステ
ム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36956599A JP3212979B2 (ja) | 1999-12-27 | 1999-12-27 | タイミング信号誤動作検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36956599A JP3212979B2 (ja) | 1999-12-27 | 1999-12-27 | タイミング信号誤動作検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001184223A JP2001184223A (ja) | 2001-07-06 |
JP3212979B2 true JP3212979B2 (ja) | 2001-09-25 |
Family
ID=18494758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36956599A Expired - Fee Related JP3212979B2 (ja) | 1999-12-27 | 1999-12-27 | タイミング信号誤動作検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3212979B2 (ja) |
-
1999
- 1999-12-27 JP JP36956599A patent/JP3212979B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001184223A (ja) | 2001-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4899556B2 (ja) | 半導体集積回路 | |
US8171386B2 (en) | Single event upset error detection within sequential storage circuitry of an integrated circuit | |
KR102283686B1 (ko) | 저장 데이터 값의 에러 검출 | |
JP2007188633A (ja) | メモリアレイ試験回路 | |
US4686677A (en) | Apparatus and method for detecting time-related faults | |
KR20120069731A (ko) | 쿼드 데이터 레이트(qdr) 제어기 및 그의 실현방법 | |
JP3212979B2 (ja) | タイミング信号誤動作検出回路 | |
JP5174603B2 (ja) | メモリの誤り訂正方法,誤り検出方法、及びそれを用いたコントローラ | |
JP2000009809A (ja) | 誤設定検出機能を具備したic試験装置 | |
JP2003316599A (ja) | 集積回路 | |
US8516336B2 (en) | Latch arrangement for an electronic digital system, method, data processing program, and computer program product for implementing a latch arrangement | |
JP3123994B2 (ja) | タイミング信号誤動作検出回路 | |
JPH09282166A (ja) | パイプライン演算装置 | |
JP2010272089A (ja) | レジスタ診断装置及びレジスタ診断方法 | |
JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
JP2591304B2 (ja) | メモリ監視回路 | |
JPH10149318A (ja) | メモリ監視方式 | |
JPH02214348A (ja) | アクセス異常検出装置 | |
JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
JPS5827247A (ja) | 論理装置 | |
JPS6027424B2 (ja) | 半導体記憶装置 | |
JPS59165155A (ja) | 順序回路の故障検出回路 | |
JPS61115143A (ja) | スキヤンパスの誤動作検出回路 | |
JPH0352106A (ja) | ライトプレシフト回路のチェック装置 | |
JPH0525535U (ja) | 記憶回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |