JP2001169553A - スイッチドモード整流器 - Google Patents
スイッチドモード整流器Info
- Publication number
- JP2001169553A JP2001169553A JP34276199A JP34276199A JP2001169553A JP 2001169553 A JP2001169553 A JP 2001169553A JP 34276199 A JP34276199 A JP 34276199A JP 34276199 A JP34276199 A JP 34276199A JP 2001169553 A JP2001169553 A JP 2001169553A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- pulse
- load
- correction coefficient
- smr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 PWMパルス制御部をアナログ回路でなくソ
フトウェアで制御し、アナログ回路に起因する、回路パ
ラメータ調整の困難さや部品点数の多さといった問題を
回避することが可能なSMRを実現する。 【解決手段】 定格動作時のリアクトル電流に対応した
PWMパルス列の各パルス幅のデータを、予めシミュレ
ーションを行って求め、PWMパルス制御部P1内のR
OMテーブルに記憶させておく。そして、交流電源1に
同期させつつ半波1サイクル期間内において順次、パル
ス幅のデータを呼び出してPWMパルスを発生させ、I
GBT7aのゲートに与える。負荷が変動した場合は、
予め求めておいた各パルスごとの計算式に基づいて補正
係数を算出し、各パルス幅に補正係数を乗じて補正を行
ってからPWMパルスを発生させる。これにより、アナ
ログ回路に起因した問題を回避しつつ力率改善と整流と
が行えるようになる。
フトウェアで制御し、アナログ回路に起因する、回路パ
ラメータ調整の困難さや部品点数の多さといった問題を
回避することが可能なSMRを実現する。 【解決手段】 定格動作時のリアクトル電流に対応した
PWMパルス列の各パルス幅のデータを、予めシミュレ
ーションを行って求め、PWMパルス制御部P1内のR
OMテーブルに記憶させておく。そして、交流電源1に
同期させつつ半波1サイクル期間内において順次、パル
ス幅のデータを呼び出してPWMパルスを発生させ、I
GBT7aのゲートに与える。負荷が変動した場合は、
予め求めておいた各パルスごとの計算式に基づいて補正
係数を算出し、各パルス幅に補正係数を乗じて補正を行
ってからPWMパルスを発生させる。これにより、アナ
ログ回路に起因した問題を回避しつつ力率改善と整流と
が行えるようになる。
Description
【0001】
【発明の属する技術分野】この発明は、交流電力を直流
電力に変換する整流器に関し、特にパルス幅変調(Puls
e Width Modulation:以下、PWMと称する)により制
御されるスイッチドモード整流器(Switched Mode Rect
ifier:以下、SMRと称する)に関する。
電力に変換する整流器に関し、特にパルス幅変調(Puls
e Width Modulation:以下、PWMと称する)により制
御されるスイッチドモード整流器(Switched Mode Rect
ifier:以下、SMRと称する)に関する。
【0002】
【従来の技術】SMRは、交流入力電流と交流入力電圧
とが同相になるよう、力率を改善しながら交流電力を直
流電力に変換する整流器である。力率改善を行いながら
整流することから、SMRはパワーアクティブフィルタ
とも称される。
とが同相になるよう、力率を改善しながら交流電力を直
流電力に変換する整流器である。力率改善を行いながら
整流することから、SMRはパワーアクティブフィルタ
とも称される。
【0003】図11に従来のSMR201の構成を示
す。図11において、交流電源1の両端は、整流ダイオ
ードブリッジ2の入力端であるノード3,4に接続され
ている。また、パワーMOSFET7bのソースは整流
ダイオードブリッジ2の一つの出力端であるノード6に
接続され、そのドレインはノード9においてダイオード
13のアノードに接続されている。
す。図11において、交流電源1の両端は、整流ダイオ
ードブリッジ2の入力端であるノード3,4に接続され
ている。また、パワーMOSFET7bのソースは整流
ダイオードブリッジ2の一つの出力端であるノード6に
接続され、そのドレインはノード9においてダイオード
13のアノードに接続されている。
【0004】ダイオード13のアノードは、ノード9に
おいて変流器10の一端に接続されている。また、変流
器10の他端は、ノード11においてリアクトル12の
一端に接続されている。リアクトル12の他端は、整流
ダイオードブリッジ2のもう一つの出力端であるノード
5に接続されるとともに、直流負荷16の一端にも接続
されている。なお、ノード5は接地されている。また、
ダイオード13のカソードは、ノード14において直流
負荷16の他端に接続されている。そして、コンデンサ
15が直流負荷16と並列に接続されている。
おいて変流器10の一端に接続されている。また、変流
器10の他端は、ノード11においてリアクトル12の
一端に接続されている。リアクトル12の他端は、整流
ダイオードブリッジ2のもう一つの出力端であるノード
5に接続されるとともに、直流負荷16の一端にも接続
されている。なお、ノード5は接地されている。また、
ダイオード13のカソードは、ノード14において直流
負荷16の他端に接続されている。そして、コンデンサ
15が直流負荷16と並列に接続されている。
【0005】なお、上記のようなパワーMOSFET7
b、ダイオード13およびリアクトル12の接続関係
は、昇降圧型チョッパを構成している。よって、このよ
うな回路構成のSMRを昇降圧型SMRと称する。ま
た、昇降圧型チョッパではなく昇圧型チョッパまたは降
圧型チョッパの接続関係を採用すれば、同様にして昇圧
型SMRまたは降圧型SMRが構成できる。
b、ダイオード13およびリアクトル12の接続関係
は、昇降圧型チョッパを構成している。よって、このよ
うな回路構成のSMRを昇降圧型SMRと称する。ま
た、昇降圧型チョッパではなく昇圧型チョッパまたは降
圧型チョッパの接続関係を採用すれば、同様にして昇圧
型SMRまたは降圧型SMRが構成できる。
【0006】さらに、電圧検出部17がノード5,14
間に接続され、同期パルス発生部18がノード5,6間
に接続されている。また、同期パルス発生部18は、交
流入力電圧vACの周期に同期したパルスを発生させる回
路ブロックである。
間に接続され、同期パルス発生部18がノード5,6間
に接続されている。また、同期パルス発生部18は、交
流入力電圧vACの周期に同期したパルスを発生させる回
路ブロックである。
【0007】PWMパルス制御部P2は、タイマとA/
D変換器とが内蔵され乗除算機能が強化された8または
16ビットの1チップマイコン、もしくはより高速な演
算が可能なDSP等のプロセッサと、PWMパルス発生
のためのアナログ回路とを備えている。そしてPWMパ
ルス制御部P2には、同期パルス発生部18が発生させ
た同期パルス、電圧検出部17が検出したノード5,1
4間の直流負荷電圧v DC、および変流器10が検出した
リアクトル12に流れるリアクトル電流iLの各情報
が、それぞれ入力される。また、直流負荷16が出力す
べき電圧値であるVSもユーザの設定電圧値としてPW
Mパルス制御部P2に入力される。そして、それらの情
報からPWMパルス制御部P2はPWMパルスであるゲ
ート電圧v Gを発生させ、パワーMOSFET7bのゲ
ート(ノード8)に出力する。
D変換器とが内蔵され乗除算機能が強化された8または
16ビットの1チップマイコン、もしくはより高速な演
算が可能なDSP等のプロセッサと、PWMパルス発生
のためのアナログ回路とを備えている。そしてPWMパ
ルス制御部P2には、同期パルス発生部18が発生させ
た同期パルス、電圧検出部17が検出したノード5,1
4間の直流負荷電圧v DC、および変流器10が検出した
リアクトル12に流れるリアクトル電流iLの各情報
が、それぞれ入力される。また、直流負荷16が出力す
べき電圧値であるVSもユーザの設定電圧値としてPW
Mパルス制御部P2に入力される。そして、それらの情
報からPWMパルス制御部P2はPWMパルスであるゲ
ート電圧v Gを発生させ、パワーMOSFET7bのゲ
ート(ノード8)に出力する。
【0008】図12は、PWMパルス制御部P2の構成
を示したものである。図12において、符号21はプロ
セッサのソフトウェアで信号が処理される部分を表わ
し、また、符号24はアナログ回路のハードウェアで構
成された部分を表わしている。ソフトウェア部分21
は、加算処理プログラム22と制御演算処理プログラム
23とを備えている。一方、ハードウェア部分24は、
正弦波全波整流波形|sin(ωt)|を発生させる基準信号
発生器26、キャリア信号(例えば50kHz〜数百k
Hz程度の鋸歯状波や三角波等)を発生させるキャリア
信号発生器28、乗算器25、加算器27および比較器
29を備えている。
を示したものである。図12において、符号21はプロ
セッサのソフトウェアで信号が処理される部分を表わ
し、また、符号24はアナログ回路のハードウェアで構
成された部分を表わしている。ソフトウェア部分21
は、加算処理プログラム22と制御演算処理プログラム
23とを備えている。一方、ハードウェア部分24は、
正弦波全波整流波形|sin(ωt)|を発生させる基準信号
発生器26、キャリア信号(例えば50kHz〜数百k
Hz程度の鋸歯状波や三角波等)を発生させるキャリア
信号発生器28、乗算器25、加算器27および比較器
29を備えている。
【0009】ソフトウェア部分21には直流負荷電圧v
DCと設定電圧値VSとが入力され、加算処理プログラム
22において設定電圧値VSと直流負荷電圧vDCとの偏
差ΔvDCの値が計算される。そして、制御演算処理プロ
グラム23において偏差Δv DCの値に応じたPI制御が
行われ、制御変数ISが出力される。この制御変数I
Sは、直流負荷電圧vDCの値が速やかに設定電圧値VSに
近付くよう制御するために、偏差ΔvDCの比例値と偏差
ΔvDCの積分値との和として算出される値である。
DCと設定電圧値VSとが入力され、加算処理プログラム
22において設定電圧値VSと直流負荷電圧vDCとの偏
差ΔvDCの値が計算される。そして、制御演算処理プロ
グラム23において偏差Δv DCの値に応じたPI制御が
行われ、制御変数ISが出力される。この制御変数I
Sは、直流負荷電圧vDCの値が速やかに設定電圧値VSに
近付くよう制御するために、偏差ΔvDCの比例値と偏差
ΔvDCの積分値との和として算出される値である。
【0010】ハードウェア部分24では、乗算器25
が、制御変数ISの値を得て基準信号発生器26からの
正弦波全波整流波形|sin(ωt)|に制御変数ISを乗
じ、|ISsin(ωt)|の値を計算する。なお基準信号発
生器26は、正弦波全波整流波形|sin(ωt)|を発生さ
せる際に、交流入力電圧vACの同期パルスによって正弦
波全波整流波形|sin(ωt)|を交流入力電圧vACと同期
させている。
が、制御変数ISの値を得て基準信号発生器26からの
正弦波全波整流波形|sin(ωt)|に制御変数ISを乗
じ、|ISsin(ωt)|の値を計算する。なお基準信号発
生器26は、正弦波全波整流波形|sin(ωt)|を発生さ
せる際に、交流入力電圧vACの同期パルスによって正弦
波全波整流波形|sin(ωt)|を交流入力電圧vACと同期
させている。
【0011】そして、加算器27がキャリア信号発生器
28からの鋸歯状波等のキャリア信号を|ISsin(ωt)
|に加え、ランプコンペンセーションされた波形として
リアクトル電流の参照波形を発生させる。(ランプコン
ペンセーションについてはCQ出版社刊:トランジスタ
技術1990年9月号pp.537〜548を参照)。
28からの鋸歯状波等のキャリア信号を|ISsin(ωt)
|に加え、ランプコンペンセーションされた波形として
リアクトル電流の参照波形を発生させる。(ランプコン
ペンセーションについてはCQ出版社刊:トランジスタ
技術1990年9月号pp.537〜548を参照)。
【0012】そして、比較器29が、加算器27から出
力されたリアクトル電流の参照波形とリアクトル電流i
Lとを比較することで、PWMパルスを発生させる。図
13は、リアクトル電流iLおよび交流入力電圧vACと
電気角との関係、並びに発生したPWMパルスと電気角
との関係について示す図である。なお、図13では図の
理解を容易にするためリアクトル電流iLの波形を滑ら
かな正弦波で示しているが、実際にはリアクトル電流i
Lの波形は、各パルス区間ごとの傾き具合がランプコン
ペンセーションされた波形とは逆向きとなった、正弦波
と三角波との合成波形になっている。
力されたリアクトル電流の参照波形とリアクトル電流i
Lとを比較することで、PWMパルスを発生させる。図
13は、リアクトル電流iLおよび交流入力電圧vACと
電気角との関係、並びに発生したPWMパルスと電気角
との関係について示す図である。なお、図13では図の
理解を容易にするためリアクトル電流iLの波形を滑ら
かな正弦波で示しているが、実際にはリアクトル電流i
Lの波形は、各パルス区間ごとの傾き具合がランプコン
ペンセーションされた波形とは逆向きとなった、正弦波
と三角波との合成波形になっている。
【0013】このPWMパルスがパワーMOSFET7
bのゲート(ノード8)に与えられることで、リアクト
ル電流iLは交流入力電圧vACとほぼ同相(すなわち1
に近い力率)となり、さらに、直流負荷電圧vDCを設定
電圧値VSと同じ値に保つことができる。
bのゲート(ノード8)に与えられることで、リアクト
ル電流iLは交流入力電圧vACとほぼ同相(すなわち1
に近い力率)となり、さらに、直流負荷電圧vDCを設定
電圧値VSと同じ値に保つことができる。
【0014】
【発明が解決しようとする課題】しかし、上記のような
従来のSMRではソフトウェア部分21とハードウェア
部分24とが混在していたため、次のような問題が生じ
ていた。
従来のSMRではソフトウェア部分21とハードウェア
部分24とが混在していたため、次のような問題が生じ
ていた。
【0015】すなわち、ハードウェア部分24では、ア
ナログ回路で構成された基準信号発生器26やキャリア
信号発生器28、乗算器25、加算器27を用いていた
ので、各回路のパラメータ調整を行うのに手間と熟練と
を要していた。さらに、それらの回路の経年変化やドリ
フトの発生も考慮しておく必要があった。
ナログ回路で構成された基準信号発生器26やキャリア
信号発生器28、乗算器25、加算器27を用いていた
ので、各回路のパラメータ調整を行うのに手間と熟練と
を要していた。さらに、それらの回路の経年変化やドリ
フトの発生も考慮しておく必要があった。
【0016】また、これらの回路がアナログ回路で構成
されていたため、部品点数が多くなり、組立工程数の減
少や基板の小型軽量化、部品管理の簡素化を阻害してい
た。さらに、SMRの電流容量の設定によって使用する
部品や各パラメータの調整が異なるため、SMRを製品
化する際の制御ボードの標準化が困難であった。
されていたため、部品点数が多くなり、組立工程数の減
少や基板の小型軽量化、部品管理の簡素化を阻害してい
た。さらに、SMRの電流容量の設定によって使用する
部品や各パラメータの調整が異なるため、SMRを製品
化する際の制御ボードの標準化が困難であった。
【0017】さらに、従来の制御システムでは、SMR
のスイッチングトランジスタとしてパワーMOSFET
7bを用いることが多かった。しかし、パワーMOSF
ETの電流容量は最大でも数[A]程度と小さく、大きな
電力の整流には適さなかった。
のスイッチングトランジスタとしてパワーMOSFET
7bを用いることが多かった。しかし、パワーMOSF
ETの電流容量は最大でも数[A]程度と小さく、大きな
電力の整流には適さなかった。
【0018】また、上記のような従来のSMRでは、ラ
ンプコンペンセーションを行うために、電気角0°〜1
80°または180°〜360°の区間である半波1サ
イクルのうち、その初期および終期においてパルス幅が
細くなり、リアクトル電流の立ち上がり時と立ち下がり
時にデッドアングルが生じやすく、波形にクロスオーバ
ひずみが生じやすかった(上記トランジスタ技術199
0年9月号pp.537〜548を参照)。
ンプコンペンセーションを行うために、電気角0°〜1
80°または180°〜360°の区間である半波1サ
イクルのうち、その初期および終期においてパルス幅が
細くなり、リアクトル電流の立ち上がり時と立ち下がり
時にデッドアングルが生じやすく、波形にクロスオーバ
ひずみが生じやすかった(上記トランジスタ技術199
0年9月号pp.537〜548を参照)。
【0019】本発明は、以上の課題を解決するためにな
されたものであり、アナログ回路に起因する問題を回避
し、大きな電力の整流に適し、リアクトル電流にクロス
オーバひずみを生じさせにくいSMRを実現することを
目的とする。
されたものであり、アナログ回路に起因する問題を回避
し、大きな電力の整流に適し、リアクトル電流にクロス
オーバひずみを生じさせにくいSMRを実現することを
目的とする。
【0020】なお、本発明にかかるSMRと同様の目的
を有するものとして、特開平11−178326号公報
に記載の技術、および特開平8−126303号公報に
記載の技術などが存在する。
を有するものとして、特開平11−178326号公報
に記載の技術、および特開平8−126303号公報に
記載の技術などが存在する。
【0021】
【課題を解決するための手段】この発明のうち請求項1
にかかるものは、交流電源と、前記交流電源の交流出力
を整流する整流ダイオードブリッジと、前記整流ダイオ
ードブリッジから出力される電流をチョッピングして出
力するチョッパ回路と、前記チョッパ回路の出力端に接
続された直流負荷と、前記直流負荷に並列に接続された
コンデンサと、前記チョッパ回路をパルス幅変調により
制御するパルス幅変調制御部とを備え、前記パルス幅変
調制御部は、前記直流負荷の負荷率が所定の値のときに
前記パルス幅変調に用いられるパルス列を構成する各パ
ルスのパルス幅に関するデータを記憶し、前記データを
順次に呼び出し、前記直流負荷の前記負荷率に応じて前
記データに補正係数を乗じることにより前記パルス幅を
補正して前記パルス列を発生させる、スイッチドモード
整流器である。
にかかるものは、交流電源と、前記交流電源の交流出力
を整流する整流ダイオードブリッジと、前記整流ダイオ
ードブリッジから出力される電流をチョッピングして出
力するチョッパ回路と、前記チョッパ回路の出力端に接
続された直流負荷と、前記直流負荷に並列に接続された
コンデンサと、前記チョッパ回路をパルス幅変調により
制御するパルス幅変調制御部とを備え、前記パルス幅変
調制御部は、前記直流負荷の負荷率が所定の値のときに
前記パルス幅変調に用いられるパルス列を構成する各パ
ルスのパルス幅に関するデータを記憶し、前記データを
順次に呼び出し、前記直流負荷の前記負荷率に応じて前
記データに補正係数を乗じることにより前記パルス幅を
補正して前記パルス列を発生させる、スイッチドモード
整流器である。
【0022】この発明のうち請求項2にかかるものは、
請求項1記載のスイッチドモード整流器であって、前記
パルス幅変調によって前記チョッパ回路に流れるべき電
流は、所定の値を波高値とする正弦波を包絡線としつ
つ、立ち上がり、立ち下がりを繰り返す波形であって、
前記立ち上がりの波形は、前記チョッパ回路のオン状態
に対応した回路方程式を解いて得られる解と前記包絡線
とから求められる。
請求項1記載のスイッチドモード整流器であって、前記
パルス幅変調によって前記チョッパ回路に流れるべき電
流は、所定の値を波高値とする正弦波を包絡線としつ
つ、立ち上がり、立ち下がりを繰り返す波形であって、
前記立ち上がりの波形は、前記チョッパ回路のオン状態
に対応した回路方程式を解いて得られる解と前記包絡線
とから求められる。
【0023】この発明のうち請求項3にかかるものは、
請求項2記載のスイッチドモード整流器であって、前記
立ち下がりの波形は、前記チョッパ回路のオフ状態に対
応した回路方程式を解いて得られる解と前記パルス幅変
調の周期条件と前記立ち上がりの波形より得られる初期
条件とから求められる。
請求項2記載のスイッチドモード整流器であって、前記
立ち下がりの波形は、前記チョッパ回路のオフ状態に対
応した回路方程式を解いて得られる解と前記パルス幅変
調の周期条件と前記立ち上がりの波形より得られる初期
条件とから求められる。
【0024】この発明のうち請求項4にかかるものは、
請求項1乃至3のいずれか一つに記載のスイッチドモー
ド整流器であって、前記補正係数は、前記パルス幅変調
パルス列の前記各パルスごとの前記補正係数と前記負荷
率との相関式に基づいて算出される。
請求項1乃至3のいずれか一つに記載のスイッチドモー
ド整流器であって、前記補正係数は、前記パルス幅変調
パルス列の前記各パルスごとの前記補正係数と前記負荷
率との相関式に基づいて算出される。
【0025】この発明のうち請求項5にかかるものは、
請求項1乃至3のいずれか一つに記載のスイッチドモー
ド整流器であって、前記補正係数は、前記パルス幅変調
パルス列の前記各パルスの複数ごとの前記補正係数と前
記負荷率との相関式に基づいて算出される。
請求項1乃至3のいずれか一つに記載のスイッチドモー
ド整流器であって、前記補正係数は、前記パルス幅変調
パルス列の前記各パルスの複数ごとの前記補正係数と前
記負荷率との相関式に基づいて算出される。
【0026】この発明のうち請求項6にかかるものは、
請求項4または5記載のスイッチドモード整流器であっ
て、前記相関式は、前記補正係数を前記負荷率のべき級
数で表わしたものであり、前記負荷率のべき級数の各次
の項の係数は、前記負荷率を複数の値に仮に設定し、各
場合の前記補正係数を算出して、補間法を用いることに
より求められる。
請求項4または5記載のスイッチドモード整流器であっ
て、前記相関式は、前記補正係数を前記負荷率のべき級
数で表わしたものであり、前記負荷率のべき級数の各次
の項の係数は、前記負荷率を複数の値に仮に設定し、各
場合の前記補正係数を算出して、補間法を用いることに
より求められる。
【0027】
【発明の実施の形態】実施の形態1.本実施の形態にか
かるSMRは、PWMパルス制御部において、従来、ア
ナログ回路で構成されていたハードウェア部分に代わっ
てソフトウェア的にPWMパルスを発生させることによ
り、アナログ回路に起因した問題を回避するものであ
る。より具体的には、従来のSMR201の場合のよう
にランプコンペンセーションされた波形とリアクトル電
流iLとを比較することでPWMパルスを発生させるの
ではなく、予め、発生させるべきPWMパルス列の各パ
ルス幅のデータをPWMパルス制御部内に記憶させてお
き、順次、そのデータを呼び出してPWMパルスを発生
させる、という手法を採用する。
かるSMRは、PWMパルス制御部において、従来、ア
ナログ回路で構成されていたハードウェア部分に代わっ
てソフトウェア的にPWMパルスを発生させることによ
り、アナログ回路に起因した問題を回避するものであ
る。より具体的には、従来のSMR201の場合のよう
にランプコンペンセーションされた波形とリアクトル電
流iLとを比較することでPWMパルスを発生させるの
ではなく、予め、発生させるべきPWMパルス列の各パ
ルス幅のデータをPWMパルス制御部内に記憶させてお
き、順次、そのデータを呼び出してPWMパルスを発生
させる、という手法を採用する。
【0028】図1に本実施の形態にかかるSMR101
を示す。図1において、図11に示した従来のSMR2
01と共通する符号は同一の構成要素であることを示
す。すなわち、符号1は交流電源を、符号2は整流ダイ
オードブリッジを、符号12はリアクトルを、符号13
はダイオードを、符号15はコンデンサを、符号16は
直流負荷を、符号17は電圧検出部を、符号18は同期
パルス発生部を、符号3〜6,8,9,14はノード
を、それぞれ表わしており、それらの接続関係はSMR
201と同様である。
を示す。図1において、図11に示した従来のSMR2
01と共通する符号は同一の構成要素であることを示
す。すなわち、符号1は交流電源を、符号2は整流ダイ
オードブリッジを、符号12はリアクトルを、符号13
はダイオードを、符号15はコンデンサを、符号16は
直流負荷を、符号17は電圧検出部を、符号18は同期
パルス発生部を、符号3〜6,8,9,14はノード
を、それぞれ表わしており、それらの接続関係はSMR
201と同様である。
【0029】一方、SMR101の構成はいくつかの点
でSMR201とは異なっている。まず、SMR201
に存在していた変流器10はSMR101においては存
在せず、そのためリアクトル12の一端は直接、ノード
9に接続されている。また、SMR101においては、
SMR201におけるパワーMOSFET7bに代わっ
てIGBT7aが採用されている。これにより、SMR
101はSMR201よりも大きな電流を取り扱うこと
ができる。また、IGBTは一般にその動作周波数がパ
ワーMOSFETよりも低く、数kHZ〜数十kHzで
あるため、本実施の形態にかかるSMR101のように
ソフトウェア的に制御する場合にはプロセッサの演算時
間にゆとりが生まれやすい。なお、IGBT7aのコレ
クタはノード9に、エミッタはノード6に、それぞれ接
続されている。
でSMR201とは異なっている。まず、SMR201
に存在していた変流器10はSMR101においては存
在せず、そのためリアクトル12の一端は直接、ノード
9に接続されている。また、SMR101においては、
SMR201におけるパワーMOSFET7bに代わっ
てIGBT7aが採用されている。これにより、SMR
101はSMR201よりも大きな電流を取り扱うこと
ができる。また、IGBTは一般にその動作周波数がパ
ワーMOSFETよりも低く、数kHZ〜数十kHzで
あるため、本実施の形態にかかるSMR101のように
ソフトウェア的に制御する場合にはプロセッサの演算時
間にゆとりが生まれやすい。なお、IGBT7aのコレ
クタはノード9に、エミッタはノード6に、それぞれ接
続されている。
【0030】また、従来のSMR201におけるPWM
パルス制御部P2の代わりに、SMR101ではPWM
パルス制御部P1が採用されている。PWMパルス制御
部P1はPWMパルスであるゲート電圧vGを発生さ
せ、IGBT7aのゲート(ノード8)に出力する。P
WMパルス制御部P1には、同期パルス発生部18が発
生させた同期パルス、電圧検出部17が検出したノード
5,14間の直流負荷電圧vDCおよび直流負荷16が出
力すべき設定電圧値であるVSがそれぞれ入力される
が、変流器10が存在しないためリアクトル電流iLの
情報は入力されない。
パルス制御部P2の代わりに、SMR101ではPWM
パルス制御部P1が採用されている。PWMパルス制御
部P1はPWMパルスであるゲート電圧vGを発生さ
せ、IGBT7aのゲート(ノード8)に出力する。P
WMパルス制御部P1には、同期パルス発生部18が発
生させた同期パルス、電圧検出部17が検出したノード
5,14間の直流負荷電圧vDCおよび直流負荷16が出
力すべき設定電圧値であるVSがそれぞれ入力される
が、変流器10が存在しないためリアクトル電流iLの
情報は入力されない。
【0031】図2はPWMパルス制御部P1の構成を示
したものである。図2において、符号30はプロセッサ
のソフトウェアで信号が処理される部分を表わしてい
る。ソフトウェア部分30は、加算処理プログラム3
1、制御演算処理プログラム32、PWMパルス幅演算
処理プログラム33を備えている。また、符号34は、
PWMパルス列の各パルス幅のデータを記憶させるため
のROMテーブルを表わし、また符号35は、ソフトウ
ェア部分30の出力を受けてPWMパルスであるゲート
電圧vGを発生させるパルス発生部を表わしている。
したものである。図2において、符号30はプロセッサ
のソフトウェアで信号が処理される部分を表わしてい
る。ソフトウェア部分30は、加算処理プログラム3
1、制御演算処理プログラム32、PWMパルス幅演算
処理プログラム33を備えている。また、符号34は、
PWMパルス列の各パルス幅のデータを記憶させるため
のROMテーブルを表わし、また符号35は、ソフトウ
ェア部分30の出力を受けてPWMパルスであるゲート
電圧vGを発生させるパルス発生部を表わしている。
【0032】このPWMパルス制御部P1では、定格動
作時に発生させるべきPWMパルス列の各パルス幅のデ
ータをリストにして予めROMテーブル34に記憶させ
ておく。PWMパルス列の各パルス幅を解析的に求める
のは相当困難であり、リアルタイムで数式を解くには計
算時間が不足することから、予め実験やシミュレーショ
ン等で各パルス幅の値を計算しておき、上記のようにR
OMテーブル34に記憶させておくのである。
作時に発生させるべきPWMパルス列の各パルス幅のデ
ータをリストにして予めROMテーブル34に記憶させ
ておく。PWMパルス列の各パルス幅を解析的に求める
のは相当困難であり、リアルタイムで数式を解くには計
算時間が不足することから、予め実験やシミュレーショ
ン等で各パルス幅の値を計算しておき、上記のようにR
OMテーブル34に記憶させておくのである。
【0033】そして、PWMパルス幅演算処理プログラ
ム33が順次、各パルス幅のデータを呼び出してパルス
発生部35にデータを送り、パルス発生部35において
PWMパルスを発生させる。このようにハードウェアを
用いずにソフトウェア的にPWMパルスを発生させるこ
とで、アナログ回路に起因した問題を回避しつつ、従来
のSMR201と同様、力率改善と整流とが行えるよう
になる。
ム33が順次、各パルス幅のデータを呼び出してパルス
発生部35にデータを送り、パルス発生部35において
PWMパルスを発生させる。このようにハードウェアを
用いずにソフトウェア的にPWMパルスを発生させるこ
とで、アナログ回路に起因した問題を回避しつつ、従来
のSMR201と同様、力率改善と整流とが行えるよう
になる。
【0034】ただし、発生可能なPWMパルス列が一通
りしかなければ、SMR101の始動時や直流負荷16
の負荷変動時などに直流負荷電圧vDCの値を速やかに設
定電圧値VSに一致させることはできない。そこで直流
負荷電圧vDCの値をできるだけ速やかに設定電圧値VS
に一致させ、または設定電圧値VSの値から変動させな
いようにするため、リアクトル電流iLを状況に応じて
変化させる必要がある。そのため、PWMパルス幅演算
処理プログラム33において直流負荷電圧vDCの値に応
じた各パルス幅の補正を行う。
りしかなければ、SMR101の始動時や直流負荷16
の負荷変動時などに直流負荷電圧vDCの値を速やかに設
定電圧値VSに一致させることはできない。そこで直流
負荷電圧vDCの値をできるだけ速やかに設定電圧値VS
に一致させ、または設定電圧値VSの値から変動させな
いようにするため、リアクトル電流iLを状況に応じて
変化させる必要がある。そのため、PWMパルス幅演算
処理プログラム33において直流負荷電圧vDCの値に応
じた各パルス幅の補正を行う。
【0035】以下に、本実施の形態にかかるSMR10
1の動作について詳述する。
1の動作について詳述する。
【0036】まず、ソフトウェア部分30には、従来の
SMR201と同様、直流負荷電圧vDCと設定電圧値V
Sとが入力され、加算処理プログラム31において設定
電圧値VSと直流負荷電圧vDCとの偏差ΔvDCの値が計
算される。そして、従来のSMR201と同様、制御演
算処理プログラム32において偏差ΔvDCの値に応じた
PI制御が行われ、制御変数ISが出力される。
SMR201と同様、直流負荷電圧vDCと設定電圧値V
Sとが入力され、加算処理プログラム31において設定
電圧値VSと直流負荷電圧vDCとの偏差ΔvDCの値が計
算される。そして、従来のSMR201と同様、制御演
算処理プログラム32において偏差ΔvDCの値に応じた
PI制御が行われ、制御変数ISが出力される。
【0037】次に、制御変数ISの値を用いて負荷率y
を計算する。ここでいう負荷率yとは、負荷の抵抗値の
変動に起因するパラメータであって、直流負荷16に供
給される電力を定格電力で除した割合のことを指す。す
なわち、定格電力の何%が実際に直流負荷16に供給さ
れているのかを示す指標のことである。よって負荷率y
の値は0〜100%の範囲内に収まる。
を計算する。ここでいう負荷率yとは、負荷の抵抗値の
変動に起因するパラメータであって、直流負荷16に供
給される電力を定格電力で除した割合のことを指す。す
なわち、定格電力の何%が実際に直流負荷16に供給さ
れているのかを示す指標のことである。よって負荷率y
の値は0〜100%の範囲内に収まる。
【0038】なお、SMRの出力特性は定電力特性であ
り、
り、
【0039】
【数1】
【0040】の関係(poutは出力電力を、RLは直流負
荷16の抵抗値をそれぞれ指す)を有する。よって、直
流負荷16の抵抗値RLが熱の発生等により変動した場
合であっても直流負荷電圧vDCを安定に発生させるため
に、出力電力poutが制御される。つまり、直流負荷1
6に供給される電力を変化させる。
荷16の抵抗値をそれぞれ指す)を有する。よって、直
流負荷16の抵抗値RLが熱の発生等により変動した場
合であっても直流負荷電圧vDCを安定に発生させるため
に、出力電力poutが制御される。つまり、直流負荷1
6に供給される電力を変化させる。
【0041】さて、制御変数ISの値に対してほぼ線形
の演算を行い、後述の、出力すべきリアクトル電流の参
照波高値Ipを得ることができる。参照波高値Ipは、後
述するように定格出力Poutに比例する。そして、pout
=y・Poutであることから、制御変数ISは負荷率yと
はほぼ線形の関係にある。よって、負荷率yと制御変数
ISとの関係を、
の演算を行い、後述の、出力すべきリアクトル電流の参
照波高値Ipを得ることができる。参照波高値Ipは、後
述するように定格出力Poutに比例する。そして、pout
=y・Poutであることから、制御変数ISは負荷率yと
はほぼ線形の関係にある。よって、負荷率yと制御変数
ISとの関係を、
【0042】
【数2】
【0043】と近似することができる(a,bは定
数)。このa,bの値を予めシミュレーションや実験を
行って求めておけば、変動した直流負荷16の抵抗値や
そこに流れる電流を計測することなく、制御変数ISか
ら現在の負荷率yの値を自動的に求められる。
数)。このa,bの値を予めシミュレーションや実験を
行って求めておけば、変動した直流負荷16の抵抗値や
そこに流れる電流を計測することなく、制御変数ISか
ら現在の負荷率yの値を自動的に求められる。
【0044】続いて、PWMパルス幅演算処理プログラ
ム33は、ROMテーブル34内に記憶されたPWMパ
ルス列の各パルス幅のデータを呼び出しておき、予め設
定された数値Nで等分された半波1サイクル中の各期間
ごとにパルス発生部35にパルス幅のデータを出力す
る。具体的には、ROMテーブル34内のPWMパルス
列のパルス幅のデータtW(n)を、n=1からn=Nまで
順次、呼び出し、交流入力電圧vACの同期パルスを参照
して同期を行いつつ、パルス幅のデータtW(n)をパルス
発生部35に出力する。
ム33は、ROMテーブル34内に記憶されたPWMパ
ルス列の各パルス幅のデータを呼び出しておき、予め設
定された数値Nで等分された半波1サイクル中の各期間
ごとにパルス発生部35にパルス幅のデータを出力す
る。具体的には、ROMテーブル34内のPWMパルス
列のパルス幅のデータtW(n)を、n=1からn=Nまで
順次、呼び出し、交流入力電圧vACの同期パルスを参照
して同期を行いつつ、パルス幅のデータtW(n)をパルス
発生部35に出力する。
【0045】なお、ROMテーブル34には、負荷率9
9%時のパルス幅データ、負荷率98%時のパルス幅デ
ータ、負荷率97%時のパルス幅データ、・・・・のように
各負荷率ごとにパルス幅データを保存しておくことも考
えられるが、それではROMの記憶容量を大きくしなけ
ればならない。そこで、定格動作時(負荷率100%
時)のPWMパルス列の各パルス幅のデータを記憶させ
ておき、これに基づいて100%以外の負荷率の時のP
WMパルス列の各パルス幅のデータは計算により求め
る。なお、定格動作時のPWMパルス列の各パルス幅の
データの採取の方法については後述する。
9%時のパルス幅データ、負荷率98%時のパルス幅デ
ータ、負荷率97%時のパルス幅データ、・・・・のように
各負荷率ごとにパルス幅データを保存しておくことも考
えられるが、それではROMの記憶容量を大きくしなけ
ればならない。そこで、定格動作時(負荷率100%
時)のPWMパルス列の各パルス幅のデータを記憶させ
ておき、これに基づいて100%以外の負荷率の時のP
WMパルス列の各パルス幅のデータは計算により求め
る。なお、定格動作時のPWMパルス列の各パルス幅の
データの採取の方法については後述する。
【0046】100%以外の負荷率の各パルス幅のデー
タを省略する代わりに負荷率の変動への対策として、負
荷率100%時の各パルス幅データを基準として負荷率
yに応じた適切な値に補正する。ここでいう補正とは具
体的には、負荷率100%時の各パルス幅のデータt
W(n)に負荷率yに応じた適切な補正係数βを乗算するこ
とを指す。補正係数βの導出についても後述するが、こ
のように各パルス幅のデータtW(n)が、
タを省略する代わりに負荷率の変動への対策として、負
荷率100%時の各パルス幅データを基準として負荷率
yに応じた適切な値に補正する。ここでいう補正とは具
体的には、負荷率100%時の各パルス幅のデータt
W(n)に負荷率yに応じた適切な補正係数βを乗算するこ
とを指す。補正係数βの導出についても後述するが、こ
のように各パルス幅のデータtW(n)が、
【0047】
【数3】
【0048】のように補正され、補正後のパルス幅のデ
ータtW(n)’がパルス発生部35に出力される。
ータtW(n)’がパルス発生部35に出力される。
【0049】そしてパルス発生部35は、デジタル値で
ある補正データtW(n)’を、対応する時間幅を有するパ
ルスに変換し、順次、PWMパルス列を発生させてゲー
ト電圧vGとして出力する。
ある補正データtW(n)’を、対応する時間幅を有するパ
ルスに変換し、順次、PWMパルス列を発生させてゲー
ト電圧vGとして出力する。
【0050】このようにすることで、変動する負荷率に
応じたリアクトル電流がSMR101に流れ、直流負荷
電圧vDCの変動を抑制しつつ力率改善と整流とを行うこ
とができる。
応じたリアクトル電流がSMR101に流れ、直流負荷
電圧vDCの変動を抑制しつつ力率改善と整流とを行うこ
とができる。
【0051】ここで、定格動作時のPWMパルス列の各
パルス幅のデータの採取の方法について述べる。まず、
スイッチング周波数が固定値で、CCM(Continuous C
urrent Mode:連続電流モード、リアクトル電流の値が
スイッチングのたびに零とならない)動作で制御される
SMRの理想的なリアクトル電流波形を図3に示す。こ
こで、リアクトル電流はIpsin(nθ)とmIpsin(nθ)と
の間を変化するように各スイッチング区間(スイッチン
グから次のスイッチングまでの期間のこと、スイッチン
グの周期条件でありスイッチング周波数の逆数にあた
る)中のIGBTのオン期間が制御されているものとす
る。なお、Ipは波高値、θは1スイッチング区間の電
気角、mは電流振幅変動比である。また、電流振幅変動
比mは0<m≦1である。なお、PWMパルスのスイッ
チング周波数が低い場合(500Hz〜100kHz程
度の範囲にある場合)、電流振幅変動比mを例えばm=
0.3〜0.95の範囲内に設定すればよい。
パルス幅のデータの採取の方法について述べる。まず、
スイッチング周波数が固定値で、CCM(Continuous C
urrent Mode:連続電流モード、リアクトル電流の値が
スイッチングのたびに零とならない)動作で制御される
SMRの理想的なリアクトル電流波形を図3に示す。こ
こで、リアクトル電流はIpsin(nθ)とmIpsin(nθ)と
の間を変化するように各スイッチング区間(スイッチン
グから次のスイッチングまでの期間のこと、スイッチン
グの周期条件でありスイッチング周波数の逆数にあた
る)中のIGBTのオン期間が制御されているものとす
る。なお、Ipは波高値、θは1スイッチング区間の電
気角、mは電流振幅変動比である。また、電流振幅変動
比mは0<m≦1である。なお、PWMパルスのスイッ
チング周波数が低い場合(500Hz〜100kHz程
度の範囲にある場合)、電流振幅変動比mを例えばm=
0.3〜0.95の範囲内に設定すればよい。
【0052】次に、リアクトルのインダクタンスLを求
める。インダクタンスLの値は、リアクトル電流の最大
値(波高値)付近での、IGBTのオン期間中のリアク
トル電流の振幅の変動値とオフ期間中の振幅の変動値と
が同一である、との条件を仮定することで、以下のよう
にして計算することができる。
める。インダクタンスLの値は、リアクトル電流の最大
値(波高値)付近での、IGBTのオン期間中のリアク
トル電流の振幅の変動値とオフ期間中の振幅の変動値と
が同一である、との条件を仮定することで、以下のよう
にして計算することができる。
【0053】IGBT7aの動作状態に応じてSMRの
簡易な等価回路を考えると、まず、IGBT7aがオン
のときの等価回路は図4に示すものとなる。このときの
回路方程式は、
簡易な等価回路を考えると、まず、IGBT7aがオン
のときの等価回路は図4に示すものとなる。このときの
回路方程式は、
【0054】
【数4】
【0055】と表わせる。ここでVACは、交流電源1の
実効値を示している。数4は、
実効値を示している。数4は、
【0056】
【数5】
【0057】と変形することができる。この数5を積分
すれば、
すれば、
【0058】
【数6】
【0059】と表わすことができる。
【0060】ここで、電流iがmIpsinθからIpsinθ
まで上昇する期間をオン時間tonとし、オン時間tonが
非常に短く、sinθの値がほとんど変動せず一定である
と考えれば、数6は、
まで上昇する期間をオン時間tonとし、オン時間tonが
非常に短く、sinθの値がほとんど変動せず一定である
と考えれば、数6は、
【0061】
【数7】
【0062】と表わせ、この数7より、
【0063】
【数8】
【0064】が導かれる。
【0065】一方、IGBT7aがオフのときの等価回
路は図5に示すものとなる。このときの回路方程式は、
路は図5に示すものとなる。このときの回路方程式は、
【0066】
【数9】
【0067】と表わせる。ここでVDCは、コンデンサC
の電圧値であるとともに、直流負荷に出力すべき電圧値
でもある。この数9を変形して積分すれば、
の電圧値であるとともに、直流負荷に出力すべき電圧値
でもある。この数9を変形して積分すれば、
【0068】
【数10】
【0069】と表わすことができる。
【0070】ここで、電流iがIpsinθからmIpsinθ
まで下降する期間をオフ時間toffとすれば、数7の場
合と同様に数10は、
まで下降する期間をオフ時間toffとすれば、数7の場
合と同様に数10は、
【0071】
【数11】
【0072】と表わせる。
【0073】さて、オン時間tonとオフ時間toffと
は、半波1サイクル内でのスイッチング周波数fSWを用
いて、
は、半波1サイクル内でのスイッチング周波数fSWを用
いて、
【0074】
【数12】
【0075】と表わすことができる。
【0076】また、上記の条件よりリアクトル電流の値
が最大となるθ=90°近傍の状態を考慮すればよいの
で、数11においてθ=90°とおく。そして、数8、
数11および数12を考慮すれば、
が最大となるθ=90°近傍の状態を考慮すればよいの
で、数11においてθ=90°とおく。そして、数8、
数11および数12を考慮すれば、
【0077】
【数13】
【0078】が成り立つ。この数13を変形すれば、
【0079】
【数14】
【0080】としてインダクタンスLの式を得ることが
できる。
できる。
【0081】一方、SMRが定格出力Poutを出力して
いるときは、インダクタンスLの値は以下のようにして
も求められる。
いるときは、インダクタンスLの値は以下のようにして
も求められる。
【0082】すなわち、第n番目のパルスで、リアクト
ルから負荷へと送られてくる電磁エネルギーpnは、
ルから負荷へと送られてくる電磁エネルギーpnは、
【0083】
【数15】
【0084】と表わせる。ここで、θnは第n番目のパ
ルスにおける電気角である。なお、1/fSWの時間間隔
でパルスを発生させるので、その時間間隔に対応する電
気角をθとおけばθnは、
ルスにおける電気角である。なお、1/fSWの時間間隔
でパルスを発生させるので、その時間間隔に対応する電
気角をθとおけばθnは、
【0085】
【数16】
【0086】とも表わせる。
【0087】よって、電源周波数の半波1サイクル中に
負荷に送られる電磁エネルギーは、
負荷に送られる電磁エネルギーは、
【0088】
【数17】
【0089】となる。ここで、Nは電源周波数の半波1
サイクル中のスイッチング区間の総数である。この半波
1サイクル分のエネルギーをさらに、2f倍(fは電源
周波数を表わす、なお2fN=fSWが成り立つ)すれ
ば、SMRの定格出力Poutが、
サイクル中のスイッチング区間の総数である。この半波
1サイクル分のエネルギーをさらに、2f倍(fは電源
周波数を表わす、なお2fN=fSWが成り立つ)すれ
ば、SMRの定格出力Poutが、
【0090】
【数18】
【0091】として求められる。そして、この数18を
変形すれば、
変形すれば、
【0092】
【数19】
【0093】としてインダクタンスLの式を得ることが
できる。
できる。
【0094】ここで、数14と数19とを連立させるこ
とによって、インダクタンスLは、
とによって、インダクタンスLは、
【0095】
【数20】
【0096】とも表わせる。
【0097】さらに、数14と数19とを連立させるこ
とによって、リアクトル電流の波高値Ipも、
とによって、リアクトル電流の波高値Ipも、
【0098】
【数21】
【0099】として求められる。すなわち、Pout,V
AC,VDC,N,f,m等の回路条件が決まると、インダ
クタンスLとリアクトル電流の波高値Ipとを一義的に
決定することができる。なお、数21から波高値Ipは
定格出力Poutに比例することが分かる。
AC,VDC,N,f,m等の回路条件が決まると、インダ
クタンスLとリアクトル電流の波高値Ipとを一義的に
決定することができる。なお、数21から波高値Ipは
定格出力Poutに比例することが分かる。
【0100】次に、このリアクトル電流の波高値Ipを
利用してリアクトル電流の波形を求め、それとともにP
WMパルス列の各パルス幅をも求める方法について考え
る。
利用してリアクトル電流の波形を求め、それとともにP
WMパルス列の各パルス幅をも求める方法について考え
る。
【0101】まず、IGBT7aがオンのときの、より
正確な等価回路は図6に示すとおりである。なお図6に
おいて、Vpは交流入力電圧vACの波高値を、I0はリア
クトル電流iLの初期値をそれぞれ表わしている。ま
た、直流電圧源Vth1および抵抗R1は、整流ダイオード
ブリッジ2の各ダイオードおよびIGBT7aの閾値電
圧と内部抵抗とを等価的に表わしたものであり、
正確な等価回路は図6に示すとおりである。なお図6に
おいて、Vpは交流入力電圧vACの波高値を、I0はリア
クトル電流iLの初期値をそれぞれ表わしている。ま
た、直流電圧源Vth1および抵抗R1は、整流ダイオード
ブリッジ2の各ダイオードおよびIGBT7aの閾値電
圧と内部抵抗とを等価的に表わしたものであり、
【0102】
【数22】
【0103】の一次式でダイオードの順特性とIGBT
の出力特性とをまとめて近似した。
の出力特性とをまとめて近似した。
【0104】このときの回路方程式は、
【0105】
【数23】
【0106】で表わせる。そして、この数23の微分方
程式を初期値I0の条件(t=0ではI0=0)の下に解
いて、
程式を初期値I0の条件(t=0ではI0=0)の下に解
いて、
【0107】
【数24】
【0108】の解を得る。ただし、
【0109】
【数25】
【0110】である。なお、iLは整流電流であるの
で、解が負値の場合は零とする。
で、解が負値の場合は零とする。
【0111】そして、この数24から描かれるリアクト
ル電流の波形と、先に求めた波高値Ipを用いたIpsin
(ωt)の電流波形との交点を、コンピュータを援用する
などして補間法で求める。そうすれば、IGBTのオン
時のリアクトル電流波形(立ち上がり波形)が求められ
る。また、電流の初期値から交点までの時間をIGBT
のオン時間として利用すれば、PWMパルスのパルス幅
を容易に求めることもできる。
ル電流の波形と、先に求めた波高値Ipを用いたIpsin
(ωt)の電流波形との交点を、コンピュータを援用する
などして補間法で求める。そうすれば、IGBTのオン
時のリアクトル電流波形(立ち上がり波形)が求められ
る。また、電流の初期値から交点までの時間をIGBT
のオン時間として利用すれば、PWMパルスのパルス幅
を容易に求めることもできる。
【0112】なお、半波1サイクル中の最初の区間では
他の区間に比べてリアクトル電流i Lの立ち上がりが遅
いために、IGBTのオン時間は数区間にわたることが
ある。そのため、半波1サイクルの初期においてはパル
ス幅が大きくなる。このように、半波1サイクルの初期
においてパルス幅を大きく設定することができれば、リ
アクトル電流の立ち上がり時にデッドアングルが生じに
くい。よって、従来のSMRに比べて本実施の形態にか
かるSMRではクロスオーバひずみが生じにくいといえ
る。
他の区間に比べてリアクトル電流i Lの立ち上がりが遅
いために、IGBTのオン時間は数区間にわたることが
ある。そのため、半波1サイクルの初期においてはパル
ス幅が大きくなる。このように、半波1サイクルの初期
においてパルス幅を大きく設定することができれば、リ
アクトル電流の立ち上がり時にデッドアングルが生じに
くい。よって、従来のSMRに比べて本実施の形態にか
かるSMRではクロスオーバひずみが生じにくいといえ
る。
【0113】一方、IGBT7aがオフのときの、より
正確な等価回路は図7に示すとおりである。なお図7に
おいて、vCはコンデンサ電圧を、V0はコンデンサ電圧
の初期値を、I0はリアクトル電流iLの初期値をそれぞ
れ表わしている。また、直流電圧源Vth2および抵抗R2
は、ダイオード13の閾値電圧と内部抵抗とを等価的に
表わしたものであり、
正確な等価回路は図7に示すとおりである。なお図7に
おいて、vCはコンデンサ電圧を、V0はコンデンサ電圧
の初期値を、I0はリアクトル電流iLの初期値をそれぞ
れ表わしている。また、直流電圧源Vth2および抵抗R2
は、ダイオード13の閾値電圧と内部抵抗とを等価的に
表わしたものであり、
【0114】
【数26】
【0115】の一次式でダイオードの順特性を近似し
た。
た。
【0116】このときの回路方程式は、
【0117】
【数27】
【0118】
【数28】
【0119】で表わせる。そして、数27および数28
の微分方程式を初期値I0およびV0の条件の下に解い
て、
の微分方程式を初期値I0およびV0の条件の下に解い
て、
【0120】
【数29】
【0121】
【数30】
【0122】の解を得る。ただし、係数A,B,α,ω
は以下の数31〜数33で与えられる。
は以下の数31〜数33で与えられる。
【0123】
【数31】
【0124】
【数32】
【0125】
【数33】
【0126】
【数34】
【0127】なお、先の場合と同様、iLは整流電流で
あるので、解が負値の場合は零とする。
あるので、解が負値の場合は零とする。
【0128】この数29〜数33において、先に求めた
オン時の交点における各パラメータを初期条件に用いる
ことで、オン時のリアクトル電流波形に続く波形(立ち
下がり波形)を、コンピュータを援用するなどして描く
ことができる。そして、オフ時間(すなわちスイッチン
グ区間からオン時間を差し引いた残りの時間)の分だけ
波形を描く。
オン時の交点における各パラメータを初期条件に用いる
ことで、オン時のリアクトル電流波形に続く波形(立ち
下がり波形)を、コンピュータを援用するなどして描く
ことができる。そして、オフ時間(すなわちスイッチン
グ区間からオン時間を差し引いた残りの時間)の分だけ
波形を描く。
【0129】そして、オフ時間経過後のリアクトル電流
の位置における各パラメータを新たな初期値として、再
びオン時のリアクトル電流の波形を描き、Ipsin(ωt)
の電流波形との交点を求める。この作業を順次繰り返せ
ば、波高値Ipの正弦波を包絡線とした、立ち上がり、
立ち下がりを繰り返す半波1サイクル中のリアクトル電
流波形を求めることができる。またさらに、PWMパル
スの各パルス幅をも容易に求めることができる。このよ
うにして求められた定格電力におけるリアクトル電流i
Lの波形を示したのが、図8である。
の位置における各パラメータを新たな初期値として、再
びオン時のリアクトル電流の波形を描き、Ipsin(ωt)
の電流波形との交点を求める。この作業を順次繰り返せ
ば、波高値Ipの正弦波を包絡線とした、立ち上がり、
立ち下がりを繰り返す半波1サイクル中のリアクトル電
流波形を求めることができる。またさらに、PWMパル
スの各パルス幅をも容易に求めることができる。このよ
うにして求められた定格電力におけるリアクトル電流i
Lの波形を示したのが、図8である。
【0130】さて、負荷変動時にSMRを定電圧制御す
るためには、上述のとおり、IGBT7aを駆動するP
WMパルス幅を負荷に応じて変調する必要がある。本来
ならば、負荷が変動するたびに数24、数29および数
30を解き、補間法を用いてIGBTのオン時間を求め
るべきであるが、プロセッサに負担を掛けすぎる点と、
計算に時間がかかりリアルタイムで処理するのが難しい
という点が問題である。
るためには、上述のとおり、IGBT7aを駆動するP
WMパルス幅を負荷に応じて変調する必要がある。本来
ならば、負荷が変動するたびに数24、数29および数
30を解き、補間法を用いてIGBTのオン時間を求め
るべきであるが、プロセッサに負担を掛けすぎる点と、
計算に時間がかかりリアルタイムで処理するのが難しい
という点が問題である。
【0131】そこで、ROMテーブル34に100%負
荷に対する各PWMパルス幅のデータのみを収納してお
き、このデータを基準データとする。そして他の負荷率
の場合には、その基準データに補正係数βを乗じてパル
ス幅を変調し、負荷に応じた最適パルス幅を決める。
荷に対する各PWMパルス幅のデータのみを収納してお
き、このデータを基準データとする。そして他の負荷率
の場合には、その基準データに補正係数βを乗じてパル
ス幅を変調し、負荷に応じた最適パルス幅を決める。
【0132】以下に補正係数βの算出方法を示す。ま
ず、負荷率が100%のとき以外にもサンプルとして例
えば、50%、65%、75%、85%の各場合につい
ても夫々、半波1サイクル中の各パルスについて、数2
4、数29および数30を解き、IGBTのオン時間を
求めておく。そして、数3の関係を満たすように各負荷
率ごとの各パルスごとに補正係数βを求める。
ず、負荷率が100%のとき以外にもサンプルとして例
えば、50%、65%、75%、85%の各場合につい
ても夫々、半波1サイクル中の各パルスについて、数2
4、数29および数30を解き、IGBTのオン時間を
求めておく。そして、数3の関係を満たすように各負荷
率ごとの各パルスごとに補正係数βを求める。
【0133】例えば、表1のように各パラメータを設定
して、計算機上でシミュレーションを行った結果、第1
0区間目のパルスの補正係数β(10,y)は表2のようにな
った。
して、計算機上でシミュレーションを行った結果、第1
0区間目のパルスの補正係数β(10,y)は表2のようにな
った。
【0134】
【表1】
【0135】
【表2】
【0136】ここで、オン時間のデータを取得した50
%、65%、75%、85%の各場合のβの値を基にし
て、補間法を用いてβ(10,y)とyとの相関関係を求め
る。そうすれば、負荷率yが任意の値を取る場合であっ
ても、適切な補正係数βの値を求めることができるよう
になる。例えば、表2のβ(10,y)とyとの相関関係を、
公知のソフトウェアを用いてyのべき級数で表わすと、
%、65%、75%、85%の各場合のβの値を基にし
て、補間法を用いてβ(10,y)とyとの相関関係を求め
る。そうすれば、負荷率yが任意の値を取る場合であっ
ても、適切な補正係数βの値を求めることができるよう
になる。例えば、表2のβ(10,y)とyとの相関関係を、
公知のソフトウェアを用いてyのべき級数で表わすと、
【0137】
【数35】
【0138】となった。ただし、負荷率yは50≦y≦
100の範囲である。表2には、その計算値を併記して
いる。有効数字を3桁とすれば、多項式から求められる
値とシミュレーション結果の値とがほぼ等しい値となっ
ていることが分かる。このように、負荷率yと第n番目
のパルスに対する補正係数β(n,y)との相関関係を、
100の範囲である。表2には、その計算値を併記して
いる。有効数字を3桁とすれば、多項式から求められる
値とシミュレーション結果の値とがほぼ等しい値となっ
ていることが分かる。このように、負荷率yと第n番目
のパルスに対する補正係数β(n,y)との相関関係を、
【0139】
【数36】
【0140】のように表わすことで、負荷率およびパル
スの順番に適した補正係数βが得られる。なお、b4〜
b0は定数である。
スの順番に適した補正係数βが得られる。なお、b4〜
b0は定数である。
【0141】また、数36でyの4次の項までとしたの
は実用上充分な精度が得られるからであって、もっと精
度を高めたければより高次の項まで設定してもよいし、
また逆に精度を低くして計算速度を高めたければより低
次の項で留めてもよい。
は実用上充分な精度が得られるからであって、もっと精
度を高めたければより高次の項まで設定してもよいし、
また逆に精度を低くして計算速度を高めたければより低
次の項で留めてもよい。
【0142】なお上記の表1の例の場合、半波1サイク
ルを20等分しているので、各パルスごとに補正係数β
を計算するとすれば、βとyの相関式が20個分必要に
なる。このように各パルスごとに補正係数βを計算すれ
ば、補正の精度が高まる。しかし、効率よくβとyの相
関式を記憶させるために、いくつかのパルスで相関式を
共用してもよい。特に、半波1サイクル中の最大値(θ
=90°)付近では各パルスの相関式が類似し、yの各
次の項の係数が近い値となるため、共用してもβの値を
実用する上で支障はない。
ルを20等分しているので、各パルスごとに補正係数β
を計算するとすれば、βとyの相関式が20個分必要に
なる。このように各パルスごとに補正係数βを計算すれ
ば、補正の精度が高まる。しかし、効率よくβとyの相
関式を記憶させるために、いくつかのパルスで相関式を
共用してもよい。特に、半波1サイクル中の最大値(θ
=90°)付近では各パルスの相関式が類似し、yの各
次の項の係数が近い値となるため、共用してもβの値を
実用する上で支障はない。
【0143】
【表3】
【0144】例えば表3は、表1の例における、n=1
からn=N(=20)の各パルスごとの数36の各次の
係数b4〜b0を求め、一覧表にしたものである。この表
3では、第10〜13区間のパルスでβとyの相関式を
共用し、また第14〜16区間のパルスでもβとyの相
関式を共用している。例えば第10区間のβとyの相関
式は本来、数35となるはずであるが、上記のように第
10〜13区間のパルスでβとyの相関式を共用させて
いるため、補正係数β(10,y)の値は数35から得られる
値とは若干異なる。しかし実用上の支障はないので、こ
のようにすることで効率よくβとyの相関式を記憶させ
ることが可能となる。なお、各パルスごとの数36の各
次の係数b4〜b0は、パルス幅データと同様、ROMテ
ーブル34に記憶させておけばよい。上記のように補正
係数β(n,y)を負荷率yのべき級数で表わせば、負荷率
yの値ごとにパルス幅データを保存しておく必要がな
く、ROMテーブル34の記憶容量を大きくする必要が
ない。
からn=N(=20)の各パルスごとの数36の各次の
係数b4〜b0を求め、一覧表にしたものである。この表
3では、第10〜13区間のパルスでβとyの相関式を
共用し、また第14〜16区間のパルスでもβとyの相
関式を共用している。例えば第10区間のβとyの相関
式は本来、数35となるはずであるが、上記のように第
10〜13区間のパルスでβとyの相関式を共用させて
いるため、補正係数β(10,y)の値は数35から得られる
値とは若干異なる。しかし実用上の支障はないので、こ
のようにすることで効率よくβとyの相関式を記憶させ
ることが可能となる。なお、各パルスごとの数36の各
次の係数b4〜b0は、パルス幅データと同様、ROMテ
ーブル34に記憶させておけばよい。上記のように補正
係数β(n,y)を負荷率yのべき級数で表わせば、負荷率
yの値ごとにパルス幅データを保存しておく必要がな
く、ROMテーブル34の記憶容量を大きくする必要が
ない。
【0145】なお、表1の各項の設定の如何によって、
SMR101はDCM(Discrete Current Mode:不連
続電流モード、リアクトル電流の値がスイッチングのた
びに零にまで下がる)動作をすることもあるが、リアク
トル電流の立ち下がり波形を強制的に零に戻すのではな
くオフ期間の間だけ立ち下がり波形を描くという手法を
採用しているので、基本的には本実施の形態にかかるS
MR101はCCM動作となる。CCM動作では、DC
M動作に比較してEMI(ElectroMagnetic Interferen
ce)ノイズが発生しにくいという利点がある(上記トラ
ンジスタ技術1990年9月号p.537を参照)。
SMR101はDCM(Discrete Current Mode:不連
続電流モード、リアクトル電流の値がスイッチングのた
びに零にまで下がる)動作をすることもあるが、リアク
トル電流の立ち下がり波形を強制的に零に戻すのではな
くオフ期間の間だけ立ち下がり波形を描くという手法を
採用しているので、基本的には本実施の形態にかかるS
MR101はCCM動作となる。CCM動作では、DC
M動作に比較してEMI(ElectroMagnetic Interferen
ce)ノイズが発生しにくいという利点がある(上記トラ
ンジスタ技術1990年9月号p.537を参照)。
【0146】本実施の形態にかかるSMRを用いれば、
発生させるべきPWMパルス列の各パルス幅のデータを
PWMパルス制御部内に記憶させておき、順次、そのデ
ータを呼び出してPWMパルスを発生させる、というソ
フトウェア的手法を採用しているので、パルス幅の設定
にアナログ回路を用いる必要がなく、そのためアナログ
回路に起因する問題を回避することができる。また、直
流負荷16の状態に応じてパルス幅のデータに補正係数
を乗じてパルス幅を補正するので、SMRの始動時や直
流負荷16の負荷変動時などに直流負荷電圧vDCの値を
速やかに設定電圧値VSに一致させることができる。
発生させるべきPWMパルス列の各パルス幅のデータを
PWMパルス制御部内に記憶させておき、順次、そのデ
ータを呼び出してPWMパルスを発生させる、というソ
フトウェア的手法を採用しているので、パルス幅の設定
にアナログ回路を用いる必要がなく、そのためアナログ
回路に起因する問題を回避することができる。また、直
流負荷16の状態に応じてパルス幅のデータに補正係数
を乗じてパルス幅を補正するので、SMRの始動時や直
流負荷16の負荷変動時などに直流負荷電圧vDCの値を
速やかに設定電圧値VSに一致させることができる。
【0147】なお、上記においては、負荷率100%時
のリアクトル電流のパルス幅データをROMテーブル3
4に収めるべき基準データとしたが、他の負荷率の時の
リアクトル電流のパルス幅データを基準データとしても
よい。
のリアクトル電流のパルス幅データをROMテーブル3
4に収めるべき基準データとしたが、他の負荷率の時の
リアクトル電流のパルス幅データを基準データとしても
よい。
【0148】実施の形態2.本実施の形態にかかるSM
Rは、実施の形態1にかかるSMRの変形例であって、
昇降圧型でなく昇圧型のSMRである。
Rは、実施の形態1にかかるSMRの変形例であって、
昇降圧型でなく昇圧型のSMRである。
【0149】図9に本実施の形態にかかるSMR102
を示す。図9において、図1に示したSMR101と共
通する符号は同一の構成要素であることを示す。すなわ
ち、符号1は交流電源を、符号2は整流ダイオードブリ
ッジを、符号7aはIGBTを、符号12はリアクトル
を、符号13はダイオードを、符号15はコンデンサ
を、符号16は直流負荷を、符号17は電圧検出部を、
符号18は同期パルス発生部を、符号3〜6,8,9,
14はノードを、符号P1はPWMパルス制御部を、そ
れぞれ表わしており、それらの接続構成はSMR101
とほぼ同様である。ただし、SMR102は昇圧型であ
るためノード5ではなくノード6が接地され、また、コ
ンデンサ15、直流負荷16および電圧検出部17の各
一端もノード5ではなくノード6に接続されている点で
SMR101とは異なっている。
を示す。図9において、図1に示したSMR101と共
通する符号は同一の構成要素であることを示す。すなわ
ち、符号1は交流電源を、符号2は整流ダイオードブリ
ッジを、符号7aはIGBTを、符号12はリアクトル
を、符号13はダイオードを、符号15はコンデンサ
を、符号16は直流負荷を、符号17は電圧検出部を、
符号18は同期パルス発生部を、符号3〜6,8,9,
14はノードを、符号P1はPWMパルス制御部を、そ
れぞれ表わしており、それらの接続構成はSMR101
とほぼ同様である。ただし、SMR102は昇圧型であ
るためノード5ではなくノード6が接地され、また、コ
ンデンサ15、直流負荷16および電圧検出部17の各
一端もノード5ではなくノード6に接続されている点で
SMR101とは異なっている。
【0150】さて、昇圧型であっても昇降圧型のSMR
101の場合と同様に、PWMパルス列の各パルス幅の
補正を行う。すなわち、PWMパルス制御部P1におい
て、定格動作時またはその他の負荷率時のリアクトル電
流に対応した、基準データとなるPWMパルス列の各パ
ルス幅のデータをROMテーブル34内に記憶させてお
き、PWMパルス幅演算処理プログラム33に順次パル
スを呼び出させ、パルス発生部35においてPWMパル
スを発生させる。負荷が変動した場合はPWMパルス幅
演算処理プログラム33に順次、各パルス幅の補正を行
わせてPWMパルスを発生させる。これにより、SMR
101と同様、アナログ回路に起因した問題を回避しつ
つ力率改善と整流とが行えるようになる。
101の場合と同様に、PWMパルス列の各パルス幅の
補正を行う。すなわち、PWMパルス制御部P1におい
て、定格動作時またはその他の負荷率時のリアクトル電
流に対応した、基準データとなるPWMパルス列の各パ
ルス幅のデータをROMテーブル34内に記憶させてお
き、PWMパルス幅演算処理プログラム33に順次パル
スを呼び出させ、パルス発生部35においてPWMパル
スを発生させる。負荷が変動した場合はPWMパルス幅
演算処理プログラム33に順次、各パルス幅の補正を行
わせてPWMパルスを発生させる。これにより、SMR
101と同様、アナログ回路に起因した問題を回避しつ
つ力率改善と整流とが行えるようになる。
【0151】ただし、基準データとなるPWMパルス列
の各パルス幅のデータの採取に際しては、SMR101
とSMR102とでは上記のように回路の接続構成が異
なるので、図4〜図7に示した等価回路および数4〜数
34の式はそれぞれ異なったものになる。
の各パルス幅のデータの採取に際しては、SMR101
とSMR102とでは上記のように回路の接続構成が異
なるので、図4〜図7に示した等価回路および数4〜数
34の式はそれぞれ異なったものになる。
【0152】しかし、等価回路および数式が異なること
以外は、SMR101とSMR102とでその原理に異
なるところはないので、ここでは詳細な説明を省略す
る。
以外は、SMR101とSMR102とでその原理に異
なるところはないので、ここでは詳細な説明を省略す
る。
【0153】本実施の形態にかかるSMRを用いれば、
実施の形態1にかかるSMRと同様の効果を有する。
実施の形態1にかかるSMRと同様の効果を有する。
【0154】実施の形態3.本実施の形態にかかるSM
Rは、実施の形態1にかかるSMRの変形例であって、
昇降圧型でなく降圧型のSMRである。
Rは、実施の形態1にかかるSMRの変形例であって、
昇降圧型でなく降圧型のSMRである。
【0155】図10に本実施の形態にかかるSMR10
3を示す。図10において、図1に示したSMR101
と共通する符号は同一の構成要素であることを示す。す
なわち、符号1は交流電源を、符号2は整流ダイオード
ブリッジを、符号7aはIGBTを、符号12はリアク
トルを、符号13はダイオードを、符号15はコンデン
サを、符号16は直流負荷を、符号17は電圧検出部
を、符号18は同期パルス発生部を、符号3〜6,8,
9,14はノードを、符号P1はPWMパルス制御部
を、それぞれ表わしている。
3を示す。図10において、図1に示したSMR101
と共通する符号は同一の構成要素であることを示す。す
なわち、符号1は交流電源を、符号2は整流ダイオード
ブリッジを、符号7aはIGBTを、符号12はリアク
トルを、符号13はダイオードを、符号15はコンデン
サを、符号16は直流負荷を、符号17は電圧検出部
を、符号18は同期パルス発生部を、符号3〜6,8,
9,14はノードを、符号P1はPWMパルス制御部
を、それぞれ表わしている。
【0156】ただし、SMR103は降圧型であるた
め、その接続構成はSMR101とは異なっている。す
なわち、ノード5ではなくノード6が接地され、また、
IGBT7aのコレクタはノード5に、エミッタはノー
ド9に、それぞれ接続されている。さらにリアクトル1
2は、その一端がノード9に接続され、他端がノード1
4に接続されている。またダイオード13は、そのカソ
ードがノード9に接続され、アノードがノード6に接続
されている。そして、コンデンサ15、直流負荷16お
よび電圧検出部17の各一端はノード6に接続され、そ
れらの各他端はノード14に接続されている。
め、その接続構成はSMR101とは異なっている。す
なわち、ノード5ではなくノード6が接地され、また、
IGBT7aのコレクタはノード5に、エミッタはノー
ド9に、それぞれ接続されている。さらにリアクトル1
2は、その一端がノード9に接続され、他端がノード1
4に接続されている。またダイオード13は、そのカソ
ードがノード9に接続され、アノードがノード6に接続
されている。そして、コンデンサ15、直流負荷16お
よび電圧検出部17の各一端はノード6に接続され、そ
れらの各他端はノード14に接続されている。
【0157】またさらにSMR103は、入力側が交流
電源1の両端に接続され、出力側が同期パルス発生部1
8の両端に接続されたトランス19を備えている。同期
パルス発生部18を実施の形態1および2のように整流
ダイオードブリッジ2の出力端に接続してもよいのであ
るが、本実施の形態のように交流電源1に接続されたト
ランス19を介して交流入力電圧vACの周期を検出して
もよい。これは実施の形態1および2についても同様で
ある。
電源1の両端に接続され、出力側が同期パルス発生部1
8の両端に接続されたトランス19を備えている。同期
パルス発生部18を実施の形態1および2のように整流
ダイオードブリッジ2の出力端に接続してもよいのであ
るが、本実施の形態のように交流電源1に接続されたト
ランス19を介して交流入力電圧vACの周期を検出して
もよい。これは実施の形態1および2についても同様で
ある。
【0158】さて、降圧型であっても昇降圧型のSMR
101の場合と同様に、PWMパルス列の各パルス幅の
補正を行う。すなわち、PWMパルス制御部P1におい
て、定格動作時またはその他の負荷率時のリアクトル電
流に対応した、基準データとなるPWMパルス列の各パ
ルス幅のデータをROMテーブル34内に記憶させてお
き、PWMパルス幅演算処理プログラム33に順次パル
スを呼び出させ、パルス発生部35においてPWMパル
スを発生させる。負荷が変動した場合はPWMパルス幅
演算処理プログラム33に順次、各パルス幅の補正を行
わせてからPWMパルスを発生させる。これにより、S
MR101と同様、アナログ回路に起因した問題を回避
しつつ力率改善と整流とが行えるようになる。
101の場合と同様に、PWMパルス列の各パルス幅の
補正を行う。すなわち、PWMパルス制御部P1におい
て、定格動作時またはその他の負荷率時のリアクトル電
流に対応した、基準データとなるPWMパルス列の各パ
ルス幅のデータをROMテーブル34内に記憶させてお
き、PWMパルス幅演算処理プログラム33に順次パル
スを呼び出させ、パルス発生部35においてPWMパル
スを発生させる。負荷が変動した場合はPWMパルス幅
演算処理プログラム33に順次、各パルス幅の補正を行
わせてからPWMパルスを発生させる。これにより、S
MR101と同様、アナログ回路に起因した問題を回避
しつつ力率改善と整流とが行えるようになる。
【0159】ただし、基準データとなるPWMパルス列
の各パルス幅のデータの採取に際しては、SMR101
とSMR103とでは上記のように回路の接続構成が異
なるので、図4〜図7に示した等価回路および数4〜数
34の式はそれぞれ異なったものになる。
の各パルス幅のデータの採取に際しては、SMR101
とSMR103とでは上記のように回路の接続構成が異
なるので、図4〜図7に示した等価回路および数4〜数
34の式はそれぞれ異なったものになる。
【0160】しかし、等価回路および数式が異なること
以外は、SMR101とSMR103とでその原理に異
なるところはないので、ここでは詳細な説明を省略す
る。
以外は、SMR101とSMR103とでその原理に異
なるところはないので、ここでは詳細な説明を省略す
る。
【0161】本実施の形態にかかるSMRを用いれば、
実施の形態1にかかるSMRと同様の効果を有する。
実施の形態1にかかるSMRと同様の効果を有する。
【0162】
【発明の効果】この発明のうち請求項1にかかるスイッ
チドモード整流器を用いれば、パルス幅変調に用いられ
るパルス列の各パルスのパルス幅に関するデータを予め
求めて、パルス幅変調制御部内に記憶させておき、順次
にそのデータを呼び出してパルス列を発生させるので、
パルス幅の設定にアナログ回路を用いる必要がなく、そ
のためアナログ回路に起因する問題を回避することがで
きる。また、直流負荷の負荷率に応じてパルス幅のデー
タに補正係数を乗じることによりパルス幅を補正するの
で、スイッチドモード整流器の始動時や直流負荷の負荷
変動時などに直流負荷電圧の値を速やかに設定電圧値に
一致させることができる。また、交流電源の半波1サイ
クルの初期においてパルス幅を大きく設定することがで
きるので、最初の立ち上がり時にデッドアングルが生じ
にくい電流を発生させることができる。
チドモード整流器を用いれば、パルス幅変調に用いられ
るパルス列の各パルスのパルス幅に関するデータを予め
求めて、パルス幅変調制御部内に記憶させておき、順次
にそのデータを呼び出してパルス列を発生させるので、
パルス幅の設定にアナログ回路を用いる必要がなく、そ
のためアナログ回路に起因する問題を回避することがで
きる。また、直流負荷の負荷率に応じてパルス幅のデー
タに補正係数を乗じることによりパルス幅を補正するの
で、スイッチドモード整流器の始動時や直流負荷の負荷
変動時などに直流負荷電圧の値を速やかに設定電圧値に
一致させることができる。また、交流電源の半波1サイ
クルの初期においてパルス幅を大きく設定することがで
きるので、最初の立ち上がり時にデッドアングルが生じ
にくい電流を発生させることができる。
【0163】この発明のうち請求項2にかかるスイッチ
ドモード整流器を用いれば、立ち上がりに要する時間か
ら、パルス幅変調のパルス幅を容易に求めることができ
る。
ドモード整流器を用いれば、立ち上がりに要する時間か
ら、パルス幅変調のパルス幅を容易に求めることができ
る。
【0164】この発明のうち請求項3にかかるスイッチ
ドモード整流器を用いれば、電流の立ち下がり時に強制
的に零に戻すのではない連続電流モードにすることがで
きるので、断続電流モードの場合に比べEMIノイズが
発生しにくい。
ドモード整流器を用いれば、電流の立ち下がり時に強制
的に零に戻すのではない連続電流モードにすることがで
きるので、断続電流モードの場合に比べEMIノイズが
発生しにくい。
【0165】この発明のうち請求項4にかかるスイッチ
ドモード整流器を用いれば、各パルスごとに補正係数を
算出するので、補正の精度が高まる。
ドモード整流器を用いれば、各パルスごとに補正係数を
算出するので、補正の精度が高まる。
【0166】この発明のうち請求項5にかかるスイッチ
ドモード整流器を用いれば、各パルスの複数ごとに補正
係数を算出するので、効率よく補正係数と負荷率との相
関式を記憶させることが可能となる。
ドモード整流器を用いれば、各パルスの複数ごとに補正
係数を算出するので、効率よく補正係数と負荷率との相
関式を記憶させることが可能となる。
【0167】この発明のうち請求項6にかかるスイッチ
ドモード整流器を用いれば、補正係数を負荷率のべき級
数で表わすので、負荷率の値ごとにパルス幅データを保
存しておく必要がなく、パルス幅変調制御部の記憶容量
を大きくする必要がない。
ドモード整流器を用いれば、補正係数を負荷率のべき級
数で表わすので、負荷率の値ごとにパルス幅データを保
存しておく必要がなく、パルス幅変調制御部の記憶容量
を大きくする必要がない。
【図1】 この発明の実施の形態1にかかるSMRを示
す図である。
す図である。
【図2】 この発明の実施の形態1にかかるSMRのう
ちPWMパルス制御部を示す図である。
ちPWMパルス制御部を示す図である。
【図3】 スイッチング周波数が固定値であってCCM
動作で制御されるSMRの理想的なリアクトル電流波形
を示す図である。
動作で制御されるSMRの理想的なリアクトル電流波形
を示す図である。
【図4】 この発明の実施の形態1にかかるSMRの簡
易な等価回路を示す図である。
易な等価回路を示す図である。
【図5】 この発明の実施の形態1にかかるSMRの簡
易な等価回路を示す図である。
易な等価回路を示す図である。
【図6】 この発明の実施の形態1にかかるSMRのよ
り正確な等価回路を示す図である。
り正確な等価回路を示す図である。
【図7】 この発明の実施の形態1にかかるSMRのよ
り正確な等価回路を示す図である。
り正確な等価回路を示す図である。
【図8】 この発明の実施の形態1にかかるSMRにお
けるリアクトル電流およびPWMパルス列と電気角との
関係を示す図である。
けるリアクトル電流およびPWMパルス列と電気角との
関係を示す図である。
【図9】 この発明の実施の形態2にかかるSMRを示
す図である。
す図である。
【図10】 この発明の実施の形態3にかかるSMRを
示す図である。
示す図である。
【図11】 従来のSMRを示す図である。
【図12】 従来のSMRのうちPWMパルス制御部を
示す図である。
示す図である。
【図13】 従来のSMRにおけるリアクトル電流およ
びPWMパルス列と電気角との関係を示す図である。
びPWMパルス列と電気角との関係を示す図である。
1 交流電源、2 整流ダイオードブリッジ、7a I
GBT、12 リアクトル、13 ダイオード、15
コンデンサ、16 直流負荷、17 電圧検出部、18
同期パルス発生部、31 加算処理プログラム、32
制御演算処理プログラム、33 PWMパルス幅演算
処理プログラム、34 ROMテーブル、35 パルス
発生部、P1 PWMパルス制御部。
GBT、12 リアクトル、13 ダイオード、15
コンデンサ、16 直流負荷、17 電圧検出部、18
同期パルス発生部、31 加算処理プログラム、32
制御演算処理プログラム、33 PWMパルス幅演算
処理プログラム、34 ROMテーブル、35 パルス
発生部、P1 PWMパルス制御部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 笠 展幸 岡山県岡山市津島本町3−8 パルテール 桑の木307 Fターム(参考) 5H006 AA02 CA01 CA07 CA12 CA13 CB01 CB08 CC02 DA02 DA04 DB02 DB05 DB07 DC04 DC05 5H730 AA18 AS01 BB13 BB15 BB17 BB57 CC01 DD02 FD01 FF09 FG05 FV05 FV08
Claims (6)
- 【請求項1】 交流電源と、 前記交流電源の交流出力を整流する整流ダイオードブリ
ッジと、 前記整流ダイオードブリッジから出力される電流をチョ
ッピングして出力するチョッパ回路と、 前記チョッパ回路の出力端に接続された直流負荷と、 前記直流負荷に並列に接続されたコンデンサと、 前記チョッパ回路をパルス幅変調により制御するパルス
幅変調制御部とを備え、 前記パルス幅変調制御部は、 前記直流負荷の負荷率が所定の値のときに前記パルス幅
変調に用いられるパルス列を構成する各パルスのパルス
幅に関するデータを記憶し、 前記データを順次に呼び出し、 前記直流負荷の前記負荷率に応じて前記データに補正係
数を乗じることにより前記パルス幅を補正して前記パル
ス列を発生させる、スイッチドモード整流器。 - 【請求項2】 前記パルス幅変調によって前記チョッパ
回路に流れるべき電流は、所定の値を波高値とする正弦
波を包絡線としつつ、立ち上がり、立ち下がりを繰り返
す波形であって、 前記立ち上がりの波形は、前記チョッパ回路のオン状態
に対応した回路方程式を解いて得られる解と前記包絡線
とから求められる、請求項1記載のスイッチドモード整
流器。 - 【請求項3】 前記立ち下がりの波形は、前記チョッパ
回路のオフ状態に対応した回路方程式を解いて得られる
解と前記パルス幅変調の周期条件と前記立ち上がりの波
形より得られる初期条件とから求められる、請求項2記
載のスイッチドモード整流器。 - 【請求項4】 前記補正係数は、前記パルス幅変調パル
ス列の前記各パルスごとの前記補正係数と前記負荷率と
の相関式に基づいて算出される、請求項1乃至3のいず
れか一つに記載のスイッチドモード整流器。 - 【請求項5】 前記補正係数は、前記パルス幅変調パル
ス列の前記各パルスの複数ごとの前記補正係数と前記負
荷率との相関式に基づいて算出される、請求項1乃至3
のいずれか一つに記載のスイッチドモード整流器。 - 【請求項6】 前記相関式は、前記補正係数を前記負荷
率のべき級数で表わしたものであり、 前記負荷率のべき級数の各次の項の係数は、前記負荷率
を複数の値に仮に設定し、各場合の前記補正係数を算出
して、補間法を用いることにより求められる、請求項4
または5記載のスイッチドモード整流器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34276199A JP2001169553A (ja) | 1999-12-02 | 1999-12-02 | スイッチドモード整流器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34276199A JP2001169553A (ja) | 1999-12-02 | 1999-12-02 | スイッチドモード整流器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001169553A true JP2001169553A (ja) | 2001-06-22 |
Family
ID=18356299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34276199A Pending JP2001169553A (ja) | 1999-12-02 | 1999-12-02 | スイッチドモード整流器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001169553A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006087194A (ja) * | 2004-09-15 | 2006-03-30 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
JP2006087192A (ja) * | 2004-09-15 | 2006-03-30 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
JP2006087261A (ja) * | 2004-09-17 | 2006-03-30 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
JP2007143392A (ja) * | 2005-11-22 | 2007-06-07 | Schneider Toshiba Inverter Europe Sas | 可変速度駆動装置用の力率補正装置 |
JP2007202342A (ja) * | 2006-01-27 | 2007-08-09 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
KR100871996B1 (ko) * | 2008-08-04 | 2008-12-05 | (주) 한사 | 풀 디지털 방식의 전력절감 정류장치와 그 제어방법 |
JP2011010426A (ja) * | 2009-06-25 | 2011-01-13 | Toyota Central R&D Labs Inc | 電力制御装置 |
JP2011015495A (ja) * | 2009-06-30 | 2011-01-20 | Toyota Central R&D Labs Inc | 電力制御装置 |
JP2011250598A (ja) * | 2010-05-27 | 2011-12-08 | Diamond Electric Mfg Co Ltd | 電源装置とこれを利用する充電器 |
WO2013039250A3 (ja) * | 2011-09-15 | 2013-06-13 | 国立大学法人長崎大学 | 電力変換回路の制御装置 |
WO2016051487A1 (ja) * | 2014-09-30 | 2016-04-07 | 三菱電機株式会社 | 電力変換装置 |
CN108322198A (zh) * | 2018-02-10 | 2018-07-24 | 西安交通大学 | 一种双极性高压脉冲电源的控制系统及方法 |
-
1999
- 1999-12-02 JP JP34276199A patent/JP2001169553A/ja active Pending
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006087194A (ja) * | 2004-09-15 | 2006-03-30 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
JP2006087192A (ja) * | 2004-09-15 | 2006-03-30 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
JP4510566B2 (ja) * | 2004-09-15 | 2010-07-28 | ダイヤモンド電機株式会社 | デジタルコンバータ及びその制御方法 |
JP4510568B2 (ja) * | 2004-09-15 | 2010-07-28 | ダイヤモンド電機株式会社 | デジタルコンバータ及びその制御方法 |
JP2006087261A (ja) * | 2004-09-17 | 2006-03-30 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
JP4510569B2 (ja) * | 2004-09-17 | 2010-07-28 | ダイヤモンド電機株式会社 | デジタルコンバータ及びその制御方法 |
JP2007143392A (ja) * | 2005-11-22 | 2007-06-07 | Schneider Toshiba Inverter Europe Sas | 可変速度駆動装置用の力率補正装置 |
JP2007202342A (ja) * | 2006-01-27 | 2007-08-09 | Diamond Electric Mfg Co Ltd | デジタルコンバータ及びその制御方法 |
JP4565451B2 (ja) * | 2006-01-27 | 2010-10-20 | ダイヤモンド電機株式会社 | デジタルコンバータ及びその制御方法 |
KR100871996B1 (ko) * | 2008-08-04 | 2008-12-05 | (주) 한사 | 풀 디지털 방식의 전력절감 정류장치와 그 제어방법 |
JP2011010426A (ja) * | 2009-06-25 | 2011-01-13 | Toyota Central R&D Labs Inc | 電力制御装置 |
JP2011015495A (ja) * | 2009-06-30 | 2011-01-20 | Toyota Central R&D Labs Inc | 電力制御装置 |
JP2011250598A (ja) * | 2010-05-27 | 2011-12-08 | Diamond Electric Mfg Co Ltd | 電源装置とこれを利用する充電器 |
WO2013039250A3 (ja) * | 2011-09-15 | 2013-06-13 | 国立大学法人長崎大学 | 電力変換回路の制御装置 |
CN104221264A (zh) * | 2011-09-15 | 2014-12-17 | 长崎大学 | 用于变流器电路的控制装置 |
JPWO2013039250A1 (ja) * | 2011-09-15 | 2015-03-26 | 国立大学法人 長崎大学 | 電力変換回路の制御装置 |
US9281742B2 (en) | 2011-09-15 | 2016-03-08 | Nagasaki University | Control device for a power converter circuit |
CN104221264B (zh) * | 2011-09-15 | 2016-11-09 | 长崎大学 | 用于变流器电路的控制装置 |
WO2016051487A1 (ja) * | 2014-09-30 | 2016-04-07 | 三菱電機株式会社 | 電力変換装置 |
JPWO2016051487A1 (ja) * | 2014-09-30 | 2017-04-27 | 三菱電機株式会社 | 電力変換装置 |
CN107078654A (zh) * | 2014-09-30 | 2017-08-18 | 三菱电机株式会社 | 电力转换装置 |
US9941780B2 (en) | 2014-09-30 | 2018-04-10 | Mitsubishi Electric Corporation | Power conversion device with correction of reactor inductance based on detected current |
CN107078654B (zh) * | 2014-09-30 | 2019-06-21 | 三菱电机株式会社 | 电力转换装置 |
CN108322198A (zh) * | 2018-02-10 | 2018-07-24 | 西安交通大学 | 一种双极性高压脉冲电源的控制系统及方法 |
CN108322198B (zh) * | 2018-02-10 | 2020-11-10 | 西安交通大学 | 一种双极性高压脉冲电源的控制系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7116087B2 (en) | Current sharing method and apparatus for alternately controlling parallel connected boost PFC circuits | |
US10476378B2 (en) | Power factor correction circuit, control method and controller | |
JP5626435B2 (ja) | 直接形交流電力変換装置 | |
US10491107B2 (en) | Method for controlling power factor correction circuit, controller and system | |
JP6569839B1 (ja) | 電力変換装置 | |
CN109075697B (zh) | Pfc电路输出电压的纹波优化控制方法及相关电路 | |
JP5291627B2 (ja) | Pwm信号生成装置、及びこのpwm信号生成装置を備えたインバータ装置 | |
WO2014199796A1 (ja) | インバータ装置 | |
JP5663502B2 (ja) | 力率改善デバイス | |
US10044255B2 (en) | Multiphase power supply and phase control | |
TWI758707B (zh) | 功率因數校正電路、控制方法和控制器 | |
JP5930700B2 (ja) | スイッチング電源装置及びその制御方法 | |
JP2001169553A (ja) | スイッチドモード整流器 | |
US9252683B2 (en) | Tracking converters with input output linearization control | |
CN106685210A (zh) | 功率因数校正电路、控制方法和控制器 | |
US20090206902A1 (en) | Method for providing power factor correction including synchronized current sensing and pwm generation | |
Karaarslan et al. | Analysis and comparison of current control methods on bridgeless converter to improve power quality | |
JP2019088047A (ja) | 整流装置、電源装置、電動機装置及び空調装置 | |
JPH03284168A (ja) | 電源装置 | |
CN112736946A (zh) | 一种基于准谐振控制器的储能变流器死区补偿方法及装置 | |
JP3070606B1 (ja) | 電力変換装置 | |
JP5456578B2 (ja) | 電力変換装置 | |
US20210281192A1 (en) | Multi-phase converter control device | |
US10879788B1 (en) | Power factor corrector circuit with DCM/CCM algorithm using relation between current ripple and switching interval | |
JP2004147484A (ja) | 充電装置及びそのプログラム |