JP2001169548A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2001169548A JP2001169548A JP34297099A JP34297099A JP2001169548A JP 2001169548 A JP2001169548 A JP 2001169548A JP 34297099 A JP34297099 A JP 34297099A JP 34297099 A JP34297099 A JP 34297099A JP 2001169548 A JP2001169548 A JP 2001169548A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- current
- semiconductor integrated
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】小型・軽量で、低コストのスイッチング電源用
の半導体集積回路装置を提供する。 【解決手段】外部抵抗Ｒと、外部コンデンサＣと、第１
定電流回路６と、第２定電流回路７と、ＰＷＭ比較器３
と、バッファ回路４とで構成されている。第２定電流回
路７が、従来の半導体集積回路装置に、新規回路として
追加されている。第１定電流回路６からは、軽負荷時に
合わせた最低電流が、外部コンデンサＣへ出力される。
第２定電流回路７からの出力電流は、フィードバック電
圧で制御されたフォトカプラー１５からの出力電圧がフ
ィードバック端子ＦＢを介してＰＷＭ比較器３に入力さ
れ、ＰＷＭ比較器３の出力をバッファ回路４を介して、
ＭＯＳＦＥＴ１１のゲートに入力することで、ＭＯＳＦ
ＥＴ１１の電流の大きさが制御される。
の半導体集積回路装置を提供する。 【解決手段】外部抵抗Ｒと、外部コンデンサＣと、第１
定電流回路６と、第２定電流回路７と、ＰＷＭ比較器３
と、バッファ回路４とで構成されている。第２定電流回
路７が、従来の半導体集積回路装置に、新規回路として
追加されている。第１定電流回路６からは、軽負荷時に
合わせた最低電流が、外部コンデンサＣへ出力される。
第２定電流回路７からの出力電流は、フィードバック電
圧で制御されたフォトカプラー１５からの出力電圧がフ
ィードバック端子ＦＢを介してＰＷＭ比較器３に入力さ
れ、ＰＷＭ比較器３の出力をバッファ回路４を介して、
ＭＯＳＦＥＴ１１のゲートに入力することで、ＭＯＳＦ
ＥＴ１１の電流の大きさが制御される。
Description
【０００１】
【発明の属する技術分野】この発明は、スイッチング電
源用の半導体集積回路装置で、特に、発振器を構成する
定電流回路に関する。
源用の半導体集積回路装置で、特に、発振器を構成する
定電流回路に関する。
【０００２】
【従来の技術】図６は、スイッチング電源回路の構成図
である。このスイッチング電源回路は、外部抵抗Ｒ１
と、外部コンデンサＣ１と、定電流回路５６などを有す
る発振器５２と、ＰＷＭ比較器５３と、バッファ回路５
４とを具備するスイッチング電源用のＩＣ５１と、この
ＩＣ５１で制御されるＭＯＳＦＥＴ６１と、トランス６
２と、直流電源６３と、トランス６２の出力側に接続さ
れる図示しないダイオードと、図示しないコンデンサ
と、出力電圧検出部６４と、この出力電圧検出部６４の
フィードバック電圧で駆動されるフォトカプラー６５と
で構成される。
である。このスイッチング電源回路は、外部抵抗Ｒ１
と、外部コンデンサＣ１と、定電流回路５６などを有す
る発振器５２と、ＰＷＭ比較器５３と、バッファ回路５
４とを具備するスイッチング電源用のＩＣ５１と、この
ＩＣ５１で制御されるＭＯＳＦＥＴ６１と、トランス６
２と、直流電源６３と、トランス６２の出力側に接続さ
れる図示しないダイオードと、図示しないコンデンサ
と、出力電圧検出部６４と、この出力電圧検出部６４の
フィードバック電圧で駆動されるフォトカプラー６５と
で構成される。
【０００３】前記発振器５２からは、外部抵抗Ｒ１と外
部コンデンサＣ１で決まる一定の周波数で、一定の振幅
の三角波電圧がＰＷＭ比較器５３に出力され、この三角
波電圧と、前記のフォトカプラー６５を介して伝達され
るフィードバック信号と、基準電圧５８とをＰＷＭ比較
器５３に入力端子に入力して、ＰＷＭ比較器５３から出
力されるＰＷＭ波の矩形波の出力電圧をバッファ回路５
４を介して逆位相の電圧にして、ＩＣ５１の出力端子Ｏ
ＵＴからＩＣ出力電圧としてＭＯＳＦＥＴ６１のゲート
信号として出力する。このゲート信号でＭＯＳＦＥＴ６
１が制御され、直流電源６３から供給される直流電流を
チョッピングする。このチョッピングされた電流がトラ
ンス６２の入力側に供給し、トランス６２の出力側から
出力される電流を図示しないダイオードで整流し、図示
しないコンデンサで平滑して、スイッチング電源回路の
出力端子６７から直流の電圧・電流が出力され、負荷６
６に電力が供給される。
部コンデンサＣ１で決まる一定の周波数で、一定の振幅
の三角波電圧がＰＷＭ比較器５３に出力され、この三角
波電圧と、前記のフォトカプラー６５を介して伝達され
るフィードバック信号と、基準電圧５８とをＰＷＭ比較
器５３に入力端子に入力して、ＰＷＭ比較器５３から出
力されるＰＷＭ波の矩形波の出力電圧をバッファ回路５
４を介して逆位相の電圧にして、ＩＣ５１の出力端子Ｏ
ＵＴからＩＣ出力電圧としてＭＯＳＦＥＴ６１のゲート
信号として出力する。このゲート信号でＭＯＳＦＥＴ６
１が制御され、直流電源６３から供給される直流電流を
チョッピングする。このチョッピングされた電流がトラ
ンス６２の入力側に供給し、トランス６２の出力側から
出力される電流を図示しないダイオードで整流し、図示
しないコンデンサで平滑して、スイッチング電源回路の
出力端子６７から直流の電圧・電流が出力され、負荷６
６に電力が供給される。
【０００４】負荷６６が重い場合（負荷電流が大きい場
合）は、出力電圧検出部６４のフィードバック電圧が低
下し、その結果、ＰＷＭ比較器５３の出力電圧波形のＬ
レベルの期間が長くなる。そのため、ＩＣ５１の出力端
子ＯＵＴから出力される出力電圧波形のＨレベルの期間
が長くなる。そのため、ＭＯＳＦＥＴ６１がオンする期
間が長くなり、トランス６２から大きな出力電流が流れ
る。負荷６６が軽い場合は逆の動作となり、トランス６
２から小さな出力電流が流れる。
合）は、出力電圧検出部６４のフィードバック電圧が低
下し、その結果、ＰＷＭ比較器５３の出力電圧波形のＬ
レベルの期間が長くなる。そのため、ＩＣ５１の出力端
子ＯＵＴから出力される出力電圧波形のＨレベルの期間
が長くなる。そのため、ＭＯＳＦＥＴ６１がオンする期
間が長くなり、トランス６２から大きな出力電流が流れ
る。負荷６６が軽い場合は逆の動作となり、トランス６
２から小さな出力電流が流れる。
【０００５】図７は、発振器５２の回路構成図である。
以下の説明でｐチャネルＭＯＳＦＥＴをｐＭＯＳＦＥ
Ｔ、ｎチャネルＭＯＳＦＥＴをｎＭＯＳＦＥＴと表す。
この発振器５２は、ｐＭＯＳＦＥＴ６１、６２、６３
と、ｎＭＯＳＦＥＴ６４、６５、６６と、コンパレータ
６７と、ヒステリシスコンパレータ６８と、基準電圧６
９、７０と、外部抵抗Ｒ１および外部コンデンサＣ１で
構成される。
以下の説明でｐチャネルＭＯＳＦＥＴをｐＭＯＳＦＥ
Ｔ、ｎチャネルＭＯＳＦＥＴをｎＭＯＳＦＥＴと表す。
この発振器５２は、ｐＭＯＳＦＥＴ６１、６２、６３
と、ｎＭＯＳＦＥＴ６４、６５、６６と、コンパレータ
６７と、ヒステリシスコンパレータ６８と、基準電圧６
９、７０と、外部抵抗Ｒ１および外部コンデンサＣ１で
構成される。
【０００６】この回路動作を説明する。ＶDDからＧＮＤ
に向かって、一定の電流がｐＭＯＳＦＥＴ６１とＲ１を
介して流れる。ｐＭＯＳＦＥＴ６２、６３とｎＭＯＳＦ
ＥＴ６４、６５で構成される電流ミラー回路から出力さ
れる電流（ｎＭＯＳＦＥＴ６３のドレイン電流）は、ｐ
ＭＯＳＦＥＴ６１に流れるドレイン電流と同じ大きさで
あり、この一定の出力電流で外部コンデンサＣ１が充電
される。外部コンデンサＣ１の電圧はヒステリシスコン
パレータ６８に入力され、所定の電圧になると、ｎＭＯ
ＳＦＥＴ６６にオフゲート信号を伝送してｎＭＯＳＦＥ
Ｔ６６をオフさせる。ｎＭＯＳＦＥＴ６６がオフする
と、ｎＭＯＳＦＥＴ６４、６５がオンして、外部コンデ
ンサＣ１を放電させ、コンデンサ電圧を低下させる。こ
のとき、ｎＭＯＳＦＥＴ６５のドレイン電流をｎＭＯＳ
ＦＥＴ６４のドレイン電流の２倍流れるように設計する
ことで、外部コンデンサＣ１の放電電流を充電電流と同
じ大きさにすることができる。このコンデンサ電圧が所
定の低電圧になったところで、ヒステリシスコンパレー
タ６８から、ｎＭＯＳＦＥＴ６６にオンゲート信号が伝
送される。ｎＭＯＳＦＥＴ６６がオンすると、ｎＭＯＳ
ＦＥＴ６４、６５がオフして、外部コンデンサＣ１は再
び充電される。このようにして、発振器５２から三角波
電圧がＰＷＭ比較器３へ出力される。
に向かって、一定の電流がｐＭＯＳＦＥＴ６１とＲ１を
介して流れる。ｐＭＯＳＦＥＴ６２、６３とｎＭＯＳＦ
ＥＴ６４、６５で構成される電流ミラー回路から出力さ
れる電流（ｎＭＯＳＦＥＴ６３のドレイン電流）は、ｐ
ＭＯＳＦＥＴ６１に流れるドレイン電流と同じ大きさで
あり、この一定の出力電流で外部コンデンサＣ１が充電
される。外部コンデンサＣ１の電圧はヒステリシスコン
パレータ６８に入力され、所定の電圧になると、ｎＭＯ
ＳＦＥＴ６６にオフゲート信号を伝送してｎＭＯＳＦＥ
Ｔ６６をオフさせる。ｎＭＯＳＦＥＴ６６がオフする
と、ｎＭＯＳＦＥＴ６４、６５がオンして、外部コンデ
ンサＣ１を放電させ、コンデンサ電圧を低下させる。こ
のとき、ｎＭＯＳＦＥＴ６５のドレイン電流をｎＭＯＳ
ＦＥＴ６４のドレイン電流の２倍流れるように設計する
ことで、外部コンデンサＣ１の放電電流を充電電流と同
じ大きさにすることができる。このコンデンサ電圧が所
定の低電圧になったところで、ヒステリシスコンパレー
タ６８から、ｎＭＯＳＦＥＴ６６にオンゲート信号が伝
送される。ｎＭＯＳＦＥＴ６６がオンすると、ｎＭＯＳ
ＦＥＴ６４、６５がオフして、外部コンデンサＣ１は再
び充電される。このようにして、発振器５２から三角波
電圧がＰＷＭ比較器３へ出力される。
【０００７】図７のように、一個の外部抵抗Ｒ１と、一
個の外部コンデンサＣ１で抵抗値と容量値を固定する
と、発振器５２から出力される三角波電圧の周波数は一
定となる。この周波数が通常動作時に最適になるよう
に、外部抵抗Ｒ１と、外部コンデンサＣ１の値を設定す
ると、軽負荷時には、ＭＯＳＦＥＴ６１のスイッチング
周波数が高すぎて、スイッチング電源の電力変換効率が
低下する。
個の外部コンデンサＣ１で抵抗値と容量値を固定する
と、発振器５２から出力される三角波電圧の周波数は一
定となる。この周波数が通常動作時に最適になるよう
に、外部抵抗Ｒ１と、外部コンデンサＣ１の値を設定す
ると、軽負荷時には、ＭＯＳＦＥＴ６１のスイッチング
周波数が高すぎて、スイッチング電源の電力変換効率が
低下する。
【０００８】それを改善するために、図８に示すよう
に、外部抵抗Ｒ１に、新規の外部抵抗Ｒ２を追加し、通
常動作では、新規の外部抵抗Ｒ２をスイッチＳＷで短絡
し、外部抵抗Ｒ１のみで動作させ、三角波電圧の周波数
を高周波に保ち、軽負荷時にはスイッチＳＷで開いて、
外部抵抗Ｒ１と外部抵抗Ｒ２を直列にした抵抗値で動作
させることで、三角波電圧の周波数を低周波にする。こ
うして、軽負荷時に、ＭＯＳＦＥＴ６１のスイッチング
周波数を低周波にして、スイッチング損失を低減し、ス
イッチング電源の電力変換効率の低下を防止する方策が
とられている。この方策は特開平９−１４９６３９号に
開示されている。
に、外部抵抗Ｒ１に、新規の外部抵抗Ｒ２を追加し、通
常動作では、新規の外部抵抗Ｒ２をスイッチＳＷで短絡
し、外部抵抗Ｒ１のみで動作させ、三角波電圧の周波数
を高周波に保ち、軽負荷時にはスイッチＳＷで開いて、
外部抵抗Ｒ１と外部抵抗Ｒ２を直列にした抵抗値で動作
させることで、三角波電圧の周波数を低周波にする。こ
うして、軽負荷時に、ＭＯＳＦＥＴ６１のスイッチング
周波数を低周波にして、スイッチング損失を低減し、ス
イッチング電源の電力変換効率の低下を防止する方策が
とられている。この方策は特開平９−１４９６３９号に
開示されている。
【０００９】
【発明が解決しようとする課題】しかし、前記のよう
に、新規の外部抵抗Ｒ２をスイッチＳＷで付加したり、
削除したりするためには、新規の外部抵抗Ｒ２とスイッ
チＳＷが必要となり、部品点数が増大する。その結果、
スイッチング電源が大形化し、コストアップにもなる。
また、三角波電圧の周波数が階段的になり、連続的な制
御ができない。この発明の目的は、前記の課題を解決し
て、小型・軽量で、低コストのスイッチング電源用の半
導体集積回路装置を提供することにある。
に、新規の外部抵抗Ｒ２をスイッチＳＷで付加したり、
削除したりするためには、新規の外部抵抗Ｒ２とスイッ
チＳＷが必要となり、部品点数が増大する。その結果、
スイッチング電源が大形化し、コストアップにもなる。
また、三角波電圧の周波数が階段的になり、連続的な制
御ができない。この発明の目的は、前記の課題を解決し
て、小型・軽量で、低コストのスイッチング電源用の半
導体集積回路装置を提供することにある。
【００１０】
【課題を解決するための手段】前記の目的を達成するた
めに、コンデンサの充電時間に基づいて定まる周波数の
信号を出力する発振器を具備するスイッチング電源用の
半導体集積回路装置において、コンデンサへの所定の定
電流を充電電流として供給する定電流回路と、前記スイ
ッチング電源の出力電圧の大きさに応じて出力電流の大
きさを可変とし、前記コンデンサへの充電電流を供給す
る電流源回路とを備えた構成とする。
めに、コンデンサの充電時間に基づいて定まる周波数の
信号を出力する発振器を具備するスイッチング電源用の
半導体集積回路装置において、コンデンサへの所定の定
電流を充電電流として供給する定電流回路と、前記スイ
ッチング電源の出力電圧の大きさに応じて出力電流の大
きさを可変とし、前記コンデンサへの充電電流を供給す
る電流源回路とを備えた構成とする。
【００１１】前記定電流回路の出力電流は発振器の最小
周波数を決定するものである。前記電流源回路は前記ス
イッチング電源の出力電圧が大きくなるにつれて出力電
流を絞るものである。前記発振器の出力と、前記スイッ
チング電源の出力電圧の大きさおよび予め定めた一定電
圧のいずれか一方とを比較するＰＷＭ比較器を備えた構
成とするとよい。前記ＰＷＭ比較器の出力が前記スイッ
チング電源の駆動信号であるとよい。
周波数を決定するものである。前記電流源回路は前記ス
イッチング電源の出力電圧が大きくなるにつれて出力電
流を絞るものである。前記発振器の出力と、前記スイッ
チング電源の出力電圧の大きさおよび予め定めた一定電
圧のいずれか一方とを比較するＰＷＭ比較器を備えた構
成とするとよい。前記ＰＷＭ比較器の出力が前記スイッ
チング電源の駆動信号であるとよい。
【００１２】
【発明の実施の形態】図１は、この発明の第１実施例の
半導体集積回路装置を含むスイッチング電源回路の構成
図である。本発明の半導体集積回路装置は外部抵抗Ｒと
外部コンデンサＣを含む半導体ＩＣチップ１である。こ
の半導体集積回路装置は、外部抵抗Ｒと、外部コンデン
サＣと、第１定電流回路６と、第２定電流回路７と、Ｐ
ＷＭ比較器３と、バッファ回路４とで構成されている。
第２定電流回路７が、従来の半導体集積回路装置に、新
規回路として追加されている。第１定電流回路６から
は、出力電圧が大きくなる軽負荷時に合わせた最低電流
が、外部コンデンサＣへ出力される。第２定電流回路７
からの出力電流は、フィードバック電圧で制御されたフ
ォトカプラー１５からの出力電圧がフィードバック端子
ＦＢを介してＰＷＭ比較器３に入力され、ＰＷＭ比較器
３の出力をバッファ回路４を介して、ＭＯＳＦＥＴ１１
のゲートに入力することで、ＭＯＳＦＥＴ１１の電流の
大きさが制御される。尚、図中の番号１は半導体ＩＣチ
ップを示し、この半導体チップＩＣ１に囲まれる領域の
回路が集積されている。また、その他の箇所は図６と同
じである。また、ＲＴは抵抗端子、ＣＴはコンデンサ端
子、ＦＢはフィードバック端子である。
半導体集積回路装置を含むスイッチング電源回路の構成
図である。本発明の半導体集積回路装置は外部抵抗Ｒと
外部コンデンサＣを含む半導体ＩＣチップ１である。こ
の半導体集積回路装置は、外部抵抗Ｒと、外部コンデン
サＣと、第１定電流回路６と、第２定電流回路７と、Ｐ
ＷＭ比較器３と、バッファ回路４とで構成されている。
第２定電流回路７が、従来の半導体集積回路装置に、新
規回路として追加されている。第１定電流回路６から
は、出力電圧が大きくなる軽負荷時に合わせた最低電流
が、外部コンデンサＣへ出力される。第２定電流回路７
からの出力電流は、フィードバック電圧で制御されたフ
ォトカプラー１５からの出力電圧がフィードバック端子
ＦＢを介してＰＷＭ比較器３に入力され、ＰＷＭ比較器
３の出力をバッファ回路４を介して、ＭＯＳＦＥＴ１１
のゲートに入力することで、ＭＯＳＦＥＴ１１の電流の
大きさが制御される。尚、図中の番号１は半導体ＩＣチ
ップを示し、この半導体チップＩＣ１に囲まれる領域の
回路が集積されている。また、その他の箇所は図６と同
じである。また、ＲＴは抵抗端子、ＣＴはコンデンサ端
子、ＦＢはフィードバック端子である。
【００１３】図２は、図１の発振器の回路構成図であ
る。図中の番号５は半導体ＩＣチップ１に形成される発
振回路部（チップ内回路５）である。また、ＶDDは半導
体ＩＣチップの電源の高電位側、ＧＮＤはグランド（接
地）、ＰＤはフォトダイオード、ＰＴはフォトトランジ
スタである。第１定電流回路６は従来の定電流回路５６
と構成と動作は同じである。第２定電流回路７は、ｐＭ
ＯＳＦＥＴ２１、２２と、ｎＭＯＳＦＥＴ２３で構成さ
れる電流ミラー回路と、抵抗２４、２５で構成され、Ｆ
ＢとｎＭＯＳＦＥＴ２３のゲートを抵抗２４を介して接
続する。ｎＭＯＳＦＥＴ２３のドレイン電流は、ゲート
電圧が増大するにつれて、増大する。フィードバック端
子ＦＢから入力される電圧が、所定の最大値で、ｎＭＯ
ＳＦＥＴ２３のドレイン電流が最大となり、このドレイ
ン電流と同じ大きさの電流がｐＭＯＳＦＥＴ２２のドレ
イン電流となり、第２定電流回路７の出力電流として外
部コンデンサＣへ供給される。
る。図中の番号５は半導体ＩＣチップ１に形成される発
振回路部（チップ内回路５）である。また、ＶDDは半導
体ＩＣチップの電源の高電位側、ＧＮＤはグランド（接
地）、ＰＤはフォトダイオード、ＰＴはフォトトランジ
スタである。第１定電流回路６は従来の定電流回路５６
と構成と動作は同じである。第２定電流回路７は、ｐＭ
ＯＳＦＥＴ２１、２２と、ｎＭＯＳＦＥＴ２３で構成さ
れる電流ミラー回路と、抵抗２４、２５で構成され、Ｆ
ＢとｎＭＯＳＦＥＴ２３のゲートを抵抗２４を介して接
続する。ｎＭＯＳＦＥＴ２３のドレイン電流は、ゲート
電圧が増大するにつれて、増大する。フィードバック端
子ＦＢから入力される電圧が、所定の最大値で、ｎＭＯ
ＳＦＥＴ２３のドレイン電流が最大となり、このドレイ
ン電流と同じ大きさの電流がｐＭＯＳＦＥＴ２２のドレ
イン電流となり、第２定電流回路７の出力電流として外
部コンデンサＣへ供給される。
【００１４】第１定電流回路６の出力電流は、スイッチ
ング電源の軽い負荷時（待機時など）に合わせて、最小
値に設定する。この第１定電流回路６の出力電流に、第
２定電流回路７の出力電流が重畳されて、外部コンデン
サＣに流れこみ、外部コンデンサＣの電圧上昇率が最大
となる。この外部コンデンサＣの電圧が所定の高電圧に
達したところで、ｎＭＯＳＦＥＴ３６がオフして、ｎＭ
ＯＳＦＥＴ３５がオンし、外部コンデンサＣから放電電
流が流れ出し、外部コンデンサＣの電圧は減少する。こ
の外部コンデンサＣの電圧が所定の低電圧に達したとこ
ろで、再度上昇を始める。その結果、最大周波数の三角
波電圧が、発振器から出力される。
ング電源の軽い負荷時（待機時など）に合わせて、最小
値に設定する。この第１定電流回路６の出力電流に、第
２定電流回路７の出力電流が重畳されて、外部コンデン
サＣに流れこみ、外部コンデンサＣの電圧上昇率が最大
となる。この外部コンデンサＣの電圧が所定の高電圧に
達したところで、ｎＭＯＳＦＥＴ３６がオフして、ｎＭ
ＯＳＦＥＴ３５がオンし、外部コンデンサＣから放電電
流が流れ出し、外部コンデンサＣの電圧は減少する。こ
の外部コンデンサＣの電圧が所定の低電圧に達したとこ
ろで、再度上昇を始める。その結果、最大周波数の三角
波電圧が、発振器から出力される。
【００１５】一方、負荷が軽い場合には、第２定電流回
路７の出力電流は小さくなり、例えばスイッチング電源
が待機時などでは、この出力電流が零となり、第１定電
流回路６の出力電流のみとなる。その結果、最小周波数
の三角波電圧が、発振器から出力される。従って、トラ
ンス１２と接続するＭＯＳＦＥＴ１１の動作周波数は最
小なり、スイッチング損失が小さくなるため、スイッチ
ング電源の電力変換効率は向上する。尚、前記のＦＢに
入力される電圧は、負荷が重いとき、低い電圧となり軽
い負荷のとき高い電圧となる。
路７の出力電流は小さくなり、例えばスイッチング電源
が待機時などでは、この出力電流が零となり、第１定電
流回路６の出力電流のみとなる。その結果、最小周波数
の三角波電圧が、発振器から出力される。従って、トラ
ンス１２と接続するＭＯＳＦＥＴ１１の動作周波数は最
小なり、スイッチング損失が小さくなるため、スイッチ
ング電源の電力変換効率は向上する。尚、前記のＦＢに
入力される電圧は、負荷が重いとき、低い電圧となり軽
い負荷のとき高い電圧となる。
【００１６】このように、従来回路で必要とされた、新
規の外部抵抗Ｒ２およびスイッチを設けることなく、負
荷に応じて、発振器の三角波電圧の周波数を可変でき、
軽負荷時のスイッチング電源の変換効率を改善できる。
また、本発明により、新規の外部抵抗Ｒ２およびスイッ
チが不要となり、部品点数の低減を図ることができて、
半導体集積回路装置を小型化、低コスト化することがで
きる。
規の外部抵抗Ｒ２およびスイッチを設けることなく、負
荷に応じて、発振器の三角波電圧の周波数を可変でき、
軽負荷時のスイッチング電源の変換効率を改善できる。
また、本発明により、新規の外部抵抗Ｒ２およびスイッ
チが不要となり、部品点数の低減を図ることができて、
半導体集積回路装置を小型化、低コスト化することがで
きる。
【００１７】ところで、この回路では、三角波電圧の上
昇率は前記のように可変となるが、減少率は軽負荷時の
減少率となり、周波数の可変範囲が狭い。それを解決し
た実施例をつぎに示す。図３は、この発明の第２実施例
の半導体集積回路装置の要部回路図である。この回路は
発振器部の回路（発振器７ａ）であり、図２の発振器７
に、ｐＭＯＳＦＥＴ２６とｎＭＯＳＦＥＴ２７、２８、
２９で構成される回路を付加した回路である。ｐＭＯＳ
ＦＥＴ２２、２６とｎＭＯＳＦＥＴ２７、２８で電流ミ
ラー回路を構成し、第１定電流回路６の電流ミラー回路
と同じである。このｎＭＯＳＦＥＴ２８のドレイン電流
をｎＭＯＳＦＥＴ２７のドレイン電流の２倍になるよう
に設計する。またｎＭＯＳＦＥＴ２９はｎＭＯＳＦＥＴ
３９と同じ働きをする。
昇率は前記のように可変となるが、減少率は軽負荷時の
減少率となり、周波数の可変範囲が狭い。それを解決し
た実施例をつぎに示す。図３は、この発明の第２実施例
の半導体集積回路装置の要部回路図である。この回路は
発振器部の回路（発振器７ａ）であり、図２の発振器７
に、ｐＭＯＳＦＥＴ２６とｎＭＯＳＦＥＴ２７、２８、
２９で構成される回路を付加した回路である。ｐＭＯＳ
ＦＥＴ２２、２６とｎＭＯＳＦＥＴ２７、２８で電流ミ
ラー回路を構成し、第１定電流回路６の電流ミラー回路
と同じである。このｎＭＯＳＦＥＴ２８のドレイン電流
をｎＭＯＳＦＥＴ２７のドレイン電流の２倍になるよう
に設計する。またｎＭＯＳＦＥＴ２９はｎＭＯＳＦＥＴ
３９と同じ働きをする。
【００１８】この回路構成とすることで、ｎＭＯＳＦＥ
Ｔ３５とｎＭＯＳＦＥＴ２８を通して流れる外部コンデ
ンサＣからの放電電流を、充電電流と同じにできて、発
振器から出力される三角波電圧の上昇率と減少率を同じ
にできる。このことで、図２の回路よりも、三角波電圧
の周波数の可変範囲を拡げることができる。そのことに
よって、負荷に応じて、高精度な周波数制御が可能とな
り、スイッチング電源の電力変換効率を一層高めること
ができる。
Ｔ３５とｎＭＯＳＦＥＴ２８を通して流れる外部コンデ
ンサＣからの放電電流を、充電電流と同じにできて、発
振器から出力される三角波電圧の上昇率と減少率を同じ
にできる。このことで、図２の回路よりも、三角波電圧
の周波数の可変範囲を拡げることができる。そのことに
よって、負荷に応じて、高精度な周波数制御が可能とな
り、スイッチング電源の電力変換効率を一層高めること
ができる。
【００１９】図４は、この発明の第３実施例の半導体集
積回路装置の要部回路図である。図２との違いは、抵抗
Ｒ0 とコンデンサＣ0 は図２の外部抵抗Ｒと外部コンデ
ンサＣを半導体ＩＣチップ１ａに取り込んだ点である。
回路動作は図２と同じである。効果としては、図２より
も一層の小型化を図ることができる。図５は、この発明
の第４実施例の半導体集積回路装置の要部回路図であ
る。図３との違いは、抵抗Ｒ0 とコンデンサＣ0 は図３
の外部抵抗Ｒと外部コンデンサＣを半導体ＩＣチップ１
ｂに取り込んだ点である。回路動作は図３と同じであ
る。効果としては、図３よりも一層の小型化を図ること
ができる。
積回路装置の要部回路図である。図２との違いは、抵抗
Ｒ0 とコンデンサＣ0 は図２の外部抵抗Ｒと外部コンデ
ンサＣを半導体ＩＣチップ１ａに取り込んだ点である。
回路動作は図２と同じである。効果としては、図２より
も一層の小型化を図ることができる。図５は、この発明
の第４実施例の半導体集積回路装置の要部回路図であ
る。図３との違いは、抵抗Ｒ0 とコンデンサＣ0 は図３
の外部抵抗Ｒと外部コンデンサＣを半導体ＩＣチップ１
ｂに取り込んだ点である。回路動作は図３と同じであ
る。効果としては、図３よりも一層の小型化を図ること
ができる。
【００２０】
【発明の効果】この発明によれば、負荷に応じて出力電
流を可変できる第２定電流回路を設置することで、軽負
荷時のスイッチング電源の電力変換効率を改善し、部品
点数を低減できて、半導体集積回路装置を小型化、低コ
スト化することができる。
流を可変できる第２定電流回路を設置することで、軽負
荷時のスイッチング電源の電力変換効率を改善し、部品
点数を低減できて、半導体集積回路装置を小型化、低コ
スト化することができる。
【図１】この発明の第１実施例の半導体集積回路装置を
含むスイッチング電源回路の構成図
含むスイッチング電源回路の構成図
【図２】図１の発振器の回路構成図
【図３】この発明の第２実施例の半導体集積回路装置の
要部回路図
要部回路図
【図４】この発明の第３実施例の半導体集積回路装置の
要部回路図
要部回路図
【図５】この発明の第４実施例の半導体集積回路装置の
要部回路図
要部回路図
【図６】スイッチング電源回路の構成図
【図７】図６の発振器の回路構成図
【図８】図７の回路の外部抵抗に付加抵抗とスイッチを
接続した回路図
接続した回路図
１、１ａ、１ｂ 半導体ＩＣチップ ２ 発振器 ３ ＰＷＭ比較器 ４ バッファ回路 ５ チップ内回路 ６ 第１定電流回路 ７、７ａ 第２定電流回路 ８、３９、４０ 基準電圧 １１ ＭＯＳＦＥＴ １２ トランス １３ 直流電源 １４ 出力電圧検出部 １５ フォトカプラー １６ 負荷 Ｒ 外部抵抗 Ｃ 外部コンデンサ ＶDD 半導体ＩＣチップの電源の高電位側 ＧＮＤ グランド（接地）
Claims (5)
- 【請求項１】コンデンサの充電時間に基づいて定まる周
波数の信号を出力する発振器を具備するスイッチング電
源用の半導体集積回路装置において、コンデンサへの所
定の定電流を充電電流として供給する定電流回路と、前
記スイッチング電源の出力電圧の大きさに応じて出力電
流の大きさを可変とし、前記コンデンサへの充電電流を
供給する電流源回路とを備えたことを特徴とする半導体
集積回路装置。 - 【請求項２】請求項１に記載の半導体集積回路装置にお
いて、前記定電流回路の出力電流は発振器の最小周波数
を決定するものであることを特徴とする半導体集積回路
装置。 - 【請求項３】請求項１に記載の半導体集積回路におい
て、前記電流源回路は前記スイッチング電源の出力電圧
が大きくなるにつれて出力電流を絞るものであることを
特徴とする半導体集積回路装置。 - 【請求項４】請求項１ないし請求項３に記載の半導体集
積回路装置において、前記発振器の出力と、前記スイッ
チング電源の出力電圧の大きさおよび予め定めた一定電
圧のいずれか一方とを比較するＰＷＭ比較器を備えたこ
とを特徴とする半導体集積回路装置。 - 【請求項５】請求項４に記載の半導体集積回路装置にお
いて、前記ＰＷＭ比較器の出力が前記スイッチング電源
の駆動信号であることを特徴とする半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34297099A JP2001169548A (ja) | 1999-12-02 | 1999-12-02 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34297099A JP2001169548A (ja) | 1999-12-02 | 1999-12-02 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001169548A true JP2001169548A (ja) | 2001-06-22 |
Family
ID=18357928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34297099A Withdrawn JP2001169548A (ja) | 1999-12-02 | 1999-12-02 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001169548A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005088816A1 (ja) * | 2004-03-15 | 2008-01-31 | ローム株式会社 | 電源装置 |
-
1999
- 1999-12-02 JP JP34297099A patent/JP2001169548A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005088816A1 (ja) * | 2004-03-15 | 2008-01-31 | ローム株式会社 | 電源装置 |
| JP2010142111A (ja) * | 2004-03-15 | 2010-06-24 | Rohm Co Ltd | 電源装置 |
| JP4591892B2 (ja) * | 2004-03-15 | 2010-12-01 | ローム株式会社 | 電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3614156B2 (ja) | 電源回路 | |
| JP3657256B2 (ja) | スイッチング電源装置 | |
| TWI395398B (zh) | 電壓啟動電路及用以形成一啟動控制器之方法 | |
| US6853566B2 (en) | Charge pump circuit and power supply circuit | |
| JP4347249B2 (ja) | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路、及びｄｃ−ｄｃコンバータの制御方法 | |
| US7276888B2 (en) | Precharge circuit for DC/DC boost converter startup | |
| US20090153122A1 (en) | Dropper-type regulator | |
| US7453304B2 (en) | Integrated circuit and method for generating a clock signal | |
| KR20070015375A (ko) | 전원 장치 | |
| US10298127B2 (en) | Startup clamp circuit for non-complimentary differential pair in DCDC converter system | |
| WO2005091358A1 (ja) | 半導体集積回路装置及びそれを用いたスイッチング電源装置 | |
| JP3691635B2 (ja) | 電圧制御回路及びｄｃ／ｄｃコンバータ | |
| KR100963310B1 (ko) | Ｄｃ／ｄｃ 컨버터의 제어 회로 및 ｄｃ／ｄｃ 컨버터 | |
| JP3637904B2 (ja) | 電源回路 | |
| JP5012414B2 (ja) | ドライブ回路 | |
| KR20200143288A (ko) | 차지 펌프 제어 회로 및 배터리 제어 회로 | |
| JP4576717B2 (ja) | コンパレータ回路 | |
| JP2007151322A (ja) | 電源回路およびｄｃ−ｄｃコンバータ | |
| JP4147345B2 (ja) | 電源回路 | |
| US6919758B1 (en) | Controller for FET pass device | |
| JP2001169548A (ja) | 半導体集積回路装置 | |
| JP3659084B2 (ja) | スイッチング電源装置 | |
| CN114115408A (zh) | 调节器用半导体集成电路 | |
| US6340920B1 (en) | Low voltage low power crystal oscillator | |
| JP3721924B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050218 |