JP2001167532A

JP2001167532A - 周波数比較回路

Info

Publication number: JP2001167532A
Application number: JP34823399A
Authority: JP
Inventors: Hiroaki Kojima; 啓彰小島
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 1999-12-08
Filing date: 1999-12-08
Publication date: 2001-06-22
Also published as: US6580297B2; US20020180488A1

Abstract

(57)【要約】【課題】ＤＶＤのＲＦ信号の読み出しが高速になる技術
を提供する。【解決手段】本発明の周波数比較回路１はエッジ間隔検
出回路３と、最大間隔検出回路４と、最小間隔検出回路
５とを有している。エッジ間隔検出回路３によってＲＦ
信号のパルス幅(エッジ間隔)に応じた基準クロックのパ
ルス数が検出され、１フレーム中のエッジ間隔の最大値
すなわち最大エッジ間隔が最大間隔検出回路４で検出さ
れ、複数フレームの最大エッジ間隔の最小値が最小間隔
検出回路５で検出され、最大エッジ間隔の最小値がフレ
ーム同期信号の期間を示す数と比較されて周波数比較が
なされる。エッジ間隔検出回路３、最大間隔検出回路
４、最小間隔検出回路５は、ともにレジスタで構成され
ており、動作速度の遅いコンパレータやカウンタを用い
なくとも周波数比較ができるので、コンパレータやカウ
ンタを用いていた従来回路に比して、動作速度を向上さ
せることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばＣＤ(Compa
ct Disk)やＤＶＤ(Digital Video Disk)の光ディスク等
の円盤状の記録媒体を一定の速度で回転させながら、記
録媒体に記録されたデータを再生するデータ再生装置の
技術分野に関するものである。

【０００２】

【従来の技術】ＣＤやＤＶＤ等の円盤状の記録媒体(以
下でディスクと称する)には、元のディジタルデータが
ＥＦＭ変調された所定ビット数の変調データが記録され
ている。かかる変調データを復調して再生するには、モ
ータを駆動し、ディスクを所定速度で回転させながら、
光ピックアップを読み出し位置に移動させる。読み出し
位置では光ピックアップが、回転したディスクに光を照
射し、ディスクで反射された光を検出して、ディスクの
記憶内容を示すアナログのＲＦ(Radio frequency)信号
を生成する。

【０００３】ＤＶＤ等のディスク上には、線速度一定の
方式であるＣＬＶ(Constant linearvelocity)方式でデ
ータが記載されているが、読出装置では、ディスクの回
転制御が容易であることから、角速度が一定であるＣＡ
Ｖ(Constant angular velocity)方式で読み出しを行う
場合が多い。このような場合、ディスクの読み出し位置
によってＲＦ信号の読出し周波数が異なる。ＲＦ信号
は、基準クロックに同期して読み出されるため、基準ク
ロックの周波数が固定されていると、ＲＦ信号に同期さ
せることができず、正しい読み出しができない。

【０００４】ＲＦ信号を正しく読み出すためには、常に
ＲＦ信号の読み出し周波数と一致するように、基準クロ
ックの周波数を制御する必要がある。１ビットのデータ
に対応する時間をＴとすると、ＤＶＤディスクでは、Ｒ
Ｆ信号は最大１４Ｔのパルス幅を有するデータであり、
１４８８Ｔの期間を１フレームとしている。１フレーム
中には１４Ｔのパルス幅を有するパルス列が１つだけ含
まれており、フレーム同期信号として用いられている。

【０００５】このようなＲＦ信号から基準クロックを再
生するには、まず基準クロックの周波数をＲＦ信号の読
出し周波数と一致させる必要がある。このため、フレー
ム同期信号が出力される間に、フレーム同期信号の期間
を示す数(ここでは１４)と同数の基準クロックが出力さ
れるように基準クロックの周波数を制御している。

【０００６】基準クロックの周波数とＲＦ信号の周波数
を一致させる回路として、ＰＬＬループが多く用いられ
ている。ＰＬＬループは、周波数比較回路と、周波数比
較回路の出力端子に入力端子が接続されたループフィル
タと、ループフィルタの出力端子に入力端子が接続され
たＶＣＯ(Voltage controlled oscillator)とを有して
おり、周波数比較回路には、ＶＣＯの出力信号とＲＦ信
号が入力されるように構成されている。周波数比較回路
は、ＲＦ信号をリファレンス信号として、ＶＣＯの出力
信号の周波数がＲＦ信号の周波数と一致するようにＶＣ
Ｏの制御電圧を制御している。

【０００７】図７の符号１０１に、ＤＶＤディスクのＲ
Ｆ信号から基準クロックを生成する際に用いられる周波
数比較回路の一例を示す。この周波数比較回路１０１
は、エッジ検出回路１０２と、カウンタ１０３と、コン
パレータ１０４と、最大ラッチ回路１０５と、最小ラッ
チ回路１０６と、タイミング生成回路１０７とを有して
いる。

【０００８】エッジ検出回路１０２には、ＲＦ信号と、
ＲＦ信号読み出しの際の基準クロックとが入力され、現
在出力されている基準クロックに同期して、ＲＦ信号の
立ち上がり／立ち下がりエッジが検出され、検出パルス
がカウンタ１０３に出力される。

【０００９】カウンタ１０３には、ＲＦ信号の立ち上が
り／立ち下がりエッジの検出パルスと基準クロックとが
入力され、エッジの検出パルスが入力されてから、次の
エッジの検出パルスが入力されるまでの間、基準クロッ
クのパルス数が二値でカウントされる。カウント値はコ
ンパレータ１０４に出力される。

【００１０】コンパレータ１０４では、カウンタ１０３
の出力値と、フレーム同期信号の期間を示す数(ここで
は１４)との比較がなされ、最大ラッチ回路１０５に出
力される。カウンタ１０３の出力値が基準値より大きい
場合には“大”が、一致した場合には“一致”が、小さ
い場合には“小”が、それぞれ最大ラッチ回路１０５に
出力される。

【００１１】最大ラッチ回路１０５では、自分自身が保
持している値と、コンパレータ１０４の出力値とを比較
して、いずれか大きい値を示す値に自分自身が保持して
いる値を書き換える。書き換えの際の優先順位は、
“大”、“一致”、“小”の順であって、“小”が保持
された状態で“一致”が入力されると“一致”に書き換
えられ、“一致”が保持された状態で“大”が入力され
ると、“大”に書き換えられる。また、“一致”が保持
された状態で“小”が入力されると“一致”が保持さ
れ、“大”が保持された状態で“一致”や“小”が入力
されると“大”が保持される。

【００１２】上記回路では、エッジ検出回路１０２で、
順次ＲＦ信号のエッジの検出パルスが出力されるごと
に、カウンタ１０３で基準クロックのパルス数がカウン
トされる。このパルス数はＲＦ信号のパルス幅に相当す
る。コンパレータ１０４では、カウンタ１０３からカウ
ント値が出力される度に、カウント値とフレーム同期信
号の期間を示す数との比較処理がなされ、比較結果が最
大ラッチ回路１０５に出力される。

【００１３】最大ラッチ回路１０５の保持値は、比較結
果が入力されるごとに書き換えられる。この保持値はタ
イミング生成回路１０７により、少なくとも１フレーム
を含む時間間隔でリセットされ、リセットされる直前に
は、最大ラッチ回路１０５の保持値は、実際に１フレー
ム中で検出されたパルス幅の最大値と、フレーム同期信
号の期間を示す数との比較結果に等しくなる。こうして
得られた保持値は、最小ラッチ回路１０６に出力され
る。

【００１４】最小ラッチ回路１０６では、自分自身が保
持している値と最大ラッチ回路１０５の出力値とを比較
し、いずれか小さい値に対応する値に、自分自身が保持
している値を書き換える。その優先順位は、“小”、
“一致”、“大”の順であって、自分自身が“大”を保
持しているときに“一致”が入力されると、“一致”が
保持され、“一致”を保持しているときに“小”が入力
されると、“小”が保持される。“一致”を保持してい
るときに“大”が入力されても“一致”を保持し、
“小”を保持しているときに“一致”や“大”が入力さ
れても“小”が保持される。

【００１５】最小ラッチ回路１０６の保持値は、タイミ
ング生成回路１０７により、複数フレームを含む時間間
隔でリセットされ、リセットされるまでの期間には、最
大ラッチ回路１０５から、実際に１フレーム中で検出さ
れたパルス幅の最大値と、フレーム同期信号の期間を示
す数との比較結果が複数回入力される。最小ラッチ回路
１０６はそのうち最も小さい値に対応する比較結果を保
持する。

【００１６】以上のようにして、１フレーム中で検出さ
れたパルス幅の最大値と、フレーム同期信号の期間を示
す数との比較結果に対応する“大”、“一致”、“小”
の値のうちいずれか一つの値が、最小ラッチ回路１０６
に保持され、ループフィルタを介して図示しないＶＣＯ
に出力される。

【００１７】ＶＣＯは、最小ラッチ回路１０６の出力値
に応じて基準クロックの周波数を制御し、最小ラッチ回
路１０６の出力値が“小”のときには、基準クロックの
周波数がＲＦ信号の読み出し周波数に比して低いため、
基準クロックの周波数を所定周波数だけ高くする。他
方、最小ラッチ回路１０６の出力値が“大”のときに
は、基準クロックの周波数がＲＦ信号の読み出し周波数
に比して高いため、基準クロックの周波数を所定周波数
だけ低くする。このように基準クロックの周波数を制御
することで、１フレーム中で検出されたパルス幅の最大
値と、フレーム同期信号の期間を示す数とが一致するよ
うにしている。

【００１８】かかる制御により最小ラッチ回路１０６の
出力値が“一致”になり、１フレーム中で検出されたパ
ルス幅の最大値と、フレーム同期信号の期間を示す数と
が一致すると、基準クロックの周波数がＲＦ信号の周波
数と一致する。このようにして、基準クロックの周波数
と、ＲＦ信号の読出し周波数を一致させている。

【００１９】こうしてＲＦ信号の読み出し周波数と、基
準クロックの周波数とが一致したら、基準クロックの位
相をＲＦ信号の位相と一致させると、ＲＦ信号に応じた
基準クロックを生成することができる。この基準クロッ
クに同期してＲＦ信号を読み出すことで、正しいデータ
再生が可能になる。

【００２０】しかしながら、上記構成の周波数比較回路
１０１においては、処理速度の遅いコンパレータ１０３
を用いており、そのコンパレータ１０３で、カウンタ１
０２からカウント値が出力されるごとにカウント値と基
準値とを比較処理する必要があるため、動作速度をさら
に高めることが困難であった。

【００２１】

【発明が解決しようとする課題】本発明は、上記従来技
術の不都合を解決するために創作されたものであり、そ
の目的は、周波数比較を高速にすることが可能な周波数
比較回路を提供することにある。

【００２２】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の周波数比較回路は、２値データの
シリアル信号とクロック信号とを入力して上記シリアル
信号のデータ変化を示すパルス信号を出力するエッジ検
出回路と、上記パルス信号と上記クロック信号とを入力
して上記シリアル信号のデータ変化のない期間に対応す
る上記クロック信号の周期数を示す数値データを出力す
るエッジ間隔検出回路と、上記数値データと上記クロッ
ク信号と第１のリセット信号を入力し、上記クロック信
号に応じて上記数値データの最大値を記憶及び出力する
とともに、上記第１のリセット信号に応じて記憶した最
大値をリセットする最大値記憶回路とを有する。請求項
２に記載の発明は、請求項１に記載の周波数比較回路で
あって、上記最大値と上記第１のリセット信号と第２の
リセット信号とを入力し、上記第１のリセット信号に応
じて上記最大値の最小値を記憶及び出力するとともに、
上記第２のリセット信号に応じて上記最小値をリセット
する最小記憶回路を有する。請求項３に記載の発明は、
請求項１又は２に記載の周波数比較回路であって、上記
エッジ間隔検出回路はシリアルレジスタを含み、上記パ
ルス信号が第１の値又は第２の値のときに上記クロック
信号に応じて第１の値又は第２の値を上記シリアルレジ
スタの初段から順次にシフトすることにより上記数値デ
ータを求め、上記パルス信号の論理変化により上記シリ
アルレジスタがリセットされる。請求項４に記載の発明
は、請求項３に記載の周波数比較回路であって、上記最
大間隔検出回路は上記シリアルレジスタの所定の段に対
応する複数の第１の単位記憶回路を含み、上記各第１の
単位記憶回路が上記数値データの所定のビットと記憶し
ている値との論理和演算を行なうことにより上記最大値
を求める。請求項５に記載の発明は、請求項４に記載の
周波数比較回路であって、上記最小値検出回路は複数の
上記第１の単位記憶回路に対応する複数の第２の単位記
憶回路を含み、上記各第２の単位記憶回路が上記最大値
の所定のビットと記憶している値との論理積演算を行な
うことにより上記最小値を求める。請求項６に記載の発
明は、請求項４又は５に記載の周波数比較回路であっ
て、隣接する上記第１の単位記憶回路又は上記第２の単
位記憶回路の値の相違から周波数比較信号を求める出力
回路を有する。

【００２３】本発明の周波数比較回路によれば、エッジ
間隔検出回路が、シリアル信号の極性変化がない間に、
入力されたクロック信号（基準クロック）のパルス数に
応じた数だけ、シリアルレジスタの先頭から連続して第
１の値を記憶させることにより、クロック信号のパルス
数を検出することができる。

【００２４】上記周波数比較回路には、最大値検出回路
が設けられており、複数回クロック信号のパルス数が検
出された場合には、上記シリアルレジスタの所定の段に
対応する複数の第１の単位記憶回路が、上記シリアルレ
ジスタから出力される数値データの所定のビットと記憶
している値との論理和演算を行なうことにより、クロッ
ク信号のパルス数の最大値を検出している。

【００２５】以上のように構成することにより、最大値
検出回路の各第１の単位記憶回路に一旦第１の値が記憶
されると、その後上記数値データの所定のビットが第２
の値となっても、第１の値が記憶され続ける。従って、
最大値検出回路の各第１の単位記憶回路では、第１の値
が記憶された第１の単位記憶回路の個数は、増えること
があっても減ることはない。

【００２６】第１の値が記憶された第１の単位記憶回路
の個数は、極性変化がない間でのクロック信号のパルス
数と対応するものとすると、最大値検出回路の各第１の
単位記憶回路には、複数回検出されたクロック信号のパ
ルス数の最大値に対応した個数だけ、第１の値が記憶さ
れることになる。

【００２７】かかる構成の周波数比較回路において、シ
リアル信号をＲＦ信号とした場合には、最大値検出回路
には、ＲＦ信号の最大パルス幅を有するフレーム同期信
号に対応した個数だけ、第１の値が記憶され、ＲＦ信号
の最大パルス幅に応じたクロック信号のパルス数を検出
することができる。これにより、ＲＦ信号の読み出し周
波数と、クロック信号の周波数との大小を比較すること
ができる。

【００２８】従来、ＲＦ信号の読み出し周波数と、クロ
ック信号の周波数との周波数比較を行うには、動作速度
の遅いカウンタやコンパレータ等を用いていたが、本発
明の周波数比較回路は、シフトレジスタ（シリアルレジ
スタ）などのレジスタ列で構成することが可能であり、
カウンタやコンパレータ等を用いる必要がなく、動作速
度を従来に比して向上させることができる。

【００２９】なお、本発明の周波数比較回路において、
第１のリセット信号により、最大値検出回路内の各第１
の単位記憶回路の記憶内容を第２の値にリセットするよ
うに構成してもよい。特に、ＲＦ信号の読み出し周波数
とクロック信号とを比較する際には、１フレームごとに
リセットして、１フレーム中の最大パルス長すなわちフ
レーム同期信号が出力されているときのクロック信号の
パルス数を求めることができる。

【００３０】また、本発明の周波数比較回路において、
周波数比較信号を出力する出力回路を設けてもよい。こ
の出力回路によって、記憶内容が異なる位置を検出する
ことができる。記憶内容が異なる位置は、クロック信号
のパルス数に対応しているので、この位置により、クロ
ック信号の周波数と、ＲＦ信号の読み出し周波数との誤
差を求めることができる。

【００３１】さらに、本発明の周波数比較回路におい
て、最小値検出回路を設ける構成としてもよい。このよ
うに構成することにより、最小値検出回路内の各第２の
単位記憶回路に一旦第２の値が記憶されると、その後上
記数値データの所定のビットが第１の値となっても、第
２の値が記憶され続ける。従って、最小値検出回路内の
各第２の単位記憶回路では、第２の値が記憶された第２
の単位記憶回路の個数は、増えることがあっても減るこ
とはない。他方、第１の値が記憶された第２の単位記憶
回路の個数は、減ることはあっても増えることはない。

【００３２】第１の値が記憶された第１の単位記憶回路
の個数は、上述したようにクロック信号のパルス数と対
応するので、最小値検出回路中の各第２の単位記憶回路
には、複数回検出されたクロック信号のパルス数の最大
値のうち、最も小さい値に対応した個数だけ、第１の値
が記憶されることになる。

【００３３】特に、シリアル信号がＲＦ信号の場合に
は、何らかの異常により無信号状態が生じて、本来のク
ロック信号のパルス数の最大値よりも大きい値が最大値
として検出され、これが原因で誤動作が生じることがあ
るが、上述した最小値検出回路により、複数の最大値を
サンプリングして、そのうちの最小値を最大値とするこ
とにより、無信号状態が最大値として検出されないよう
にすることができる。従って、無信号状態を最大値とし
て検出することによる誤動作が生じないようにすること
ができる。

【００３４】なお、本発明の周波数比較回路において、
第２のリセット信号により、最小値検出回路内の各第２
の単位記憶回路の記憶内容を第２の値にリセットするよ
うに構成してもよい。

【００３５】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図１の符号１に、ＤＶＤに記録され
たＲＦ信号のクロック再生回路の一部であって、基準ク
ロックの周波数をＲＦ信号の読み出し周波数と比較して
一致させるように動作する周波数比較回路の一例を示
す。

【００３６】この周波数比較回路１は、図２に示すルー
プフィルタ１３及びＶＣＯ１４とともにＰＬＬループ１
５を構成しており、エッジ検出回路２と、エッジ間隔検
出回路３と、最大間隔検出回路４と、最小間隔検出回路
５と、タイミング生成部７と、周波数差抽出回路８とを
有している。

【００３７】エッジ検出回路２は、光ピックアップから
出力されるＲＦ信号と、ＶＣＯ１４から出力される基準
クロックとが入力されるように構成されている。このＲ
Ｆ信号はシリアルデータの一例であり、ハイ又はローの
いずれかの極性をとる二値信号からなる。エッジ検出回
路２は基準クロックに同期して、ＲＦ信号の立ち上がり
／立ち下がりのエッジを検出して、検出パルスをエッジ
間隔検出回路３に出力する。この検出パルスは、基準ク
ロックの１周期のパルス幅（同期幅）を有し、基準クロ
ックに同期して出力されるパルスであって、エッジが検
出されると基準クロックの立ち上がりに同期して“１”
に立ち上がり、連続する次の基準クロックの立ち上がり
に同期して“０”に立ち下がるパルスである。

【００３８】エッジ間隔検出回路３は、１個の状態設定
回路３３と、複数(ここでは２０個)の論理回路３１₁〜
３１₂₀及びフリップフロップ回路３２₁〜３２₂₀を有し
ている。各論理回路３１₁〜３１₂₀は、インバータ回路
とＡＮＤ回路とを有している。各インバータの入力端子
はエッジ検出回路２の出力端子に接続され、その出力端
子はＡＮＤ回路の一方の入力端子に接続されている。Ａ
ＮＤ回路の他方の入力端子は、初段のフリップフロップ
回路３２₁に接続されたＡＮＤ回路では、状態設定回路
３３の出力端子に接続され、２段目〜最終段のフリップ
フロップ回路３２ ₂〜３２₂₀に接続されたＡＮＤ回路で
は、前段のフリップフロップ回路３２₁〜３２₁₉の出力
端子にそれぞれ接続されている。

【００３９】初段〜最終段のフリップフロップ回路３２
₁〜３２₂₀には、ともに基準クロックが入力され、基準
クロックが１個入力されるごとに、次段の論理回路３２
₂〜３２₂₀に、保持値を出力するように構成されてい
る。

【００４０】状態設定回路３３は、“１”又は“０”の
値のうち、いずれか一方を常時初段の論理回路３１₁に
出力するように構成されている。ここでは“１”が常時
出力されるものとする。

【００４１】エッジ検出回路２から“１”なる検出パル
スが出力されると、この検出パルスは各論理回路３１₁
〜３１₂₀に出力される。論理回路３１₁〜３１₂₀の出力
値は、ＲＦ信号の極性が変化していない状態に対応する
値(以下で第１の値と称する。)と、極性が変化した状態
に対応する値(以下で第２の値と称する。)とのいずれか
に相当する“１”又は“０”の値を各フリップフロップ
回路３２₁〜３２₂₀に出力する。ここでは、“１”を第
１の値とし、“０”を第２の値としている。

【００４２】検出パルスは、論理回路３１₁〜３１₂₀の
インバータで“０”に反転され、ＡＮＤ回路の一方の入
力端子に入力され、ＡＮＤ回路の出力は“０”になる。
各ＡＮＤ回路の出力端子は、それぞれ初段〜最終段のフ
リップフロップ回路３２₁〜３２₂₀の入力端子に接続さ
れており、ＡＮＤ回路から出力された“０”は、各フリ
ップフロップ回路３２₁〜３２₂₀に出力されるので、検
出パルスが出力されたときには、全てのフリップフロッ
プ回路３２₁〜３２₂₀の記憶内容は第２の値“０”にリ
セットされる。

【００４３】“１”なる検出パルスが出力されたとき
に、１個目の基準クロックのパルスが出力されたものと
すると、２個目の基準クロックのパルスが出力されると
きには、検出パルスの出力は“０”になる。“０”なる
検出パルスは各論理回路３１₁〜３１₂₀内の各インバー
タで“１”に反転され、各ＡＮＤ回路の一方の入力端子
に入力される。

【００４４】このとき初段の論理回路３１₁には、状態
設定回路３３の出力値と、検出パルスとが入力され、初
段の論理回路３１₁内のＡＮＤ回路では、状態設定回路
の出力値“１”と、インバータの出力値“１”との論理
積“１”がとられ、初段のフリップフロップ回路３２₁
に出力される。従って、初段のフリップフロップ回路３
２₁には、第１の値“１”が書き込まれる。

【００４５】このとき、２段目以降の論理回路３１₂〜
３１₂₀では、検出パルスが反転された信号“１”と、そ
れぞれの前段のフリップフロップ回路３２₁〜３２₁₉の
保持値との論理積がとられ、ＡＮＤ回路から、２段目以
降のフリップフロップ回路３２₂〜３２₂₀に“０”(第２
の値)が出力され、書き込まれる。

【００４６】このように、検出パルスと同期する１個目
の基準クロックのパルスで、各フリップフロップ回路３
２₁〜３２₂₀に全て“０”(第２の値)が書き込まれ、２
個目の基準クロックのパルスで初段のフリップフロップ
回路３２₁に“１”(第１の値)が書き込まれる。

【００４７】フリップフロップ回路３２₁〜３２₂₀は上
述したように、基準クロックのパルスが１個入力される
ごとに、保持値を次段の論理回路３１₂〜３１₂₀に出力
するので、３個目のクロックパルスが出力されると、２
段目のフリップフロップ回路３２₂から、“１”が３段
目の論理回路３１₃に出力され、３段目の論理回路３１ ₃
の出力値が“１”になり、３段目のフリップフロップ回
路３２₃に“１”が書き込まれる。以上のようにして、
基準クロックのパルスが１個ずつ出力されるごとに、フ
リップフロップ回路３２₁〜３２₂₀には、初段から最終
段に向けて１個ずつ、第１の値“１”が充填される。検
出パルスが出力されてから出力された基準クロックのパ
ルス数をｎ(ｎは自然数)とすると、(ｎ−１)段目のフリ
ップフロップ回路３２_n-1まで第１の値“１”が充填さ
れる。

【００４８】上述したように、フリップフロップ回路３
２₁〜３２₂₀内に充填される“１”(第１の値)は、ＲＦ
信号の極性が変化していない状態を示しており、各フリ
ップフロップ回路３２₁〜３２₂₀に書き込まれた“１”
の個数は、ＲＦ信号の極性変化がない間に出力される基
準クロックのパルス数を示している。

【００４９】その後、ＲＦ信号の極性が変化して、新た
な検出パルスが出力されると、上述したように各フリッ
プフロップ回路３２₁〜３２₂₀内の保持値は、全て
“０”にリセットされるが、リセットされる直前には、
フリップフロップ回路３２₁〜３２₂₀内に書き込まれた
“１”の個数は、連続する２個の検出パルスの間に出力
される基準クロックのパルス数(以下でエッジ間隔と称
する。)に対応している。連続する２個の検出パルスの
間は、ＲＦ信号の１個のパルスのパルス幅に相当するの
で、ＲＦ信号の１個のパルス幅で、何個の基準クロック
のパルスが出力されたかをエッジ間隔によって知ること
ができる。

【００５０】上述したエッジ間隔検出回路３の出力に
は、最大間隔検出回路４が接続されている。この最大間
隔検出回路４は、論理回路４１₇〜４１₂₀と、フリップ
フロップ回路４２₇〜４２₂₀とを複数有している。

【００５１】論理回路４１₇〜４１₂₀は、それぞれがＯ
Ｒ回路とＡＮＤ回路とを有している。ＯＲ回路の一方の
入力端子は、それぞれエッジ間隔検出回路３内の７段目
〜最終段のフリップフロップ回路３２₇〜３２₂₀の出力
端子に接続され、その他方の入力端子は、最大間隔検出
回路４内の初段〜最終段のフリップフロップ回路４２ ₇
〜４２₂₀の出力端子に接続されている。ＯＲ回路の出力
はＡＮＤ回路の一方の入力端子に接続され、ＡＮＤ回路
の他方の入力端子は、最大間隔リセット回路７１の出力
端子に接続されている。

【００５２】各論理回路４１₇〜４１₂₀は、エッジ間隔
検出回路３内の７段目〜最終段のフリップフロップ回路
３２₇〜３２₂₀と、最大間隔検出回路４内の初段〜最終
段のフリップフロップ回路４２₇〜４２₂₀とにそれぞれ
１対１に対応付けられており、エッジ間隔検出回路３内
の７段目〜最終段のフリップフロップ回路３２₇〜３２
₂₀の保持値と、最大間隔検出回路４内の初段〜最終段の
フリップフロップ回路４２₇〜４２₂₀の保持値とを随時
照合し、いずれか大きい方の値を、最大間隔検出回路４
内の初段〜最終段のフリップフロップ回路４２₇〜４２
₂₀に出力して書き込むように構成されている。また、初
段〜最終段のフリップフロップ回路４２ ₇〜４２₂₀は、
最大値記憶回路の一例を構成している。

【００５３】初期状態では、最大間隔検出回路４内の初
段〜最終段のフリップフロップ回路４２₇〜４２₂₀の保
持値は全て“０”になっており、エッジ間隔検出回路３
内の７段目〜最終段のフリップフロップ回路３２₇〜３
２₂₀の一部又は全部に“１”が充填されると、“１”が
充填されたフリップフロップ回路３２₇〜３２₂₀に対応
する最大間隔検出回路４内の初段〜最終段のフリップフ
ロップ回路４２₇〜４２₂₀の保持値は“１”に書き換わ
り、“１”が充填される。

【００５４】エッジ検出回路２から検出パルスが出力さ
れ、エッジ間隔検出回路３内のフリップフロップ回路３
２₁〜３２₂₀がリセットされる直前には、エッジ間隔に
対応する個数だけ“１”が充填されるので、最大間隔検
出回路４内のフリップフロップ回路４２₇〜４２₂₀に
も、エッジ間隔に対応する個数だけ第１の値“１”が充
填される。

【００５５】検出パルスが出力されて、エッジ間隔検出
回路３内のフリップフロップ回路３２₁〜３２₂₀の保持
値が全て“０”にリセットされると、最大間隔検出回路
４内の各フリップフロップ回路４２₇〜４２₂₀は、各自
の保持値と、エッジ間隔検出回路３内の７段目〜最終段
のフリップフロップ回路３２₇〜３２₂₀の保持値とを比
較して、大きい方を保持するため、リセット後にも、リ
セット直前の状態を維持し、“１”が充填された個数は
リセット前と変わらない。

【００５６】検出パルスが出力されたら、エッジ間隔検
出回路３では、基準クロックのパルスが１個ずつ出力さ
れるごとに、フリップフロップ回路３２₁〜３２₂₀の初
段から最終段へと“１”が順次充填される。その後、新
たに検出パルスが出力されてリセットされる直前には、
新たなエッジ間隔に対応する値だけ、エッジ間隔検出回
路３内のフリップフロップ回路３２₁〜３２₂₀内に
“１”が充填される。

【００５７】このように、検出パルスが出力されるごと
に、エッジ間隔検出回路３内のフリップフロップ回路３
２₁〜３２₂₀には、エッジ間隔に対応する位置まで、第
１の値“１”が充填され、エッジ間隔が検出されること
になる。

【００５８】この間、最大間隔検出回路４内の各フリッ
プフロップ回路４２₇〜４２₂₀は、自分自身の保持値
と、各エッジ間隔検出回路３内の７段目〜最終段のフリ
ップフロップ回路３２₇〜３２₂₀の保持値とをそれぞれ
照合して、いずれか大きい方を保持するように動作す
る。

【００５９】２回検出パルスが出力され、エッジ間隔検
出回路３で２回エッジ間隔が検出された場合には、２回
目に検出されたエッジ間隔に対応する個数だけ、エッジ
間隔検出回路３内の７段目〜最終段のフリップフロップ
回路３２₇〜３２₂₀に第１の値“１”が充填され、他
方、１回目に検出されたエッジ間隔に対応する個数だ
け、最大間隔検出回路４内の各フリップフロップ回路４
２₇〜４２₂₀に第１の値“１”が保持されている。

【００６０】２回目に検出されたエッジ間隔が、最初に
検出されたエッジ間隔に比して小さい場合には、最大間
隔検出回路４内のフリップフロップ回路４２₇〜４２₂₀
内で“１”が充填されている位置よりも、エッジ間隔検
出回路３内のフリップフロップ回路３２₇〜３２₂₀内で
“１”が充填されている位置が前方にあり、“１”が書
き込まれた個数は、最大間隔検出回路４内のフリップフ
ロップ回路４２₇〜４２₂₀のほうがエッジ間隔検出回路
３内の７段目〜最終段のフリップフロップ回路３２₇〜
３２₂₀に比して多い。

【００６１】最大間隔検出回路４内の各フリップフロッ
プ回路４２₇〜４２₂₀は、“１”を保持している場合に
は、“０”がエッジ間隔検出回路３から出力されても、
“１”を保持し続けるので、一旦書き込まれた“１”の
個数は、増えることがあっても減ることはない。従っ
て、最大間隔検出回路内の各フリップフロップ回路４２
₇〜４２₂₀からなる最大値記憶回路の記憶内容は換わら
ない。

【００６２】一例として、最大間隔検出回路４内の各フ
リップフロップ回路４２₇〜４２₂₀からなる一時記憶回
路の記憶内容が“１１１１１１００００００００”(１
回目に検出されたエッジ間隔は１３)であって、エッジ
間隔検出回路３内の７段目〜最終段のフリップフロップ
回路３２₇〜３２₂₀から成る最大値記憶回路の記憶内容
が“１１１０００００００００００”(２回目に検出さ
れたエッジ間隔は１０)の場合には、最大値記憶回路の
記憶内容は、“１１１１１１００００００００”(１回
目に検出されたエッジ間隔１３)のままである。

【００６３】これとは逆に、２回目に検出されたエッジ
間隔が、最初に検出されたエッジ間隔に比して大きい場
合には、第１の値“１”が書き込まれた個数は、最大間
隔検出回路４内のフリップフロップ回路４２₇〜４２₂₀
のほうがエッジ間隔検出回路３内の７段目〜最終段のフ
リップフロップ回路３２₇〜３２₂₀に比して少ない。

【００６４】最大間隔検出回路４内の各フリップフロッ
プ回路４２₇〜４２₂₀では、一旦書き込まれた“１”の
個数は、増えることがあっても減ることはないので、こ
の場合、最大間隔検出回路４は、自分自身の保持値をエ
ッジ間隔検出回路３内の保持値に書き換える。

【００６５】一例として、最大間隔検出回路４内の各フ
リップフロップ回路４２₇〜４２₂₀から成る最大値記憶
回路の記憶内容が“１１１０００００００００００”
(１回目に検出されたエッジ間隔は１０)であって、エッ
ジ間隔検出回路３内の７段目〜最終段のフリップフロッ
プ回路３２₇〜３２₂₀からなる一時記憶回路の記憶内容
が“１１１１１１００００００００”(２回目に検出さ
れたエッジ間隔は１３)の場合には、最大値記憶回路の
記憶内容は、一時記憶回路の記憶内容“１１１１１１０
０００００００”(２回目に検出されたエッジ間隔１３)
に書き換えられる。

【００６６】このように、フリップフロップ回路４２₇
〜４２₂₀で構成される最大値記憶回路には、２回検出さ
れたエッジ間隔のうち、大きい方のエッジ間隔が記憶さ
れ、そのエッジ間隔に対応する個数だけ、第１の値
“１”が充填されることになる。

【００６７】複数回検出パルスが出力されるごとに、エ
ッジ間隔検出回路３に保持されるエッジ間隔が、前回検
出されたエッジ間隔と比較され、大きい方のエッジ間隔
に対応する位置まで“１”が充填されることになるの
で、最大間隔検出回路４内のフリップフロップ回路４２
₇〜４２₂₀には、複数回サンプリングされたエッジ間隔
の最大値に対応する位置まで、第１の値“１”が充填さ
れることになる。

【００６８】タイミング生成部７は、最大間隔リセット
回路７１と、最小間隔リセット回路７２とを有してい
る。このうち最大間隔リセット回路７１は、最大間隔検
出回路４内の論理回路４１₇〜４１₂₀に接続されてお
り、最大リセット信号を所定時間間隔で出力できるよう
に構成されている。

【００６９】最大間隔検出回路４内の各フリップフロッ
プ回路４２₇〜４２₂₀の保持値は、最大間隔リセット回
路７１から最大リセット信号が出力されるまでリセット
されない。この最大リセット信号は、リセットの際に
“０”となり、それ以外の場合には“１”となる信号で
あって、１フレームの期間より長い所定間隔ごとに
“０”が出力されて最大間隔検出回路４をリセットす
る。

【００７０】最大リセット信号が出力される直前は、連
続する２個の最大リセット信号が出力される期間に、複
数回検出されたエッジ間隔の最大値が保持されることに
なる。上述したようにこの期間には１フレーム分の期間
が含まれているので、１フレームのエッジ間隔のうち、
最大値(以下で最大エッジ間隔と称する。)に対応する位
置まで、最大間隔検出回路４内のフリップフロップ回路
４２₇〜４２₂₀に第１の値“１”が充填されることにな
る。

【００７１】図３のタイミングチャートに、ＲＦ信号、
基準クロック、検出パルス、エッジ間隔、最大エッジ間
隔、最大リセット信号の関係を示す。図３に示すよう
に、最大リセット信号が出力されるまでの間は、検出パ
ルスが出力されるごとに、エッジ間隔は４、６、７、
９、５、６、４、１４、４、７なる値をとり、この間最
大エッジ間隔は４、６、７、９、１４となり、最終的に
は１４なる値をとっている。

【００７２】以上説明したように、ＲＦ信号のエッジが
検出されるごとに、エッジ間隔に相当する位置まで
“１”(第１の値)をエッジ間隔検出回路３内のフリップ
フロップ回路３２₁〜３２₂₀に充填させ、１フレーム中
の最大エッジ間隔に対応する位置まで“１”(第１の値)
を最大間隔検出回路４内のフリップフロップ回路４２₇
〜４２₂₀に充填させることにより、１フレーム中の最大
エッジ間隔を求めることができる。

【００７３】こうして求められた最大エッジ間隔と、正
しい最大エッジ間隔、すなわちフレーム同期信号の期間
を示す数とを比較すると、ＲＦ信号の読み出し周波数
と、現在出力されている基準クロックの周波数のうちど
ちらが高いかを判別することができる。ＤＶＤの場合に
は、正しい最大エッジ間隔は１４であるので、最大間隔
検出回路４で検出された最大エッジ間隔が１５であれ
ば、基準クロックの周波数はＲＦ信号の読み出し周波数
よりもクロック１個分だけ高く、逆に最大間隔検出回路
４で検出された最大エッジ間隔が１３であれば、基準ク
ロックの周波数はＲＦ信号の読み出し周波数よりもクロ
ック１個分だけ低いことがわかる。

【００７４】この比較結果に基づいて、基準クロックの
周波数を高くしたり低くしたりすることにより、最大間
隔検出回路４で検出された最大エッジ間隔を、フレーム
同期信号の期間を示す数(ＤＶＤでは１４)と一致させ、
ＲＦ信号の読み出し周波数と、基準クロックの周波数と
を一致させることができる。

【００７５】ところで、ＤＶＤなどのディスクには、読
み出し面の表面に異物が付着し、この異物によって無信
号状態が長期間発生する場合がある。かかる無信号状態
が最大エッジ間隔よりも長期間継続すると、無信号状態
の期間を最大エッジ間隔とみなしてしまうため、ＲＦ信
号の読み出し周波数と基準クロックの周波数とが一致し
ていないにも関わらず一致しているとみなしてしまい、
誤動作が生じる。

【００７６】本実施形態の周波数比較回路１では、かか
る無信号状態による悪影響を排除するため、上述した最
大間隔検出回路４の出力に、下記の最小間隔検出回路５
が設けられている。

【００７７】最小間隔検出回路５は、最大間隔検出回路
４内の論理回路４１₇〜４１₂₀及びフリップフロップ回
路４２₇〜４２₂₀と同数の論理回路５１₇〜５１₂₀と、フ
リップフロップ回路５２₇〜５２₂₀とを有している。

【００７８】各論理回路５１₇〜５１₂₀は、それぞれが
ＡＮＤ回路とＯＲ回路とを有している。最小間隔検出回
路５内の論理回路５１₇〜５１₂₀のＡＮＤ回路の一方の
入力端子は、最大間隔検出回路４内の初段〜最終段のフ
リップフロップ回路４２₇〜４２₂₀の出力端子にそれぞ
れ接続され、その他方の入力端子は、最小間隔検出回路
５内の初段〜最終段のフリップフロップ回路５２₇〜５
２₂₀の出力端子にそれぞれ接続されている。

【００７９】各論理回路５１₇〜５１₂₀は、最大間隔検
出回路４内の初段〜最終段のフリップフロップ回路４２
₇〜４２₂₀と、最小間隔検出回路５内の初段〜最終段の
フリップフロップ回路５２₇〜５２₂₀とにそれぞれ１対
１に対応付けられており、最大間隔検出回路４内の初段
〜最終段のフリップフロップ回路４２₇〜４２₂₀の保持
値と、最小間隔検出回路５内の初段〜最終段のフリップ
フロップ回路５２₇〜５２₂₀の保持値とを照合して、い
ずれか小さい方の値を、最小間隔検出回路５内の初段〜
最終段のフリップフロップ回路５２₇〜５２₂₀に書き込
むように構成されている。最小間隔検出回路５内の初段
〜最終段のフリップフロップ回路５２₇〜５２₂₀は、ま
た、最小値記憶回路の一例を構成している。

【００８０】上述の最大間隔検出回路４内の初段〜最終
段のフリップフロップ回路４２₇〜４２₂₀は、最大リセ
ット信号が出力されて各自の保持値がリセットされる直
前に、各フリップフロップ回路４２₇〜４２₂₀の保持値
を、一斉に最小間隔検出回路５内の論理回路５１₇〜５
１₂₀にそれぞれ出力する。

【００８１】初期状態では、最小間隔検出回路５内の各
フリップフロップ回路５２₇〜５２₂ ₀の保持値は全て
“１”である。最大リセット信号が出力される直前に、
最大間隔検出回路４内のフリップフロップ回路４２₇〜
４２₂₀には、最大エッジ間隔に相当する位置まで“１”
が充填されており、最大エッジ間隔に相当する保持値が
最小間隔検出回路５に出力されると、最小間隔検出回路
５内の各フリップフロップ回路５２₇〜５２₂₀の保持値
は、それぞれ最大間隔検出回路４内のフリップフロップ
回路４２₇〜４２₂₀の保持値と比較され、いずれか小さ
い方の値に書き換えられ、最大エッジ間隔に対応する位
置まで、“１”が充填される。

【００８２】最大リセット信号が出力された直後には、
最大間隔検出回路４内の初段〜最終段のフリップフロッ
プ回路４２₇〜４２₂₀の保持値は全て“０”にリセット
されるが、リセット後の保持値は最小間隔検出回路５に
は出力されないので、最小間隔検出回路５内のフリップ
フロップ回路５２₇〜５２₂₀はリセット直前の状態を維
持し、最大エッジ間隔に対応する位置まで“１”が充填
された状態を保っている。

【００８３】その後のリセット動作の直前に、最大間隔
検出回路４内の初段〜最終段のフリップフロップ回路４
２₇〜４２₂₀から、それらの保持値が、一斉に最小間隔
検出回路５内の論理回路５１₇〜５１₂₀に出力される。

【００８４】最大リセット信号が出力される直前には、
最大間隔検出回路４内の初段〜最終段のフリップフロッ
プ回路４２₇〜４２₂₀からなる最大値記憶回路には、今
回検出された最大エッジ間隔に対応する値が記憶されて
おり、最小間隔検出回路５内の初段〜最終段のフリップ
フロップ回路５２₇〜５２₂₀からなる最小値記憶回路に
は、前回検出された最大エッジ間隔に対応する値が保持
されていることになる。２回最大リセット信号が出力さ
れ、２回最大エッジ間隔が検出された場合には、２回目
に検出された最大エッジ間隔は最大値記憶回路に保持さ
れ、１回目に検出されたエッジ間隔は最小値記憶回路に
保持されることになる。

【００８５】この場合には、最初に検出された最大エッ
ジ間隔と２回目に検出された最大エッジ間隔の大小によ
って、２回目の最大リセット信号が出力される直前にお
ける最小間隔検出回路５内の各フリップフロップ回路５
２₇〜５２₂₀の保持値は異なる。

【００８６】２回目に検出された最大エッジ間隔が、最
初に検出された最大エッジ間隔に比して大きい場合に
は、最大間隔検出回路４内のフリップフロップ回路４２
₇〜４２₂₀内で“１”が充填されている位置は、最小間
隔検出回路５内のフリップフロップ回路５２₇〜５２₂₀
内で“１”が充填されている位置よりも後方に位置して
おり、“１”が書き込まれた個数は、最大間隔検出回路
４内のフリップフロップ回路４２₇〜４２₂₀のほうが最
小間隔検出回路５内のフリップフロップ回路５２₇〜５
２₂₀に比して多い。

【００８７】最小間隔検出回路５内の各フリップフロッ
プ回路５２₇〜５２₂₀は、“０”を保持している場合に
は、“１”が最大間隔検出回路４から出力されても、
“０”を保持し続け、一旦書き込まれた“１”の個数
は、減ることがあっても増えることはないので、この場
合最小間隔検出回路５内の最小値記憶回路の記憶内容は
かわらない。

【００８８】一例として、最大間隔検出回路４内の各フ
リップフロップ回路４２₇〜４２₂₀からなる最大値記憶
回路の記憶内容が“１１１１１１００００００００”
(２回目に検出された最大エッジ間隔は１３)であって、
最小間隔検出回路５内のフリップフロップ回路５２₇〜
５２₂₀からなる最小値記憶回路の記憶内容が“１１１０
００００００００００”(１回目に検出された最大エッ
ジ間隔は１０)の場合には、最小値記憶回路の記憶内容
は、“１１１０００００００００００”(１回目に検出
された最大エッジ間隔１０)のままである。

【００８９】以上の場合とは逆に、２回目に検出された
最大エッジ間隔が、最初に検出された最大エッジ間隔に
比して小さい場合には、最大間隔検出回路４内のフリッ
プフロップ回路４２₇〜４２₂₀内で“１”が充填されて
いる位置よりも、最小間隔検出回路５内のフリップフロ
ップ回路５２₇〜５２₂₀内で“１”が充填されている位
置が前方に位置し、“１”が書き込まれた個数は、最大
間隔検出回路４内のフリップフロップ回路４２₇〜４２
₂₀のほうが最小間隔検出回路５内のフリップフロップ回
路５２₇〜５２₂₀に比して少ない。

【００９０】この場合には、最小間隔検出回路５内の各
フリップフロップ回路５２₇〜５２₂ ₀では、一旦書き込
まれた“１”の個数は、減ることがあっても増えること
はないので、最小間隔検出回路５内の最小値記憶回路
は、記憶内容を最大値記憶回路の記憶内容に書き換え
る。

【００９１】一例として、最大間隔検出回路４の各フリ
ップフロップ回路４２₇〜４２₂₀からなる最大値記憶回
路の記憶内容が“１１１０００００００００００”(２
回目に検出された最大エッジ間隔は１０)であって、最
小間隔検出回路５内の各フリップフロップ回路５２₇〜
５２₂₀からなる最小値記憶回路の記憶内容が“１１１１
１１００００００００”(１回目に検出された最大エッ
ジ間隔は１３)の場合には、最小値記憶回路の記憶内容
は、最大値記憶回路の記憶内容“１１１０００００００
００００”(２回目に検出された最大エッジ間隔１０)に
書き換えられる。

【００９２】このように、最小間隔検出回路５内のフリ
ップフロップ回路５２₇〜５２₂₀には、２回検出された
最大エッジ間隔のうち、小さい値が保持され、保持され
た最大エッジ間隔に対応する位置まで、“１”が充填さ
れることになる。

【００９３】複数回最大リセット信号が出力されるごと
に、最大エッジ間隔の大小が比較されて小さい方が保持
されるので、最小間隔検出回路５内のフリップフロップ
回路５２₇〜５２₂₀には、複数回サンプリングされた最
大エッジ間隔の最小値に対応する位置まで、“１”が充
填されることになる。

【００９４】タイミング生成部７内の最小間隔リセット
回路７２は、最小間隔検出回路５内の論理回路５１₇〜
５１₂₀に接続されており、最小リセット信号を出力でき
るように構成されている。

【００９５】最小間隔検出回路５内の各フリップフロッ
プ回路５２₇〜５２₂₀の保持値は、この最小リセット信
号が出力されるまでリセットされない。この最小リセッ
ト信号は、リセットの際に“１”となり、それ以外の場
合には“０”となるパルスであって、少なくとも、最大
リセット信号が複数個含まれる程度の時間間隔ごとに、
“１”が出力され、最小間隔検出回路５内の各フリップ
フロップ回路５２₇〜５２₂₀の保持値が“１１１１１１
１１１１１１１１”なる値にリセットされる。

【００９６】かかる最小リセット信号が出力される直前
には、複数回サンプリングされた最大エッジ間隔の最小
値に対応する値が最小間隔検出回路５内の各フリップフ
ロップ回路５２₇〜５２₂₀に保持されることになる。

【００９７】図４のタイミングチャートに、最大リセッ
ト信号、エッジ間隔、最大エッジ間隔、最大エッジ間隔
の最小値、最終的最小値、最小リセット信号の関係の一
例を示す。図４で、最大エッジ間隔の最小値とは、最大
リセット信号が出力されるごとに変化する最大エッジ間
隔の最小値を示しており、最終的最小値とは、最小リセ
ット信号が出力される直前の最大値の最小値を示してい
る。

【００９８】図４では、最大リセット信号が出力される
ごとに、最大エッジ間隔は１５、１４、１５、１４、１
６、１５、１４、１４、１６、１４、１４、１５、１
６、１４となり、最大リセット信号が出力されるごと
に、最大エッジ間隔の最小値は１４、１５、１４、１
６、１５、１４、１６、１４、１６なる値をとってい
る。最大エッジ間隔の最小値は、最小リセット信号が出
力される直前はいずれも１４なる値をとっていることが
示されている。

【００９９】以上のようにして、複数回検出された最大
エッジ間隔の最小値に対応する位置まで、最小間隔検出
回路５内のフリップフロップ回路５２₇〜５２₂₀には
“１”が充填されることになる。

【０１００】このように、最小間隔検出回路５を設け、
複数回最大エッジ間隔を検出してそれらの最小値を求め
ると、無信号状態の期間が最大エッジ間隔として検出さ
れても、無信号状態の期間が本来の最大エッジ間隔より
も長い場合には、無信号状態の期間は真の最大エッジ間
隔とはみなされない。従って、無信号状態の期間を最大
エッジ間隔とみなすことによる誤動作が生じないように
することができる。

【０１０１】最小リセット信号に応じて、最小間隔検出
回路５内の各フリップフロップ回路５２₇〜５２₂₀か
ら、複数回検出された最大エッジ間隔の最小値に対応す
る保持値が周波数差抽出回路８へと出力される。

【０１０２】周波数差抽出回路８は、ＡＮＤ回路やイン
バータなどの組み合わせからなる第１〜第１４の出力論
理回路８１₁〜８１₁₄を有している。各出力論理回路８
１₁〜８１₁₄のうち、第１の出力論理回路８１₁はインバ
ータで構成されている。第２〜第１４の出力論理回路８
１₂〜８１₁₄はＡＮＤ回路で構成されており、隣あう最
小間隔検出回路５内のフリップフロップ回路５２₇〜５
２₂₀の記憶内容が異なるときにのみ“１”を出力し、同
じ記憶内容のときには“０”を出力するように構成され
ている。例えば、第２、第３・・・・の出力論理回路８
１₂、８１₃・・・・は、１段目、２段目・・・・のフリップフロ
ップ回路５２₇、５２₈・・・・と、２段目、３段目・・・・のフ
リップフロップ回路５２₈、５２₉・・・・の記憶内容が異な
るときに、“１”を出力するように構成されている。

【０１０３】従って、どの出力論理回路８１₁〜８１₁₄
から“１”が出力されているかを検出することにより、
最小間隔検出回路５内のフリップフロップ回路５２₇〜
５２₂ ₀の、どの位置まで“１”が充填されているかを検
出することができる。

【０１０４】例えば、最小間隔検出回路５内のフリップ
フロップ回路５２₇〜５２₂₀からなる最小値記憶回路の
記憶内容が、 “１０００００００００００００” “１１００００００００００００” “１１１０００００００００００” ・・の場合には、それぞれ初段、２段目、３段目のフリップ
フロップ回路５２₇、５２₈、５２₉、・・・・の保持値と、
それぞれの次段のフリップフロップ回路５２₈、５２₉、
５２₁₀、・・・・の保持値が、それぞれ“１”、“０”にな
っているので、第２、第３、第４、・・・・の出力論理回路
８１₂、８１₃、８１₄、・・・・の出力がそれぞれ“１”に
なる。このとき、それぞれ初段、２段目、３段目のフリ
ップフロップ回路５２₇、５２₈、５２₉、・・・・まで
“１”が充填されている。

【０１０５】上述したように“１”が充填される位置
は、最大エッジ間隔の最小値と対応しているので、出力
論理回路８１₁〜８１₁₄のうち、どの出力論理回路から
“１”が出力されているかによって、最大エッジ間隔の
最小値を知り、ＲＦ信号の読み出し周波数と基準クロッ
クの周波数との誤差を知ることができる。

【０１０６】ＤＶＤにおいて、最大エッジ間隔は、基準
クロックのパルス数が１４になったときに、ＲＦ信号の
読み出し周波数と基準クロックの周波数とが一致するよ
うにされている。この状態では、最小間隔検出回路５内
のフリップフロップ回路５２ ₇〜５２₂₀に“１”が書き
込まれた個数が７個であって、７段目、８段目のフリッ
プフロップ回路５２₁₃、５２₁₄の保持値がそれぞれ
“１”、“０”である状態では、第８の出力論理回路８
１₈の出力のみが“１”となる。従って、第８の出力論
理回路８１₈の出力のみが“１”の場合に、ＲＦ信号の
読み出し周波数と基準クロックの周波数とが一致してい
ることがわかる。

【０１０７】また、第９の出力論理回路８１₉から
“１”が出力された場合には、最大エッジ間隔の最小値
は１５なので、基準クロックの周波数は、クロックパル
ス１個分だけＲＦ信号の周波数に比して高いことにな
る。このときの誤差を＋１とする。同様にして、第１０
〜第１４の出力論理回路８１₁₀〜８１₁₄から“１”が出
力された場合の誤差は、それぞれ＋２〜＋６となり、例
えば第１４の出力論理回路８１₁₄から“１”が出力され
た場合には、基準クロックの周波数が、ＲＦ信号の周波
数に比してクロックパルス６個分だけ高くなっているこ
とがわかる。

【０１０８】さらに、第７の出力論理回路８１₇から
“１”が出力された場合には、最大エッジ間隔の最小値
は１３なので、基準クロックの周波数は、クロックパル
ス１個分だけＲＦ信号の周波数に比して低いことにな
る。このときの誤差を−１とする。同様にして、第１
〜第６の出力論理回路８１₁〜８１₆から“１”が出力さ
れた場合の誤差は、それぞれ−７〜−２となる。一例と
して、第６の出力論理回路８１₆から“１”が出力され
た場合には、基準クロックの周波数が、ＲＦ信号の周波
数に比してクロックパルス２個分だけ低くなっているこ
とがわかる。

【０１０９】このようにして、第１〜第１４の出力論理
回路８１₁〜８１₁₄のうち、どの出力論理回路から
“１”が出力されるかによって、基準クロックの周波数
とＲＦ信号の読み出し周波数との誤差を検出することが
できる。

【０１１０】各出力論理回路８１₁〜８１₁₄の出力信号
は、出力回路９に出力される。この出力回路９は、上述
した図２のＰＬＬループ中のループフィルタ１３を介し
て、出力論理回路８１₁〜８１₁₄の出力信号に応じた制
御電圧をＶＣＯ１４に出力する。ＶＣＯ１４は、この制
御電圧に応じて、基準クロックの周波数を増減させる。

【０１１１】例えば、第７の出力論理回路８１₇から
“１”が出力された場合には、誤差が−１で、基準クロ
ックの周波数が、クロックパルス１個分だけＲＦ信号の
周波数に比して低いので、クロックパルス１個分だけ基
準クロックの周波数を上げるように、ＶＣＯ１４の制御
電圧を制御し、ＶＣＯ１４はクロックパルス１個分だけ
基準クロックの周波数を高くする。

【０１１２】このように、誤差に応じた大きさの制御電
圧を増減させて基準クロックの周波数を調整し、ＲＦ信
号の読み出し周波数と、基準クロックの周波数との誤差
が０になるようにすることで、ＲＦ信号の読み出し周波
数と、基準クロックの周波数とが一致する。ＲＦ信号の
読み出し周波数と、基準クロックの周波数とが一致し
て、第８の出力論理回路８１₈の出力のみが“１”にな
ったら、出力回路は、現在出力されている基準クロック
の周波数を維持するようにＶＣＯ１４の制御電圧を制御
する。

【０１１３】以上の動作を経て、基準クロックの周波数
がＲＦ信号の読み出し周波数と一致したら、基準クロッ
クは図示しない位相比較器でＲＦ信号の位相と比較さ
れ、位相がＲＦ信号の位相と一致され、正しい基準クロ
ックが生成される。こうして生成された正しい基準クロ
ックに同期して、ＲＦ信号が読み出される。

【０１１４】以上説明したように、本実施形態の周波数
比較回路１は、フリップフロップ回路と、論理回路とで
構成され、コンパレータやバイナリカウンタを用いてい
ない。従って、動作速度の遅いコンパレータやバイナリ
カウンタを用いていた従来の回路に比して動作速度を速
くすることができ、より高速なデータ読み出しに対応で
きる。

【０１１５】更に、従来では、基準クロックの周波数が
ＲＦ信号の読み出し周波数より高いか低いかのみを検出
し、いずれの場合でも一定周波数だけ基準クロックの周
波数を増減するという制御をしていたが、本実施形態で
は、現在出力されている基準クロックの周波数とＲＦ信
号の読み出し周波数との誤差を検出し、この誤差に応じ
て、基準クロックの周波数を増減させることができる。
従って、誤差が大きいときには基準クロックの周波数の
増減分を大きくし、他方、誤差が小さいときには増減分
を小さくすることで、従来に比して短時間でＲＦ信号の
読み出し周波数と一致させるようにすることができる。

【０１１６】なお、上述の周波数比較回路１では、ＤＶ
ＤのＲＦ信号の読み出しについて説明したが、本発明は
これに限られるものではなく、例えばＣＤのＲＦ信号の
読み出しにも適用可能である。ＣＤの場合、ＲＦ信号は
最大１１Ｔのパルス幅を有するデータであるため、最大
エッジ間隔の最小値が１１になったときに、ＲＦ信号と
基準クロックの周波数が一致するようにすればよい。

【０１１７】最大エッジ間隔の最小値が１１のときに
は、最小間隔検出回路５内のフリップフロップ回路５２
₇〜５２₂₀には、４段目のフリップフロップ回路５２₁₀
まで“１”が充填され、第５の出力論理回路８１₅から
“１”が出力される。従って、ＣＤの場合には、第５の
出力論理回路８１₅から“１”が出力されたときに、Ｒ
Ｆ信号の周波数と基準クロックの周波数との誤差が０に
なるものと設定するだけでよく、回路構成を変更しなく
とも、ＣＤのＲＦ信号の読み出しにも容易に適用するこ
とができる。

【０１１８】また、上述の周波数比較回路１では、複数
回サンプリングされた最大エッジ間隔の最小値を最小間
隔検出回路５で求めており、異物がディスクに付着する
ことで生じる無信号状態を、最大エッジ間隔であるとす
ることによる誤動作を防止できるが、異物などが付着す
ることを考慮しなければ、図５に示すように、最小間隔
検出回路５を設けずに、最大間隔検出回路４の出力を直
接周波数差抽出回路８に出力する構成としてもよい。こ
の場合には、最小間隔検出回路５が不要なので、周波数
合わせ込みに要する時間を短縮することができる。

【０１１９】さらに、上述の周波数比較回路１を複数個
設けてもよい。図６に、図１で説明した構成の周波数比
較回路１₁〜１₄が４個設けられた周波数比較器２１の一
例を示す。

【０１２０】各周波数比較回路１₁〜１₄は、０相〜３相
の基準クロックに応じてそれぞれ動作するように構成さ
れている。０相〜３相の基準クロックは、位相がそれぞ
れ１／４Ｔだけずれて出力される。各周波数比較回路１
₁〜１₄の出力信号はともに出力デコーダ１２に出力さ
れ、出力デコーダ１２で平均化されて基準クロックとさ
れる。このように、４個の周波数比較回路１₁〜１₄を設
けると、ＲＦ信号の立ち上がり／立ち下がりエッジは、
４相の基準クロックと比較して検出されるので、検出精
度が４倍になり、周波数比較の分解能が４倍になる。な
お、図５では、周波数比較回路１₁〜１₄を４個設けてい
るが、周波数比較回路の個数はこれに限らず、必要とす
る周波数比較の分解能に応じて、何個の周波数比較回路
を設けてもよい。周波数比較回路１の個数を多くすれば
するだけ周波数比較の分解能を向上させることができ
る。

【０１２１】

【発明の効果】高速なデータ読み出しが可能になる。

【図面の簡単な説明】

【図１】本発明の一実施形態の周波数比較回路を説明す
る回路図

【図２】本発明の一実施形態のＰＬＬループを説明する
回路図

【図３】本発明の一実施形態の周波数比較回路の動作を
説明する第１のタイミングチャート

【図４】本発明の一実施形態の周波数比較回路の動作を
説明する第２のタイミングチャート

【図５】本発明の他の実施形態の周波数比較回路を説明
する回路図

【図６】本発明のその他の実施形態の周波数比較器の構
成を説明する図

【図７】従来の周波数比較回路の構成を説明する回路図

【符号の説明】

２……エッジ検出回路３……エッジ間隔検出回路
４……最大間隔検出回路５……最小間隔検出回路
７……タイミング生成部８……周波数差抽出回
路３２₁〜３２₂₀、４２₇〜４２₂₀、５２₇〜５２₂₀
……フリップフロップ回路(単位記憶回路) ７１……
最大間隔リセット回路７２……最小間隔リセット回
路

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5D044 BC06 CC04 GM12 GM14 GM15 GM16 5J039 JJ05 KK04 KK10 KK26 MM03 NN03 5J106 AA04 CC01 CC34 CC35 CC41 DD42 DD43 DD48 JJ03 KK02 LL03

Claims

【特許請求の範囲】

【請求項１】２値データのシリアル信号とクロック信号
とを入力して上記シリアル信号のデータ変化を示すパル
ス信号を出力するエッジ検出回路と、上記パルス信号と上記クロック信号とを入力して上記シ
リアル信号のデータ変化のない期間に対応する上記クロ
ック信号の周期数を示す数値データを出力するエッジ間
隔検出回路と、上記数値データと上記クロック信号と第１のリセット信
号を入力し、上記クロック信号に応じて上記数値データ
の最大値を記憶及び出力するとともに、上記第１のリセ
ット信号に応じて記憶した最大値をリセットする最大値
記憶回路と、を有する周波数比較回路。
【請求項２】上記最大値と上記第１のリセット信号と第
２のリセット信号とを入力し、上記第１のリセット信号
に応じて上記最大値の最小値を記憶及び出力するととも
に、上記第２のリセット信号に応じて上記最小値をリセ
ットする最小記憶回路を有する請求項１に記載の周波数
比較回路。
【請求項３】上記エッジ間隔検出回路はシリアルレジス
タを含み、上記パルス信号が第１の値又は第２の値のと
きに上記クロック信号に応じて第１の値又は第２の値を
上記シリアルレジスタの初段から順次にシフトすること
により上記数値データを求め、上記パルス信号の論理変
化により上記シリアルレジスタがリセットされる請求項
１又は２に記載の周波数比較回路。
【請求項４】上記最大間隔検出回路は上記シリアルレジ
スタの所定の段に対応する複数の第１の単位記憶回路を
含み、上記各第１の単位記憶回路が上記数値データの所
定のビットと記憶している値との論理和演算を行なうこ
とにより上記最大値を求める請求項３に記載の周波数比
較回路。
【請求項５】上記最小値検出回路は複数の上記第１の単
位記憶回路に対応する複数の第２の単位記憶回路を含
み、上記各第２の単位記憶回路が上記最大値の所定のビ
ットと記憶している値との論理積演算を行なうことによ
り上記最小値を求める請求項４に記載の周波数比較回
路。
【請求項６】隣接する上記第１の単位記憶回路又は上記
第２の単位記憶回路の値の相違から周波数比較信号を求
める出力回路を有する請求項４又は５に記載の周波数比
較回路。