JP2001155951A

JP2001155951A - チップ型電子部品

Info

Publication number: JP2001155951A
Application number: JP33903499A
Authority: JP
Inventors: Tsutomu Iemura; 努家村
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1999-11-30
Filing date: 1999-11-30
Publication date: 2001-06-08

Abstract

(57)【要約】【課題】電子部品を回路基板に実装するのに際して、従
来の半田及び導電性接着剤を使用することなく、電子部
品の接合信頼性を向上させたチップ型電子部品を提供す
ることにある。【解決手段】セラミック焼結体１０と、セラミック焼結
体１０内に形成された複数の内部電極１１，１２と、セ
ラミック焼結体１０の端面に形成され、かつ、各内部電
極間を接続する外部電極３とから成るチップ型電子部品
において、外部電極３は厚膜下地導体層３１と、厚膜下
地導体層３１の表面に積層する導電性粘着層３２とから
構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はチップ型の積層型セ
ラミックコンデンサ、抵抗器などセラミック焼結体の端
面に端子電極が形成されたチップ型電子部品に関する。

【０００２】

【従来の技術】従来の積層型セラミックコンデンサを図
４により説明する。図４は積層型セラミックコンデンサ
の断面図であって、チタン酸バリウムなどの複数誘電体
層を積層したセラミック焼結体１１１で構成され、この
セラミック焼結体１１１の内部にはセラミック誘電体層
を介して、銀または銀パラジューム合金などの貴金属材
料あるいはニッケルなどの非金属材料からなる内部電極
１１２が配設されている。そして、内部電極１１２はセ
ラミック焼結体１１１の端面まで互い違いに引き出さ
れ、端面に形成した端子電極１１３に電気的に導通接続
されている。

【０００３】この積層型セラミックコンデンサの端子電
極１１３は、図２に示すように、それぞれ三層構造の電
極層から構成されている。即ち、まず、セラミック焼結
体１１１の端面に銀または銀パラジューム合金からなる
導電ペーストを塗布し、これを焼き付けることで電極層
１１４を形成する。この電極層１１４だけでは回路基板
へのリフロー半田による実装で、電極層１１４の半田食
われを生じやすい。このため電極層１１４の表面に半田
食われの生じにくい材料であるニッケルメッキ層からな
る電極層１１５を形成する。また、積層型セラミックコ
ンデンサを回路基板上に取り付けるのに半田ヌレ性を向
上させるために、錫または半田合金からなる第３の電極
層１１６が形成されている。

【０００４】このような従来例の積層型セラミックコン
デンサは、半田によるリフロー又はフロー法による回路
基板への実装が多く用いられる。これらの実装では、電
子部品を搭載するためのランドパターン上に半田ペース
トをスクリーン印刷又はディスペンサ等によって塗布
し、その上にマウンタなどにより電子部品を実装し、こ
れをリフロー又はフロー法により接合させて電子部品を
回路基板に接合させる。

【０００５】

【発明が解決しようとする課題】しかしながら、電子部
品を半田付けにより回路基板上に実装した状態におい
て、急激な温度変化を伴う熱サイクル試験や回路基板の
撓みによる物理的なストレスを受けた場合には、上述の
積層型セラミックコンデンサにおける外部電極１１３の
材質では、硬く、かつ、強固にセラミック焼結体１１１
に接続されているため、上述の熱や歪によるストレスを
十分に緩和することができず、外部電極１１３とセラミ
ック焼結体１１１との境界近傍に応力集中を発生させ、
セラミック焼結体１１１に亀裂が生じるという問題が生
じている。

【０００６】一方、近年より、導電性接着剤による実装
も多く行われている。これも、ランドパターン上に導電
性接着剤をスクリーン印刷又はディスペンサ等によって
塗布し、その上にマウンタなどによる電子部品を実装
し、これを熱硬化によって接合させるものである。

【０００７】これらの従来の例による積層コンデンサ
は、部品実装に際してスクリーン印刷及びディスペンサ
等による塗布作業を必要とした。また、電子部品の接合
信頼性は、接合材の特性に起因するところが多く、選定
作業に多大な労力を払っていた。

【０００８】本発明は上述の問題点に鑑みて成されたも
のであり、本発明の目的は、電子部品を回路基板に実装
するのに際して、従来の半田及び導電性接着剤を使用す
ることなく、電子部品の接合信頼性を向上させたチップ
型電子部品を提供することにある。

【０００９】

【課題を解決するための手段】上述の課題を解決するた
めに本発明は、セラミック焼結体と、該セラミック焼結
体内に形成された複数の内部電極と、前記セラミック焼
結体の端面に形成され、かつ、前記各内部電極間を接続
する外部電極とから成るチップ型電子部品において、前
記外部電極は厚膜下地導体層と、該厚膜下地導体層の表
面に積層する導電性粘着層とから形成されていることを
特徴とするチップ型電子部品を提供する。

【００１０】本発明の構成によれば、厚膜下地導体層の
表面に形成する導電性粘着層により、リフロー半田等を
用いることなく回路基板のランドパターン上に直接、電
子部品を粘着させながら実装させることができ、これに
より、熱サイクル試験や回路基板の物理的な歪に対して
も弾力性を持つ導電性粘着層で受ける応力を緩和するこ
とができ、これにより、接続信頼性の高いチップ型電子
部品を提供することができる。その結果、半田実装で受
ける熱応力によるセラミック焼結体の亀裂問題も解決で
きる。また、近年、電子部品の小型、低背化が進んでき
ている中、低背部品を使用しても耐基板曲げ性、耐温度
サイクル性が優れ、信頼性の高いチップ型電子部品を提
供することが出来る。

【００１１】また、従来のような接合材の塗布作業を行
わずに実装でき、工程削減をおこなうことができる。

【００１２】

【発明の実施の形態】本発明のチップ型電子部品を図面
に基づいて詳説する。なお、説明では、誘電体積層基板
の各誘電体層間に内部電極層を形成してなる積層型セラ
ミックコンデンサを用いて説明する。

【００１３】図１はチップコンデンサの外観斜視図であ
り、図２は断面図である。積層型セラミックコンデン
サは、複数の誘電体層１が積層した直方体状のセラミッ
ク焼成体からなる積層体本体１０と、積層体本体１０の
両端部に形成した外部端子電極２、３とから構成されて
いる。

【００１４】積層体本体１０の各誘電体層１の層間に
は、複数の内部電極層１１、１２・・・が配置されてい
る。そして、内部電極層１１は積層体本体１の一方の端
部に導出し、内部電極層１２は積層体本体１の他方の端
部に導出している。

【００１５】上述の誘電体層１は、チタン酸バリウム
（ＢａＴｉＯ₃）を主成分とする誘電体材料からなり、
内部電極層１１、１２は、ＮｉやＡｇ−Ｐｄ、Ｃｕなど
を主成分とした導体材料から成っている。

【００１６】また、外部端子電極２、３は、厚膜下地導
体層３１と、導電性粘着層３２とからなっている。厚膜
下地導体層３１は、金、銀、白金、ロジウム、銅、ニッ
ケル、及びそれらの混合物、合金などの導電性に優れた
材料粉末を主成分とする厚膜下地導体層用導電ペースト
を用いられる。導電ペーストは、上記のような導電性粉
末にガラス、樹脂バインダと溶剤を混練することにより
得られ、ディップ法などにより積層体本体１０の端面に
塗布し、焼き付けすることにより形成される。導電性粘
着層３２は厚膜下地導体層３１の表面に覆い被させるよ
うに形成しており、粘着性フィルム中に導電性材料を分
散させたもので、具体的には、金、銀、白金、銅、ニッ
ケル、及びそれらの混合物、合金などの導電性に優れた
材料が選択される。導電性粘着層３２は図３（ａ）に示
すように積層体本体１０の端面に付着する領域３２ａと
側面に付着する領域３２ｂと上下面に付着させる領域３
２ｃが形成されており、厚み方向からみると図３（ｂ）
に示すように導電性粘着層３２の両面にＰＥＴのカバー
３２１を付着させた、所謂、両面テープ状のものが用い
られる。このカバー３２１に覆われた導電性粘着層３２
は製造時に剥がされる。即ち、厚膜下地導体層３１表面
に導電性粘着層３２を形成するときに、はじめに、貼る
側のカバー３２１を剥がして付着させ、所定の熱処理を
行う。次に、回路基板に搭載する際に、もう一方の導電
性粘着層３２のカバー３２１を剥がして回路基板に付着
させる。

【００１７】

【実施例】本発明の作用効果を確認するために以下の実
験を行った。複数の内部電極が形成された１．６×０．
８ｍｍ寸法のセラミック焼結体を用い、銀を主成分とす
る導電ペーストを焼成後の厚みが２０μｍとなるように
塗布し、７００℃の温度で焼成することにより厚膜下地
導体層を形成した。次に、両面テープ状に保存された厚
膜下地導体層の一方面のカバーをはずし厚膜下地導体層
に付着させた。このときの導電性粘着層としてはソニー
ケミカル製ＣＰ７６５２Ｋを用いた。また、付着に際し
ては６０〜８０℃の環境下、３〜５ｋｇｆ／ｃｍ²にて
２〜３秒仮圧着させた。作製した積層型セラミックコン
デンサを導電性粘着層の一方面のカバーを取った後、ガ
ラスエポキシ製の回路基板上に被着した銅のランドパタ
ーン上に、１７０℃、４０ｋｇｆ／ｃｍ²にて２０秒で
圧着し実装した回路基板を作製した。

【００１８】比較例として図４に示す層構成の端面電極
を形成した積層型セラミックコンデンサを作製し、半田
実装を行った回路基板と導電性接着剤による実装を行っ
た回路基板を作製した。

【００１９】実施例１，２及び比較例１〜６としてセラ
ミックコンデンサ各２０個ずつ、固着力、限界たわみ量
と温度サイクル特性の試験を行った。なお、固着力につ
いては、チップ側面を押し、基板から脱落するまでの強
度を測定した。限界たわみ量については、厚さ１．６ｍ
ｍのガラスエポキシ基板を加圧治具で、１ｍｍ／秒の速
度で加圧し、コンデンサ容量が加圧前と比較して１２．
５％以上低下した時の基板たわみ量を限界たわみ量とし
た。温度サイクル特性については、試料を厚さ１．０ｍ
ｍのガラエポ基板上に実装した後、−５５℃（３０分）
〜１５０℃（３０分）を１サイクルとし、１００サイク
ル毎にコンデンサ容量、絶縁抵抗を測定し、劣化発生サ
イクル数を確認した。固着力の実験結果を表１に、限界
たわみ量の実験結果を表２に、１００サイクル後の耐温
度サイクル性能の実験結果を表３に示す。

【００２０】

【表１】

【００２１】

【表２】

【００２２】

【表３】

【００２３】表１から分かるように、半田実装には劣る
ものの導電性粘着剤の固着力は、２．５ｋｇｆであり、
実使用上問題ないレベルであった。また、導電性接着剤
により実装した回路基板は外部端子電極と導電性接着剤
の結合力不足により、強度が低く、その破壊モードは外
部端子電極と導電性接着剤の界面で剥離が生じるもので
あった。

【００２４】また、表２、３より限界たわみ量、耐温度
サイクル性については、導電性粘着剤が圧倒的に優れて
いる。その反面、半田実装は少ないたわみ量で、積層体
本体に磁気クラックを発生させ、その結果、対向する内
部電極にて電気的に短絡を生じさせるという不具合が生
じた。また、導電性接着剤も、その結合力不足により、
端子電極と導電性接着剤の界面で剥離が生じ、電気的開
放を生じさせるという不具合が生じた。

【００２５】

【発明の効果】本発明の構成によれば、積層型セラミッ
クコンデンサの外部電極において、その外部電極を厚膜
下地導体層とその表面に導電性粘着層とからなり、この
導電性粘着層により、リフロー半田等を用いることなく
回路基板のランドパターン上に直接、電子部品を粘着さ
せながら実装させることができ、これにより、熱サイク
ル試験や回路基板の物理的な歪に対しても弾力性を持つ
導電性粘着層で受ける応力を緩和することができ、接続
信頼性の高いチップ型電子部品を提供することができ
る。その結果、半田実装で受ける熱応力によるセラミッ
ク焼結体の亀裂問題も解決できる。

【００２６】また、近年、電子部品の小型、低背化が進
んできている中、低背部品を使用しても耐基板曲げ性、
耐温度サイクル性が優れ、信頼性の高いチップ型電子部
品を提供することができる。

【００２７】また、従来のような接合材の塗布作業を行
わずに実装でき、工程削減をおこなうことができる。

【図面の簡単な説明】

【図１】本発明の積層型セラミックコンデンサの斜視図
である。

【図２】本発明の積層型セラミックコンデンサの断面図
である。

【図３】本発明の積層型セラミックコンデンサの断面図
である。

【図４】従来の積層型セラミックコンデンサの断面図で
ある。

【符号の説明】

１：誘電体層２：積層体本体３：外部端子電極（外部電極）４：外部端子電極（外部電極）

Claims

【特許請求の範囲】

【請求項１】セラミック焼結体と、該セラミック焼結
体内に形成された複数の内部電極と、前記セラミック焼
結体の端面に形成され、かつ、前記各内部電極間を接続
する外部電極とから成るチップ型電子部品において、前記外部電極は厚膜下地導体層と、該厚膜下地導体層の
表面に積層する導電性粘着層とから形成されていること
を特徴とするチップ型電子部品。