JP2001144116A - 電子部品の実装方法及び構造、並びに回路基板 - Google Patents
電子部品の実装方法及び構造、並びに回路基板Info
- Publication number
- JP2001144116A JP2001144116A JP32113499A JP32113499A JP2001144116A JP 2001144116 A JP2001144116 A JP 2001144116A JP 32113499 A JP32113499 A JP 32113499A JP 32113499 A JP32113499 A JP 32113499A JP 2001144116 A JP2001144116 A JP 2001144116A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- circuit board
- underfill material
- mounting
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 使用するアンダーフィル材の量を少量に抑え
ることができ、しかも電子部品のリペア作業にも支障を
来すことがない電子部品の実装構造を提供すること。 【解決手段】 回路基板２にはんだバンプ３を介して電
子部品４が実装されているとともに、電子部品４の裏面
における複数の部位が回路基板の裏面側から複数の注入
孔５を通じて注入したアンダーフィル材６で固定されて
いる。
ることができ、しかも電子部品のリペア作業にも支障を
来すことがない電子部品の実装構造を提供すること。 【解決手段】 回路基板２にはんだバンプ３を介して電
子部品４が実装されているとともに、電子部品４の裏面
における複数の部位が回路基板の裏面側から複数の注入
孔５を通じて注入したアンダーフィル材６で固定されて
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＳＰ（Chip Siz
e Package）、ＢＧＡ（Ball Grid Array)パッケージ等
の接続端子をパッケージ下面に備えたエリアアレイ型電
子部品の回路基板への実装、特に、携帯型電子機器内に
装填される回路基板への電子部品の実装に用いて好適
な、電子部品の実装方法及び構造、並びに回路基板に関
する。
e Package）、ＢＧＡ（Ball Grid Array)パッケージ等
の接続端子をパッケージ下面に備えたエリアアレイ型電
子部品の回路基板への実装、特に、携帯型電子機器内に
装填される回路基板への電子部品の実装に用いて好適
な、電子部品の実装方法及び構造、並びに回路基板に関
する。
【０００２】
【従来の技術】周知のように、はんだバンプを介して回
路基板に実装するＢＧＡパッケージ等のエリアアレイ型
電子部品の回路基板への実装においては、電子部品と回
路基板の熱膨張差に伴う応力の緩和、落下・衝撃などに
よる機械的応力を緩和する目的で、当該電子部品と回路
基板との間に生じた隙間にアンダーフィル材と称する充
填材を注入している。かかるアンダーフィル材の充填に
関する従来技術としては、特開平９−３２６４０８号公
報に開示された技術（以下従来技術１という。）、特開
平１１−１６３０４９号公報に開示された技術（以下従
来技術２という。）が知られている。
路基板に実装するＢＧＡパッケージ等のエリアアレイ型
電子部品の回路基板への実装においては、電子部品と回
路基板の熱膨張差に伴う応力の緩和、落下・衝撃などに
よる機械的応力を緩和する目的で、当該電子部品と回路
基板との間に生じた隙間にアンダーフィル材と称する充
填材を注入している。かかるアンダーフィル材の充填に
関する従来技術としては、特開平９−３２６４０８号公
報に開示された技術（以下従来技術１という。）、特開
平１１−１６３０４９号公報に開示された技術（以下従
来技術２という。）が知られている。
【０００３】従来技術１では、電子部品が実装される回
路基板の裏面の中央部に注入孔を設け、この注入孔を通
して電子部品と回路基板との隙間にアンダーフィル材を
注入し、当該電子部品をその裏面の略全面においてアン
ダーフィル材で固定している。一方、従来技術２では、
電子部品の外側からアンダーフィル材を注入し、当該ア
ンダーフィル材を充填するディスペンサーの吐出量及び
吐出位置を制御することによりアンダーフィル材内にお
けるボイドの発生を抑えるとともに、回路基板と電子部
品との間に空隙部及びこの空隙部から外部に通じる開口
部を形成するようにアンダーフィル材を充填し、当該電
子部品のリペア作業を行いやすくしている。
路基板の裏面の中央部に注入孔を設け、この注入孔を通
して電子部品と回路基板との隙間にアンダーフィル材を
注入し、当該電子部品をその裏面の略全面においてアン
ダーフィル材で固定している。一方、従来技術２では、
電子部品の外側からアンダーフィル材を注入し、当該ア
ンダーフィル材を充填するディスペンサーの吐出量及び
吐出位置を制御することによりアンダーフィル材内にお
けるボイドの発生を抑えるとともに、回路基板と電子部
品との間に空隙部及びこの空隙部から外部に通じる開口
部を形成するようにアンダーフィル材を充填し、当該電
子部品のリペア作業を行いやすくしている。
【０００４】
【発明が解決しようとする課題】ところで、上述の従来
技術においては、次のような課題があった。
技術においては、次のような課題があった。
【０００５】すなわち、従来技術１では、電子部品の裏
面の全面にわたってアンダーフィル材を充填させている
ため、アンダーフィル材の注入量が多くなり、例えば、
携帯電話等の携帯用電子機器で盛んに進められているセ
ットの軽量化を大きく妨げ、コストアップの要因となっ
ていた。また、電子部品にリペアが必要となった場合に
は、電子部品の裏面の全面にアンダーフィル材が充填さ
れているため、リペア作業に支障を来たしていた。
面の全面にわたってアンダーフィル材を充填させている
ため、アンダーフィル材の注入量が多くなり、例えば、
携帯電話等の携帯用電子機器で盛んに進められているセ
ットの軽量化を大きく妨げ、コストアップの要因となっ
ていた。また、電子部品にリペアが必要となった場合に
は、電子部品の裏面の全面にアンダーフィル材が充填さ
れているため、リペア作業に支障を来たしていた。
【０００６】また、従来技術２では、アンダーフィル材
内におけるボイドの発生を防いでいるが、電子部品の外
側からアンダーフィル材を注入するため、アンダーフィ
ル材が電子部品の脇にはみ出してしまい、基板の専有面
積が増えて小型化の妨げとなったり、隣接する他の電子
部品にまでアンダーフィル材がおよぶ場合があり、当該
他の電子部品が例えばＱＦＰ（Quad Flat Package）の
場合には、そのリペア作業にも支障を来していた。
内におけるボイドの発生を防いでいるが、電子部品の外
側からアンダーフィル材を注入するため、アンダーフィ
ル材が電子部品の脇にはみ出してしまい、基板の専有面
積が増えて小型化の妨げとなったり、隣接する他の電子
部品にまでアンダーフィル材がおよぶ場合があり、当該
他の電子部品が例えばＱＦＰ（Quad Flat Package）の
場合には、そのリペア作業にも支障を来していた。
【０００７】従って、本発明は、使用するアンダーフィ
ル材の量を少量に抑えることができしかも電子部品のリ
ペア作業にも支障を来すことがない電子部品の実装方法
及び構造並びにこれを好適に実施することができる回路
基板を提供することにある。
ル材の量を少量に抑えることができしかも電子部品のリ
ペア作業にも支障を来すことがない電子部品の実装方法
及び構造並びにこれを好適に実施することができる回路
基板を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
本発明は、エリアアレイ型の電子部品の実装方法におい
て、前記回路基板における実装する電子部品の裏面に対
向する位置にアンダーフィル材の注入孔を複数形成して
おき、前記回路基板に前記電子部品を実装した後に該回
路基板の裏面側から前記注入孔を通じて前記電子部品の
裏面における複数の部位を固定するアンダーフィル材を
注入することを特徴としている。
本発明は、エリアアレイ型の電子部品の実装方法におい
て、前記回路基板における実装する電子部品の裏面に対
向する位置にアンダーフィル材の注入孔を複数形成して
おき、前記回路基板に前記電子部品を実装した後に該回
路基板の裏面側から前記注入孔を通じて前記電子部品の
裏面における複数の部位を固定するアンダーフィル材を
注入することを特徴としている。
【０００９】また、本発明は、前記特徴を有する電子部
品の実装方法において、前記注入孔を前記電子部品の四
隅に対向する位置に形成するとともに、前記電子部品の
裏面の四隅を固定するアンダーフィル材を注入すること
を特徴としている。
品の実装方法において、前記注入孔を前記電子部品の四
隅に対向する位置に形成するとともに、前記電子部品の
裏面の四隅を固定するアンダーフィル材を注入すること
を特徴としている。
【００１０】また、本発明に係る電子部品の実装構造
は、回路基板に電子部品が実装されているとともに、該
電子部品の裏面における複数の部位が前記回路基板の裏
面側から複数の注入孔を通じて注入したアンダーフィル
材で固定されていることを特徴としている。
は、回路基板に電子部品が実装されているとともに、該
電子部品の裏面における複数の部位が前記回路基板の裏
面側から複数の注入孔を通じて注入したアンダーフィル
材で固定されていることを特徴としている。
【００１１】また、本発明は、前記特徴を有する電子部
品の実装構造において、前記電子部品がその裏面の四隅
において前記アンダーフィル材で固定されていることを
特徴としている。
品の実装構造において、前記電子部品がその裏面の四隅
において前記アンダーフィル材で固定されていることを
特徴としている。
【００１２】また、本発明は、前記いずれかの特徴を有
する電子部品の実装構造に使用する回路基板であって、
実装する電子部品の裏面における複数の部位または四隅
に対向する位置にアンダーフィル材の注入孔を複数備え
ていることを特徴としている。
する電子部品の実装構造に使用する回路基板であって、
実装する電子部品の裏面における複数の部位または四隅
に対向する位置にアンダーフィル材の注入孔を複数備え
ていることを特徴としている。
【００１３】
【発明の実施の形態】以下、本発明の一実施形態を添付
図面に基づいて説明する。なお、本発明は本実施形態に
限定されるものではない。
図面に基づいて説明する。なお、本発明は本実施形態に
限定されるものではない。
【００１４】図１は、本発明に係る電子部品の実装構造
の一実施形態を示したものである。
の一実施形態を示したものである。
【００１５】同図において、符号１は、電子部品の実装
構造、１０ははんだバンプを回路基板に接着するパッ
ド、４０は隣接して実装されたＱＦＰを示している。
構造、１０ははんだバンプを回路基板に接着するパッ
ド、４０は隣接して実装されたＱＦＰを示している。
【００１６】同図に示したように、本実施形態による電
子部品の実装構造１は、回路基板２にはんだバンプ３を
介して電子部品４が実装されているとともに、電子部品
４の裏面における四隅が回路基板２の裏面側から複数の
注入孔５を通じて注入したアンダーフィル材６で固定さ
れている。
子部品の実装構造１は、回路基板２にはんだバンプ３を
介して電子部品４が実装されているとともに、電子部品
４の裏面における四隅が回路基板２の裏面側から複数の
注入孔５を通じて注入したアンダーフィル材６で固定さ
れている。
【００１７】回路基板２は、例えば、ガラスエポキシ樹
脂、ＢＴレジン等の樹脂、アルミナ等のセラミックスを
主成分とするもので、電子部品４の実装に用いる通常の
回路基板である。
脂、ＢＴレジン等の樹脂、アルミナ等のセラミックスを
主成分とするもので、電子部品４の実装に用いる通常の
回路基板である。
【００１８】電子部品４は、はんだバンプ３を介して回
路基板２に実装する、ＢＧＡパッケージ等のエリアアレ
イ型の電子部品である。
路基板２に実装する、ＢＧＡパッケージ等のエリアアレ
イ型の電子部品である。
【００１９】アンダーフィル材５は、エポキシ系樹脂、
アクリル系樹脂を主成分とするもので、エリアアレイ型
電子部品を回路基板へ実装する際に使用する通常のもの
であるが、その粘度は、３〜７Ｐａ・ｓ（温度２５℃）
のものが好ましい。粘度が低すぎると、アンダーフィル
材が広がりすぎて電子部品の外縁部からはみ出してしま
い、逆に、粘度が高すぎると、広がりにくくなるからで
ある。
アクリル系樹脂を主成分とするもので、エリアアレイ型
電子部品を回路基板へ実装する際に使用する通常のもの
であるが、その粘度は、３〜７Ｐａ・ｓ（温度２５℃）
のものが好ましい。粘度が低すぎると、アンダーフィル
材が広がりすぎて電子部品の外縁部からはみ出してしま
い、逆に、粘度が高すぎると、広がりにくくなるからで
ある。
【００２０】硬化後におけるアンダーフィル材６の面積
は、電子部品の裏面の面積の５〜２０％とすることが好
ましい。狭すぎると、アンダフィル材としての効果が得
られず、また、広すぎると、携帯用電子機器に適用した
場合に、所望の重量を越えるからである。
は、電子部品の裏面の面積の５〜２０％とすることが好
ましい。狭すぎると、アンダフィル材としての効果が得
られず、また、広すぎると、携帯用電子機器に適用した
場合に、所望の重量を越えるからである。
【００２１】次に、本発明に係る電子部品の実装方法の
一実施形態を、上記電子部品の実装構造の製造手順にお
いて説明する。
一実施形態を、上記電子部品の実装構造の製造手順にお
いて説明する。
【００２２】まず、図２に示したように、回路基板２に
おける実装する電子部品４の四隅に対向する位置にアン
ダーフィル材の注入孔を形成する。形成する注入孔の直
径は、１．０ｍｍ〜３．０ｍｍとし、当該注入孔を通じ
て注入・硬化させた後のアンダーフィル材の直径に対し
１／５〜１／３とすることが好ましい。下限に満たない
と、アンダーフィル材の注入に時間がかかり、上限を越
えると、所望の衝撃強度が得られなくなる。
おける実装する電子部品４の四隅に対向する位置にアン
ダーフィル材の注入孔を形成する。形成する注入孔の直
径は、１．０ｍｍ〜３．０ｍｍとし、当該注入孔を通じ
て注入・硬化させた後のアンダーフィル材の直径に対し
１／５〜１／３とすることが好ましい。下限に満たない
と、アンダーフィル材の注入に時間がかかり、上限を越
えると、所望の衝撃強度が得られなくなる。
【００２３】注入孔５の形成位置は、当該注入孔５とア
ンダーフィル材６の硬化後の直径比に対応した位置と
し、電子部品の外縁からアンダーフィル材がはみ出さな
い位置とする。かかる注入孔の形成は、はんだバンプ３
を接合するパッド１０の配設構成の前後いずれでもよい
が、パッド１０の配設前に行うことが好ましい。また、
注入孔は、層間接続に用いるスルーホールを併用するこ
ともできる。
ンダーフィル材６の硬化後の直径比に対応した位置と
し、電子部品の外縁からアンダーフィル材がはみ出さな
い位置とする。かかる注入孔の形成は、はんだバンプ３
を接合するパッド１０の配設構成の前後いずれでもよい
が、パッド１０の配設前に行うことが好ましい。また、
注入孔は、層間接続に用いるスルーホールを併用するこ
ともできる。
【００２４】次に、図３に示したように、回路基板２に
電子部品４を実装する。電子部品４の回路基板２への実
装は、はんだバンプ３を介したエリアアレイ型電子部品
の実装に用いる通常の方法で行うことができる。なお、
ＱＦＰ等の他の電子部品４０の実装は、同様に通常の実
装方法で行う。
電子部品４を実装する。電子部品４の回路基板２への実
装は、はんだバンプ３を介したエリアアレイ型電子部品
の実装に用いる通常の方法で行うことができる。なお、
ＱＦＰ等の他の電子部品４０の実装は、同様に通常の実
装方法で行う。
【００２５】次に、図４に示したように、回路基板２の
裏面が上方を向くように配置して水平に維持した状態に
おいて、当該裏面側から注入孔５を通じてアンダーフィ
ル材６を注入する。注入にはディスペンサー７を使用
し、当該ディスペンサー７のノズル７０を注入孔５に挿
入して行う。ディスペンサーのノズルは、図５に示した
ように、４つの各注入孔（図では２つのみ図示）に対応
した分岐ノズルを備えたものを使用するか、あるいは、
注入孔の数と同数のディスペンサーを使用し、各注入孔
から同時に注入することが好ましい。これにより、注入
時間を短縮することができる。注入条件は、上記粘度の
アンダーフィル材において、例えば、圧力１．０kgf／
ｃｍ2、時間０．５秒で吐出量０．００５ｇとすること
が好ましい。
裏面が上方を向くように配置して水平に維持した状態に
おいて、当該裏面側から注入孔５を通じてアンダーフィ
ル材６を注入する。注入にはディスペンサー７を使用
し、当該ディスペンサー７のノズル７０を注入孔５に挿
入して行う。ディスペンサーのノズルは、図５に示した
ように、４つの各注入孔（図では２つのみ図示）に対応
した分岐ノズルを備えたものを使用するか、あるいは、
注入孔の数と同数のディスペンサーを使用し、各注入孔
から同時に注入することが好ましい。これにより、注入
時間を短縮することができる。注入条件は、上記粘度の
アンダーフィル材において、例えば、圧力１．０kgf／
ｃｍ2、時間０．５秒で吐出量０．００５ｇとすること
が好ましい。
【００２６】次に、アンダーフィル材６の熱硬化温度以
上に加熱し、アンダーフィル材６を硬化させる。アンダ
ーフィル材６の硬化手順は、この種のアンダーフィル材
の熱硬化工程における通常の条件（雰囲気、温度）にお
いて行うことができる。
上に加熱し、アンダーフィル材６を硬化させる。アンダ
ーフィル材６の硬化手順は、この種のアンダーフィル材
の熱硬化工程における通常の条件（雰囲気、温度）にお
いて行うことができる。
【００２７】このように、本実施形態による電子部品の
実装構造及び方法並びにこれに使用する回路基板によれ
ば、注入するアンダーフィル材の量を必要最小限の量に
抑えることができ、電子部品の実装における軽量化、コ
ストダウンを図ることができる。また、当該電子部品の
リペア作業が必要となった場合にも、アンダーフィル材
で固定されていない部位と回路基板との隙間を通じて当
該電子部品のリペア作業を容易に行うことができる。さ
らに、電子部品の外側にアンダーフィル材がはみだすこ
とがないので、隣接する電子部品のリペア作業にも支障
を来すことがないほか、基板エリアを有効に利用した高
密度実装が可能である。加えて、必要最小限のアンダー
フィル材を電子部品の固定の必要な位置において回路基
板の裏面側から直接注入できるので、アンダーフィル材
内におけるボイドの巻き込みをおさえることができるほ
か、充填時間も大幅に短縮することができる。
実装構造及び方法並びにこれに使用する回路基板によれ
ば、注入するアンダーフィル材の量を必要最小限の量に
抑えることができ、電子部品の実装における軽量化、コ
ストダウンを図ることができる。また、当該電子部品の
リペア作業が必要となった場合にも、アンダーフィル材
で固定されていない部位と回路基板との隙間を通じて当
該電子部品のリペア作業を容易に行うことができる。さ
らに、電子部品の外側にアンダーフィル材がはみだすこ
とがないので、隣接する電子部品のリペア作業にも支障
を来すことがないほか、基板エリアを有効に利用した高
密度実装が可能である。加えて、必要最小限のアンダー
フィル材を電子部品の固定の必要な位置において回路基
板の裏面側から直接注入できるので、アンダーフィル材
内におけるボイドの巻き込みをおさえることができるほ
か、充填時間も大幅に短縮することができる。
【００２８】本発明は、上記実施形態におけるように、
電子部品の四隅を固定するようにアンダーフィル材を注
入することが好ましいが、アンダーフィル材による電子
部品の固定位置は、必要に応じて適宜変更することがで
きる。
電子部品の四隅を固定するようにアンダーフィル材を注
入することが好ましいが、アンダーフィル材による電子
部品の固定位置は、必要に応じて適宜変更することがで
きる。
【００２９】本発明において、回路基板に形成する注入
孔の形状は、上記実施形態におけるように、円形である
ことが好ましいが、円形以外の形状、例えば、三角形形
状、矩形形状等の多角形形状、楕円形状とすることもで
きることはいうまでもない。
孔の形状は、上記実施形態におけるように、円形である
ことが好ましいが、円形以外の形状、例えば、三角形形
状、矩形形状等の多角形形状、楕円形状とすることもで
きることはいうまでもない。
【００３０】本発明において、電子部品の実装は、上記
実施形態におけるように、はんだバンプを介して回路基
板に実装することが好ましいが、導電性接着剤等の他の
接合材、あるいはかかる接合材とはんだとを併用するこ
ともできる。
実施形態におけるように、はんだバンプを介して回路基
板に実装することが好ましいが、導電性接着剤等の他の
接合材、あるいはかかる接合材とはんだとを併用するこ
ともできる。
【００３１】
【発明の効果】本発明によれば、以下の効果を奏するこ
とができる。
とができる。
【００３２】本発明に係る電子部品の実装構造及び方法
によれば、注入するアンダーフィル材の量を適量に抑え
ることができるので、電子部品の実装における軽量化、
低コスト化を図ることができる。また、アンダーフィル
材を電子部品の裏面を部分的にしかも電子部品からはみ
出さずに固定できるので、他の電子部品へのアンダーフ
ィル材の掛かりを防ぐことができ、当該電子部品及び他
の電子部品のリペア作業に支障を来すことがないほか、
高密度実装が可能である。さらに、必要最小限のアンダ
ーフィル材を電子部品の固定の必要な位置において回路
基板の裏面側から直接注入できるので、アンダーフィル
材内におけるボイドの巻き込みを抑えることができるほ
か、充填時間も大幅に短縮することができる。
によれば、注入するアンダーフィル材の量を適量に抑え
ることができるので、電子部品の実装における軽量化、
低コスト化を図ることができる。また、アンダーフィル
材を電子部品の裏面を部分的にしかも電子部品からはみ
出さずに固定できるので、他の電子部品へのアンダーフ
ィル材の掛かりを防ぐことができ、当該電子部品及び他
の電子部品のリペア作業に支障を来すことがないほか、
高密度実装が可能である。さらに、必要最小限のアンダ
ーフィル材を電子部品の固定の必要な位置において回路
基板の裏面側から直接注入できるので、アンダーフィル
材内におけるボイドの巻き込みを抑えることができるほ
か、充填時間も大幅に短縮することができる。
【００３３】本発明に係る回路基板によれば、上記電子
部品の実装方法及び構造を好適に実施することができ
る。
部品の実装方法及び構造を好適に実施することができ
る。
【図１】本発明に係る電子部品の実装構造の一実施形態
を示す要部概略断面図である。
を示す要部概略断面図である。
【図２】本発明に係る電子部品の実装方法の一実施形態
における工程を示す要部概略断面図である。
における工程を示す要部概略断面図である。
【図３】本発明に係る電子部品の実装方法の一実施形態
における一工程を示す要部概略断面図である。
における一工程を示す要部概略断面図である。
【図４】本発明に係る電子部品の実装方法の一実施形態
における一工程を示す要部概略断面図である。
における一工程を示す要部概略断面図である。
【図５】本発明に係る電子部品の実装方法の他の実施形
態におけるアンダーフィル材の充填工程を示す要部概略
断面図である。
態におけるアンダーフィル材の充填工程を示す要部概略
断面図である。
１：電子部品の実装構造、２：回路基板、３：はんだバ
ンプ、４：電子部品、５：注入孔、６：アンダーフィル
材。
ンプ、４：電子部品、５：注入孔、６：アンダーフィル
材。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒木 太郎 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 (72)発明者 北原 勝 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 Ｆターム(参考） 5F044 RR18 RR19 5F061 AA01 BA03 CA04
Claims (5)
- 【請求項１】 エリアアレイ型の電子部品の実装方法に
おいて、前記回路基板における実装する電子部品の裏面
に対向する位置にアンダーフィル材の注入孔を複数形成
しておき、前記回路基板に前記電子部品を実装した後に
該回路基板の裏面側から前記注入孔を通じて前記電子部
品の裏面における複数の部位を固定するアンダーフィル
材を注入することを特徴とする電子部品の実装方法。 - 【請求項２】 請求項１に記載の電子部品の実装方法に
おいて、前記注入孔を前記電子部品の四隅に対向する位
置に形成するとともに、前記電子部品の裏面の四隅を固
定するアンダーフィル材を注入することを特徴とする電
子部品の実装方法。 - 【請求項３】 回路基板に電子部品が実装されていると
ともに、該電子部品の裏面における複数の部位が前記回
路基板の裏面側から複数の注入孔を通じて注入したアン
ダーフィル材で固定されていることを特徴とする電子部
品の実装構造。 - 【請求項４】 請求項３に記載の電子部品の実装構造に
おいて、前記電子部品がその裏面の四隅において前記ア
ンダーフィル材で固定されていることを特徴とする電子
部品の実装構造。 - 【請求項５】 請求項３又は４に記載の電子部品の実装
構造に使用する回路基板であって、実装する電子部品の
裏面における複数の部位または四隅に対向する位置にア
ンダーフィル材の注入孔を複数備えていることを特徴と
する回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32113499A JP2001144116A (ja) | 1999-11-11 | 1999-11-11 | 電子部品の実装方法及び構造、並びに回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32113499A JP2001144116A (ja) | 1999-11-11 | 1999-11-11 | 電子部品の実装方法及び構造、並びに回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144116A true JP2001144116A (ja) | 2001-05-25 |
Family
ID=18129193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32113499A Pending JP2001144116A (ja) | 1999-11-11 | 1999-11-11 | 電子部品の実装方法及び構造、並びに回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144116A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092464A (ja) * | 2001-09-17 | 2003-03-28 | Nec Corp | 回路基板、半導体パッケージの実装構造および半導体パッケージの実装方法 |
| JP2008294478A (ja) * | 2008-08-25 | 2008-12-04 | Panasonic Electric Works Co Ltd | チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器 |
| JP2012099751A (ja) * | 2010-11-05 | 2012-05-24 | Canon Inc | プリント回路板 |
-
1999
- 1999-11-11 JP JP32113499A patent/JP2001144116A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092464A (ja) * | 2001-09-17 | 2003-03-28 | Nec Corp | 回路基板、半導体パッケージの実装構造および半導体パッケージの実装方法 |
| JP2008294478A (ja) * | 2008-08-25 | 2008-12-04 | Panasonic Electric Works Co Ltd | チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器 |
| JP2012099751A (ja) * | 2010-11-05 | 2012-05-24 | Canon Inc | プリント回路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5250524B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004260138A (ja) | 半導体装置及びその製造方法 | |
| US20100255641A1 (en) | Semiconductor Manufacturing Method | |
| JP2003031612A (ja) | 半導体パッケージおよびその製造方法 | |
| US20030034568A1 (en) | Semiconductor package with flash preventing mechanism and fabrication method thereof | |
| CN104134651A (zh) | 半导体装置 | |
| JP2007281129A (ja) | 積層型半導体装置 | |
| JP3384359B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11186322A (ja) | フリップチップ実装用基板及びフリップチップ実装構造 | |
| JP4569605B2 (ja) | 半導体装置のアンダーフィルの充填方法 | |
| KR20090019751A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JP2001144116A (ja) | 電子部品の実装方法及び構造、並びに回路基板 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JP4765233B2 (ja) | 半導体パッケージの実装構造および半導体パッケージの実装方法 | |
| JPH10112515A (ja) | ボールグリッドアレイ半導体装置及びその製造方法 | |
| JP2010212421A (ja) | 半導体装置 | |
| JP2967080B1 (ja) | 半導体装置の実装体の製造方法 | |
| JPH11111894A (ja) | フリップチップ実装用基板 | |
| KR100665288B1 (ko) | 플립칩 패키지 제조방법 | |
| JP2001257229A (ja) | バンプを有する電子部品及びその実装方法 | |
| JP2006286782A (ja) | 配線基板、半導体装置、及び半導体装置の製造方法 | |
| JP2002118208A (ja) | 半導体部品の封止構造および半導体部品の封止方法 |