JP2001134356A - 信号伝送制御装置 - Google Patents
信号伝送制御装置Info
- Publication number
- JP2001134356A JP2001134356A JP31581499A JP31581499A JP2001134356A JP 2001134356 A JP2001134356 A JP 2001134356A JP 31581499 A JP31581499 A JP 31581499A JP 31581499 A JP31581499 A JP 31581499A JP 2001134356 A JP2001134356 A JP 2001134356A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- voltage
- transmission cable
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】
【課題】 伝送ケーブルを信号が通るときに発生する放
射ノイズや誘導ノイズをより効果的に低減させる。 【解決手段】 制御板１、２の内部の信号電圧よりも低
い信号電圧で信号を伝送ケーブル１２へ送信する出力Ｉ
Ｃ２２、２７、送信ケーブルからの信号の信号電圧を制
御板１、２の内部の信号電圧に変換して受信する入力Ｉ
Ｃ２４、２９を設け、伝送ケーブルを通る信号２３、２
８の信号電圧を制御板内部の信号電圧よりも低くして、
伝送ケーブルを通る信号自体のパワーを低減する。
射ノイズや誘導ノイズをより効果的に低減させる。 【解決手段】 制御板１、２の内部の信号電圧よりも低
い信号電圧で信号を伝送ケーブル１２へ送信する出力Ｉ
Ｃ２２、２７、送信ケーブルからの信号の信号電圧を制
御板１、２の内部の信号電圧に変換して受信する入力Ｉ
Ｃ２４、２９を設け、伝送ケーブルを通る信号２３、２
８の信号電圧を制御板内部の信号電圧よりも低くして、
伝送ケーブルを通る信号自体のパワーを低減する。
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板を互いに
伝送ケーブルで接続し、各回路基板間の信号を伝送ケー
ブルを介して伝送制御する信号伝送制御装置に関する。
伝送ケーブルで接続し、各回路基板間の信号を伝送ケー
ブルを介して伝送制御する信号伝送制御装置に関する。
【０００２】
【従来の技術】この種の信号伝送制御装置は、画像形成
装置など内部の回路基板間において高速データの転送を
必要とする汎用機器に適用される。このような装置にお
ける回路基板としては例えばプリント基板（ＰＣ板）が
あり、各回路基板間は伝送ケーブルで接続されている。
各回路基板は通常、回路に搭載するＩＣ（集積回路）の
駆動電圧である５Ｖが供給されるので、回路基板内部で
やり取りされる信号の信号電圧も通常は５Ｖである。従
って、各回路基板間において信号を伝送する場合は、信
号電圧を５Ｖにしたまま、伝送ケーブルを介して送受信
していた。
装置など内部の回路基板間において高速データの転送を
必要とする汎用機器に適用される。このような装置にお
ける回路基板としては例えばプリント基板（ＰＣ板）が
あり、各回路基板間は伝送ケーブルで接続されている。
各回路基板は通常、回路に搭載するＩＣ（集積回路）の
駆動電圧である５Ｖが供給されるので、回路基板内部で
やり取りされる信号の信号電圧も通常は５Ｖである。従
って、各回路基板間において信号を伝送する場合は、信
号電圧を５Ｖにしたまま、伝送ケーブルを介して送受信
していた。
【０００３】そして、伝送ケーブルを通る信号により発
生するノイズを低減するために、従来は、フィルター回
路を設けたり、シールドケーブルを使用したりしてい
た。
生するノイズを低減するために、従来は、フィルター回
路を設けたり、シールドケーブルを使用したりしてい
た。
【０００４】
【発明が解決しようとする課題】確かに、フィルター回
路やシールドケーブルによればノイズ低減効果はある。
しかしながら、特に近年のように高速印字が要求される
画像形成装置などでは、より高速なクロックに同期して
信号を伝送することも多い。例えば、２０ＭＨｚの高速
な画像クロック信号、これに同期した画像データ及び制
御信号が伝送される。特に画像クロック信号がシステム
クロックも兼ねる場合は常時出力される。
路やシールドケーブルによればノイズ低減効果はある。
しかしながら、特に近年のように高速印字が要求される
画像形成装置などでは、より高速なクロックに同期して
信号を伝送することも多い。例えば、２０ＭＨｚの高速
な画像クロック信号、これに同期した画像データ及び制
御信号が伝送される。特に画像クロック信号がシステム
クロックも兼ねる場合は常時出力される。
【０００５】このような場合には、高い放射ノイズを発
生し外部機器に悪影響を与えるばかりか、伝送ケーブル
を平行して通る他の制御信号にも誘導ノイズを与えて誤
動作の原因になるという問題があった。しかも、このよ
うな場合、フィルター回路やシールドケーブルではノイ
ズ低減効果が十分ではなかった。
生し外部機器に悪影響を与えるばかりか、伝送ケーブル
を平行して通る他の制御信号にも誘導ノイズを与えて誤
動作の原因になるという問題があった。しかも、このよ
うな場合、フィルター回路やシールドケーブルではノイ
ズ低減効果が十分ではなかった。
【０００６】そこで、本発明は、伝送ケーブルを通る信
号電圧を回路基板内部の信号電圧よりも低くして、伝送
ケーブルを通る信号自体のパワーを低減することによ
り、発生する放射ノイズや誘導ノイズをより効果的に低
減させることができる信号伝送制御装置を提供しようと
するものである。
号電圧を回路基板内部の信号電圧よりも低くして、伝送
ケーブルを通る信号自体のパワーを低減することによ
り、発生する放射ノイズや誘導ノイズをより効果的に低
減させることができる信号伝送制御装置を提供しようと
するものである。
【０００７】
【課題を解決するための手段】請求項１の本発明は、少
なくとも２つ以上の回路基板を伝送ケーブルで接続し、
各回路基板間の信号を伝送ケーブルを介して伝送制御す
る信号伝送制御装置において、伝送ケーブルにおける信
号電圧を、回路基板内部の信号電圧よりも低くしたこと
を特徴とする信号伝送制御装置である。
なくとも２つ以上の回路基板を伝送ケーブルで接続し、
各回路基板間の信号を伝送ケーブルを介して伝送制御す
る信号伝送制御装置において、伝送ケーブルにおける信
号電圧を、回路基板内部の信号電圧よりも低くしたこと
を特徴とする信号伝送制御装置である。
【０００８】請求項２の本発明は、少なくとも２つ以上
の回路基板を伝送ケーブルで接続し、各回路基板間の信
号を伝送ケーブルを介して伝送制御する信号伝送制御装
置において、回路基板は、この回路基板内部の信号電圧
よりも低い信号電圧で信号を伝送ケーブルへ送信する送
信回路と、送信ケーブルからの信号の信号電圧を回路基
板内部の信号電圧に変換して受信する受信回路とを設け
たことを特徴とする信号伝送制御装置である。
の回路基板を伝送ケーブルで接続し、各回路基板間の信
号を伝送ケーブルを介して伝送制御する信号伝送制御装
置において、回路基板は、この回路基板内部の信号電圧
よりも低い信号電圧で信号を伝送ケーブルへ送信する送
信回路と、送信ケーブルからの信号の信号電圧を回路基
板内部の信号電圧に変換して受信する受信回路とを設け
たことを特徴とする信号伝送制御装置である。
【０００９】請求項３の本発明は、回路基板間において
伝送ケーブルを介して送受信される信号を画像信号とし
たことを特徴とする請求項１又は請求項２記載の信号伝
送制御装置である。
伝送ケーブルを介して送受信される信号を画像信号とし
たことを特徴とする請求項１又は請求項２記載の信号伝
送制御装置である。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図１
及び図２を参照して説明する。本実施の形態では、プリ
ンタなどの画像形成装置に使用する信号伝送制御装置に
ついて説明する。
及び図２を参照して説明する。本実施の形態では、プリ
ンタなどの画像形成装置に使用する信号伝送制御装置に
ついて説明する。
【００１１】図１は、本実施の形態に係る信号伝送制御
装置の構成を示すブロック図で、１は制御部本体を構成
する図示しないＣＰＵなどを搭載し各種タイミング制御
を行うメイン制御板、２はメイン制御板１から受信した
画像データを後述するヘッドドライバ３への転送、後述
する印字ヘッド４の温度の監視やヘッドドライバの電圧
の監視などを行う印字ヘッド制御板、３は印字ヘッド制
御板２から転送された画像データに基づいて印字ヘッド
４を駆動するヘッドドライバ、５は印字ヘッド４の温度
を検出する温度センサなど各種センサ６やモータドライ
バなど各種ドライバ７とメイン制御板１とを中継するセ
ンサ中継板、８は上述した各部に後述する各種電圧レベ
ルのＤＣ電圧を供給する電源ユニットである。
装置の構成を示すブロック図で、１は制御部本体を構成
する図示しないＣＰＵなどを搭載し各種タイミング制御
を行うメイン制御板、２はメイン制御板１から受信した
画像データを後述するヘッドドライバ３への転送、後述
する印字ヘッド４の温度の監視やヘッドドライバの電圧
の監視などを行う印字ヘッド制御板、３は印字ヘッド制
御板２から転送された画像データに基づいて印字ヘッド
４を駆動するヘッドドライバ、５は印字ヘッド４の温度
を検出する温度センサなど各種センサ６やモータドライ
バなど各種ドライバ７とメイン制御板１とを中継するセ
ンサ中継板、８は上述した各部に後述する各種電圧レベ
ルのＤＣ電圧を供給する電源ユニットである。
【００１２】上記メイン制御板１、印字ヘッド制御板
２、センサ中継板５は、回路基板としてのプリント基板
で構成される。そして、メイン制御板１とセンサ中継板
５とはパラレルケーブルで構成された伝送ケーブル１１
で接続され、メイン制御板１と印字ヘッド制御板２とは
パラレルケーブルで構成された伝送ケーブル１２を介し
て接続されている。また、印字ヘッド制御板２はヘッド
ドライバ３とパラレルケーブルで構成された伝送ケーブ
ル１３を介して接続されている。
２、センサ中継板５は、回路基板としてのプリント基板
で構成される。そして、メイン制御板１とセンサ中継板
５とはパラレルケーブルで構成された伝送ケーブル１１
で接続され、メイン制御板１と印字ヘッド制御板２とは
パラレルケーブルで構成された伝送ケーブル１２を介し
て接続されている。また、印字ヘッド制御板２はヘッド
ドライバ３とパラレルケーブルで構成された伝送ケーブ
ル１３を介して接続されている。
【００１３】上記電源ユニット８は、ロジック電源とし
て５Ｖ、モータなどのドライブ電源として２４Ｖ、印字
ヘッド駆動用として専用可変電圧の他、上記伝送ケーブ
ル転送用のＩＣ電源として３．３Ｖを生成している。
て５Ｖ、モータなどのドライブ電源として２４Ｖ、印字
ヘッド駆動用として専用可変電圧の他、上記伝送ケーブ
ル転送用のＩＣ電源として３．３Ｖを生成している。
【００１４】上記メイン制御板１には、画像データを伝
送ケーブル１２を介して印字ヘッド制御板２へ転送する
画像データ処理ＩＣ１４が設けられている。また、印字
ヘッド制御板２には、画像データ処理ＩＣ１４からの画
像データを伝送ケーブル１２を介して受信する画像ドラ
イバＩＣ１５が設けられている。これら画像データ処理
ＩＣ１４及び画像ドライバＩＣ１５はともに電源ユニッ
ト８からの５Ｖ電圧で駆動するようになっている。
送ケーブル１２を介して印字ヘッド制御板２へ転送する
画像データ処理ＩＣ１４が設けられている。また、印字
ヘッド制御板２には、画像データ処理ＩＣ１４からの画
像データを伝送ケーブル１２を介して受信する画像ドラ
イバＩＣ１５が設けられている。これら画像データ処理
ＩＣ１４及び画像ドライバＩＣ１５はともに電源ユニッ
ト８からの５Ｖ電圧で駆動するようになっている。
【００１５】上記画像データ処理ＩＣ１４の出力端子に
は信号線２１を介して送信回路としての出力ＩＣ２２の
入力端子が接続しており、この出力ＩＣ２２の出力端子
は信号線２３を介して上記画像ドライバＩＣ１５の受信
回路としての入力ＩＣ２４の入力端子に接続している。
また、入力ＩＣ２４の出力端子は信号線２５を介して画
像ドライバＩＣ１５の入力端子に接続している。
は信号線２１を介して送信回路としての出力ＩＣ２２の
入力端子が接続しており、この出力ＩＣ２２の出力端子
は信号線２３を介して上記画像ドライバＩＣ１５の受信
回路としての入力ＩＣ２４の入力端子に接続している。
また、入力ＩＣ２４の出力端子は信号線２５を介して画
像ドライバＩＣ１５の入力端子に接続している。
【００１６】また、画像ドライバＩＣ１５の出力端子に
は信号線２６を介して送信回路としての出力ＩＣ２７の
入力端子が接続しており、この出力ＩＣ２７の出力端子
は信号線２８を介して上記画像データ処理ＩＣ１４の受
信回路としての入力ＩＣ２９の入力端子に接続してい
る。また、入力ＩＣ２９の出力端子は信号線３０を介し
て画像データ処理ＩＣ１４の入力端子に接続している。
は信号線２６を介して送信回路としての出力ＩＣ２７の
入力端子が接続しており、この出力ＩＣ２７の出力端子
は信号線２８を介して上記画像データ処理ＩＣ１４の受
信回路としての入力ＩＣ２９の入力端子に接続してい
る。また、入力ＩＣ２９の出力端子は信号線３０を介し
て画像データ処理ＩＣ１４の入力端子に接続している。
【００１７】上記出力ＩＣ２２、２７は、それぞれメイ
ン制御板１、印字ヘッド制御板２の内部信号の信号電圧
である５Ｖの信号を信号線２１、２６から入力し、これ
を３．３Ｖに変換して信号線２３、２８に出力するもの
である。これら出力ＩＣ２２、２７の駆動電圧は、３．
３Ｖであり、上記電源ユニット８から供給される。この
ような出力ＩＣ２２、２７としては、例えばバスバッフ
ァ用の汎用ロジックＩＣで構成する。但し、駆動電圧
３．３Ｖよりも大きい電圧５Ｖが入力されても正常に動
作するものであればこれに限られない。
ン制御板１、印字ヘッド制御板２の内部信号の信号電圧
である５Ｖの信号を信号線２１、２６から入力し、これ
を３．３Ｖに変換して信号線２３、２８に出力するもの
である。これら出力ＩＣ２２、２７の駆動電圧は、３．
３Ｖであり、上記電源ユニット８から供給される。この
ような出力ＩＣ２２、２７としては、例えばバスバッフ
ァ用の汎用ロジックＩＣで構成する。但し、駆動電圧
３．３Ｖよりも大きい電圧５Ｖが入力されても正常に動
作するものであればこれに限られない。
【００１８】また、上記入力ＩＣ２４、２９は、それぞ
れ信号線２３、２８からの３．３Ｖの信号を入力し、こ
れをメイン制御板１、印字ヘッド制御板２の内部信号の
信号電圧である５Ｖに変換して信号線２５、３０に出力
するものである。これら入力ＩＣ２４、２９の駆動電圧
は、５Ｖであり、上記電源ユニット８から供給される。
このような入力ＩＣ２４、２９としては、例えばバスバ
ッファ用の汎用ロジックＩＣで構成する。但し、駆動電
圧５Ｖよりも低いＴＴＬ入力レベル（本実施の形態では
入力電圧３．３Ｖ）でも正常に動作するものであればこ
れに限られない。
れ信号線２３、２８からの３．３Ｖの信号を入力し、こ
れをメイン制御板１、印字ヘッド制御板２の内部信号の
信号電圧である５Ｖに変換して信号線２５、３０に出力
するものである。これら入力ＩＣ２４、２９の駆動電圧
は、５Ｖであり、上記電源ユニット８から供給される。
このような入力ＩＣ２４、２９としては、例えばバスバ
ッファ用の汎用ロジックＩＣで構成する。但し、駆動電
圧５Ｖよりも低いＴＴＬ入力レベル（本実施の形態では
入力電圧３．３Ｖ）でも正常に動作するものであればこ
れに限られない。
【００１９】このような構成の本発明の実施の形態にお
いては、画像データ処理ＩＣ１４と画像ドライバＩＣ１
５との間で、画像データなどの信号を伝送する場合、各
制御板１、２の内部電圧である５Ｖの信号を、入力ＩＣ
２２、２７により３．３Ｖに低下させて伝送ケーブル１
２出力する。これにより、伝送ケーブル１２を通る信号
自体のパワーを低減させることができる。そして、伝送
ケーブル１２からの３．３Ｖの信号を、出力ＩＣ２４、
２９により各制御板１、２の内部電圧である５Ｖの信号
に変換させて、それぞれ画像データ処理ＩＣ１４、画像
ドライバＩＣ１５に入力する。
いては、画像データ処理ＩＣ１４と画像ドライバＩＣ１
５との間で、画像データなどの信号を伝送する場合、各
制御板１、２の内部電圧である５Ｖの信号を、入力ＩＣ
２２、２７により３．３Ｖに低下させて伝送ケーブル１
２出力する。これにより、伝送ケーブル１２を通る信号
自体のパワーを低減させることができる。そして、伝送
ケーブル１２からの３．３Ｖの信号を、出力ＩＣ２４、
２９により各制御板１、２の内部電圧である５Ｖの信号
に変換させて、それぞれ画像データ処理ＩＣ１４、画像
ドライバＩＣ１５に入力する。
【００２０】これにより、画像データ処理ＩＣ１４と画
像ドライバＩＣ１５との間で伝送される信号は、制御板
１４、１５の内部電圧５Ｖよりも低い３．３Ｖの信号電
圧で、伝送ケーブル１２を通ることになるので、発生す
る放射ノイズや誘導ノイズをより効果的に低減させるこ
とができる。
像ドライバＩＣ１５との間で伝送される信号は、制御板
１４、１５の内部電圧５Ｖよりも低い３．３Ｖの信号電
圧で、伝送ケーブル１２を通ることになるので、発生す
る放射ノイズや誘導ノイズをより効果的に低減させるこ
とができる。
【００２１】さらに、上記画像データ処理ＩＣ１４と画
像ドライバＩＣ１５との間で伝送される信号は、主とし
て２０ＭＨｚの高速な画像クロック信号、これに同期し
た画像データ、制御信号などの画像信号であるため、信
号電圧を低くして伝送することによって放射ノイズを低
減する効果は大きく、特に画像クロック信号は画像ドラ
イバＩＣ１５のシステムクロックも兼ねるので常時出力
されるので、さらに効果は大きい。
像ドライバＩＣ１５との間で伝送される信号は、主とし
て２０ＭＨｚの高速な画像クロック信号、これに同期し
た画像データ、制御信号などの画像信号であるため、信
号電圧を低くして伝送することによって放射ノイズを低
減する効果は大きく、特に画像クロック信号は画像ドラ
イバＩＣ１５のシステムクロックも兼ねるので常時出力
されるので、さらに効果は大きい。
【００２２】なお、本発明の実施の形態においては、伝
送ケーブル１２を通る信号を回路基板の内部電圧よりも
低い信号電圧にするものについて述べたが、必ずしもこ
れに限定されるものではなく、伝送ケーブル１１を通る
信号や伝送ケーブル１３を通る信号に適用してもよい。
送ケーブル１２を通る信号を回路基板の内部電圧よりも
低い信号電圧にするものについて述べたが、必ずしもこ
れに限定されるものではなく、伝送ケーブル１１を通る
信号や伝送ケーブル１３を通る信号に適用してもよい。
【００２３】
【発明の効果】以上詳述したように本発明によれば、伝
送ケーブルを通る信号電圧を回路基板内部の信号電圧よ
りも低くして、伝送ケーブルを通る信号自体のパワーを
低減することにより、発生する放射ノイズや誘導ノイズ
をより効果的に低減させることができる信号伝送制御装
置を提供できるものである。
送ケーブルを通る信号電圧を回路基板内部の信号電圧よ
りも低くして、伝送ケーブルを通る信号自体のパワーを
低減することにより、発生する放射ノイズや誘導ノイズ
をより効果的に低減させることができる信号伝送制御装
置を提供できるものである。
【図１】本発明の実施の形態に係る信号伝送制御装置の
構成を示すブロック図。
構成を示すブロック図。
【図２】同実施の形態における画像データ処理ＩＣと画
像ドライバＩＣとの間の構成を説明する図。
像ドライバＩＣとの間の構成を説明する図。
１…メイン制御板 ２…印字ヘッド制御板 ８…電源ユニット １２…伝送ケーブル １４…画像データ処理ＩＣ １５…画像ドライバＩＣ ２２…出力ＩＣ ２４…入力ＩＣ ２７…出力ＩＣ ２９…入力ＩＣ
Claims (3)
- 【請求項１】 少なくとも２つ以上の回路基板を伝送ケ
ーブルで接続し、各回路基板間の信号を伝送ケーブルを
介して伝送制御する信号伝送制御装置において、 前記伝送ケーブルにおける信号電圧を、前記回路基板内
部の信号電圧よりも低くしたことを特徴とする信号伝送
制御装置。 - 【請求項２】 少なくとも２つ以上の回路基板を伝送ケ
ーブルで接続し、各回路基板間の信号を伝送ケーブルを
介して伝送制御する信号伝送制御装置において、 前記回路基板は、この回路基板内部の信号電圧よりも低
い信号電圧で信号を前記伝送ケーブルへ送信する送信回
路と、前記送信ケーブルからの信号の信号電圧を回路基
板内部の信号電圧に変換して受信する受信回路とを設け
たことを特徴とする信号伝送制御装置。 - 【請求項３】 前記回路基板間において前記伝送ケーブ
ルを介して送受信される信号を画像信号としたことを特
徴とする請求項１又は請求項２記載の信号伝送制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31581499A JP2001134356A (ja) | 1999-11-05 | 1999-11-05 | 信号伝送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31581499A JP2001134356A (ja) | 1999-11-05 | 1999-11-05 | 信号伝送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001134356A true JP2001134356A (ja) | 2001-05-18 |
Family
ID=18069886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31581499A Pending JP2001134356A (ja) | 1999-11-05 | 1999-11-05 | 信号伝送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001134356A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009258773A (ja) * | 2008-03-19 | 2009-11-05 | Toshiba Corp | メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法 |
| US8638462B2 (en) | 2010-04-21 | 2014-01-28 | Seiko Epson Corporation | Image display apparatus and method of controlling the same |
| JP2017102199A (ja) * | 2015-11-30 | 2017-06-08 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
-
1999
- 1999-11-05 JP JP31581499A patent/JP2001134356A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009258773A (ja) * | 2008-03-19 | 2009-11-05 | Toshiba Corp | メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法 |
| US8321697B2 (en) | 2008-03-19 | 2012-11-27 | Kabushiki Kaisha Toshiba | Memory device, host device, memory system, memory device control method, host device control method and memory system control method |
| US8799689B2 (en) | 2008-03-19 | 2014-08-05 | Kabushiki Kaisha Toshiba | Memory device, host device, memory system, memory device control method, host device control method and memory system control method |
| US9383792B2 (en) | 2008-03-19 | 2016-07-05 | Kabushiki Kaisha Toshiba | Memory device, host device, memory system, memory device control method, host device control method and memory system control method |
| USRE47308E1 (en) | 2008-03-19 | 2019-03-19 | Toshiba Memory Corporation | Memory device, host device, memory system, memory device control method, host device control method and memory system control method |
| USRE48418E1 (en) | 2008-03-19 | 2021-02-02 | Toshiba Memory Corporation | Memory device, host device, memory system, memory device control method, host device control method and memory system control method |
| USRE49235E1 (en) | 2008-03-19 | 2022-10-04 | Kioxia Corporation | Memory device, host device, memory system, memory device control method, host device control method and memory system control method |
| USRE49829E1 (en) | 2008-03-19 | 2024-02-06 | Kioxia Corporation | Memory device, host device, memory system, memory device control method, host device control method and memory system control method |
| US8638462B2 (en) | 2010-04-21 | 2014-01-28 | Seiko Epson Corporation | Image display apparatus and method of controlling the same |
| JP2017102199A (ja) * | 2015-11-30 | 2017-06-08 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI419486B (zh) | 差動對作為單端資料路徑以傳輸低速資料之運用 | |
| US6907492B2 (en) | Interface circuit which meets universal serial bus standard and performs host and device functions | |
| US20080252623A1 (en) | Method for improving the EMI performance of an LCD device | |
| US20100277458A1 (en) | Driving Circuit on LCD Panel and Associated Control Method | |
| US5864253A (en) | High-speed signal transmission circuit with reduced electromagnetic interference | |
| JP2001134356A (ja) | 信号伝送制御装置 | |
| JP2008005114A (ja) | 受信装置および送受信システム | |
| JPH0749832A (ja) | 情報処理装置 | |
| JP5041527B2 (ja) | データ転送装置、リクエスト発生装置、及びリクエスト発生方法 | |
| KR20170006351A (ko) | 소스 드라이버 집적회로, 컨트롤러 및 표시장치 | |
| JP3721905B2 (ja) | Ｕｓｂ制御装置、プリンタおよびｕｓｂ制御方法 | |
| JPH0277083A (ja) | 電子機器 | |
| JP2005301673A (ja) | 信号伝送システム、画像形成装置およびコントローラ基板 | |
| JP2001162894A (ja) | データ通信装置およびデータ通信方法 | |
| JP2004128629A (ja) | 信号伝送回路 | |
| JP2003006149A (ja) | データ転送装置および画像形成装置 | |
| JP4288968B2 (ja) | 電源回路及び電源供給制御装置 | |
| JP2009003863A (ja) | インターフェイス装置及び画像形成装置 | |
| JPS62286152A (ja) | 入出力装置の制御装置 | |
| JP2992604B2 (ja) | インタフェース装置 | |
| JP2001156955A (ja) | 画像形成装置およびファックス装置 | |
| JPH1049109A (ja) | 液晶表示装置 | |
| JPH1052965A (ja) | 印刷装置 | |
| JP2007110354A (ja) | 画像形成装置 | |
| JP2006191217A (ja) | 画像処理装置ならびにその製造方法およびアップグレード方法 |