JP2001127396A - 配線基板およびその配線基板を有する情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】情報処理装置の配線基板からの放射ノイズのう
ち、特に電源層とグランド層との間の電圧変動にもとづ
く放射ノイズを小型、軽量な構成で抑圧する。 【解決手段】メイン基板１０上に実装する電子部品の内
で、高周波数で動作する電子部品をサブ基板５０に集約
して実装してこのサブ基板５０をシールド部材５６で覆
う。さらには、このサブ基板５０の周辺部に複数のスナ
バ回路を配置し、このサブ基板５０とメイン基板１０の
各々の電源層間、グランド層間をインダクタを介して接
続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置に関
し、さらに詳しくは電子部品の高速動作に伴って発生す
るノイズを抑圧するのに好適な配線基板とこの配線基板
を備えた携帯に好適な情報処理装置に関する。

【０００２】

【従来の技術】情報処理装置に搭載されている電子部
品、たとえばマイクロプロセッサやメインメモリは、装
置の処理能力を高めるために、ますます高速のクロック
で動作するものが使用されて来ている。この高速動作に
伴って、電源電圧が高周波で変動する。この高周波の電
圧変動が、配線基板の電源層とグランド層間に重畳さ
れ、配線基板の端部から電磁波となって配線基板外部に
放射される。さらに、この高速に動作する電子部品自体
や、信号線からも電磁波が放出され易く、この放射され
る電磁波は、他の電子機器にはノイズとして悪影響を与
えたり、また同じ装置内の他の電子部品、回路などにも
悪影響を与える可能性がある。そこで、この放出を防止
するために、配線基板全体を金属板材で覆ってシールド
を施すなどの対策が施されている。

【０００３】一方、近年、ノートブック型、ラップトッ
プ型、パームトップ型、モーバイル型などと呼ばれる携
帯に便利な小型の情報処理装置が開発されている。この
携帯用の情報処理装置では、実装面積、実装体積を小さ
くし、部品点数を少なくするために、１枚の配線基板に
出来るだけ多くの電子部品を搭載するようになって来て
いる。そのために、前述した高速動作の電子部品や回路
と、低速動作の回路、たとえばキーボード制御回路など
が１枚の配線基板に、混在して実装されている。このた
め、ますます電磁波対策が必要となって来ている。

【０００４】この電磁波放出を防止するために、特開平
１０−３４１０９５には、複数の子基板をアルミ板で覆
い親基板上に実装するシールド技術が公開されている。
この構造では、子基板から親基板への放射ノイズの抑圧
は考慮されていない。また、特開平１１−４０９３に
は、プリント基板上にシールドケースを実装する技術が
公開されている。このシールドケースの構造は、プリン
ト板（配線基板に同じ）の厚さ部分の遮蔽が考慮されて
いないので、プリント基板の電源層とグランド層間を開
口とし、この両層間の電源電圧変動に起因する電磁波の
放射を遮蔽するのが困難である。

【０００５】

【発明が解決しようとする課題】上述したように、従来
の不要な放射電磁波の抑圧するための構造では、配線基
板の電源層とグランド層間の電源電圧変動にもとづく電
磁波の放射を遮蔽するのが困難であったり、また配線基
板上の他の電子部品への影響を抑圧するのが困難であっ
た。本発明は、上述の不要な電磁波の放出防止を実装面
積、占有体積および体積や重量などの増加を出来る限り
抑え、電源層とグランド層間の電源電圧変動にもとづく
電磁波の放射を遮蔽し、基板上の他の電子部品への影響
を軽減し、特に軽量、小型化が望まれる携帯用の情報処
理装置に好適な不要な電磁波放射を抑圧する構成を有し
た情報処理装置に関する。

【０００６】

【課題を解決するための手段】本発明では、電子部品を
動作させるクロックの周波数に応じて、この電子部品の
実装を区分している。クロック周波数の高い電子部品を
実装した基板の電源層とグランド層間との電源変動の周
波数は、このクロック周波数に応じた高周波数であり、
電源層−グランド層がアンテナとなって電磁波が放射し
易い。この電磁波を放射し易い電子部品を集約し、低い
クロック周波数で動作させる電子部品と区分して実装し
たので、放射する電磁波の抑圧はクロック周波数の高い
電子部品を実装した配線基板、または配線基板の領域の
みに対策すればよい。

【０００７】本発明は電源層とグランド層とを積層した
多層型の配線基板に好適であるが、平面上にこれら２層
が配置された配線基板であってもよい。請求項１に記載
の発明は、電子部品を動作させるクロック周波数にもと
づいて区分し、所定の周波数よりも高い周波数で動作さ
せられる電子部品を集約して搭載した基板を金属部材な
どでシールドするか、またはこの配線基板の電源層とグ
ランド層との間にキャパシタと抵抗を直列に接続したス
ナバ回路を接続して、電磁波の放射を抑圧することを特
徴とする配線基板を要旨とした。

【０００８】このように、高周波の電源変動を生じさせ
易い動作クロックの高い電子部品を集約して基板に実装
するようにしたので、この基板に放射電磁波対策を実施
することで電磁波の主な発生源に放射電磁波対策を行え
る。また、配線基板をこの様に分離したので、放射電磁
波対策を実施する基板面積、体積が小さくなり、したが
って、シールドに使用する金属板材などを小型化、軽量
化できる。また、スナバ回路を使用する場合には、分離
した基板のみに配置すれば良いので回路数を少なくした
り、または、同一のコストでより多くの配置が可能とな
る。なお、第１の配線基板に、所定の周波数よりも低い
周波数で動作させられる電子部品を搭載しても良い。

【０００９】請求項２に記載の発明は、請求項１の配線
基板において、前記第１の配線基板の電源層とグランド
層とをそれぞれインダクタを介して、第２の配線基板の
電源層とグランド層とに各々電気的に接続した配線基板
を要旨とした。

【００１０】このインダクタを電源層間、グランド層間
に配置したので、第１の配線基板の電源層とグランド層
間に生じた高周波の電源変動は、第２の電源層とグラン
ド層間に伝わり難くなる。

【００１１】請求項３に記載の発明は、配線基板におい
て、所定の周波数よりも高い周波数で動作する電子部品
を第１の領域に集約して配置し、この第１の領域の電源
層とグランド層とを第２の領域の電源層とグランド層と
に各々インダクタを介して電気的に接続し、前記第１の
領域の電源層とグランド層間にスナバ回路が接続される
とともに、第１の領域をシールド部材で覆うことを特徴
とする配線基板を要旨とした。

【００１２】このように、高い周波数で動作する電子部
品を集約して、他の部品を同一の配線基板に配置する様
に構成し、スナバ回路とシールド部材で放射電磁波を抑
圧するとともに、各々の電源層間とグランド層間に配置
したインダクタで高い周波数で動作する電圧部品の動作
にもとづく高周波数の電源電圧変動を他の電源層とグラ
ンド層間に伝わり難くした。なお、第１の領域に、所定
の周波数よりも低い周波数で動作させられる電子部品を
搭載しても良い。

【００１３】請求項４の発明は、請求項１または請求項
３の発明において、所定の周波数を源信周波数とし、第
１の配線基板または第１の領域に少なくともマイクロプ
ロセッサとこのマイクロプロセッサに入力するクロック
を生成するクロックジェネレータとを搭載するようにし
た。この源信周波数は、水晶発振子などで発振された源
となるクロックの周波数を示している。この源信周波数
よりも高周波数のクロックは、クロックジェネレータ等
によって源信周波数を逓倍したりして作られる。このク
ロックジェネレータ等は、逓倍したクロックが鈍らない
うちに所望の電子部品に入力できる様に、この所望の電
子部品、たとえばマイクロプロセッサの近傍に配置され
る。したがって、所定の周波数を源信周波数とすること
によって、この源信周波数よりも高周波数のクロックを
使用する、電磁波を放射し易い電子部品、回路を分離す
ることが容易になる。

【００１４】請求項５に記載の発明は、請求項１乃至請
求項４に記載の配線基板を有した携帯可能な情報処理装
置を要旨とした。携帯可能な情報処理装置の処理能力を
高める上で高周波数の動作クロックを使用する必要があ
るマイクロプロセッサとこれらに高周波数のクロックを
供給するクロックジェネレータを第１の配線基板または
第１の領域に集約して、放射ノイズ等の対策を、携帯可
能な情報処理装置の体積、重さを著しく増やすことなく
可能とした。

【００１５】ここで、携帯可能な情報処理装置とは、ノ
ートブック型、ラップトップ型、パームトップ型、モー
バイル型コンピュータなどと称されている小型の情報処
理装置を指す。

【００１６】

【発明の実施の形態】図１から図５に第１の実施例を示
す。この第１の実施例では、高周波で動作するので、不
要な電磁波（以下、放射ノイズと称する）を放出するマ
イクロプロセッサ、このマイクロプロセッサに入力され
るクロックを生成するクロックジェネレータをメインの
配線基板（以下、配線基板を単に基板と称する）から分
離して、小型のサブ基板上に実装している。他の電気部
品は、メイン基板に実装してある。この様に、放射ノイ
ズを放出し易い電気部品を別基板に集約して実装したの
で、この別基板に放射ノイズ対策を実施すれば良い構成
を可能としている。

【００１７】図１は、第１の実施例を示す図で、本発明
の配線基板とこの配線基板を備えた情報処理装置の概略
外観を示す。図２は、第１の基板であるサブ基板と第２
の基板であるメイン基板の構成を示す概略図である。図
３は、第１の実施例に使用する配線基板を示す図であ
る。図４は、サブ基板上のスナバ回路の配置を示す図で
ある。図５は、スナバ回路の詳細を示す図である。

【００１８】つぎに、図１を参照して、本発明の実施例
に係る情報処理装置を説明する。情報処理装置３００
は、ノートブック型パーソナルコンピュータである。こ
の情報処理装置３００のマイクロプロセッサ等を搭載し
たサブ基板５０と他の低周波数で動作させられている電
子部品を搭載したメイン基板１０は、筐体３１０に収納
されている。この筐体３１０の上面にはキーボードが配
置され、筐体３１０の一端には、ヒンジを介してディス
プレイ３２０が配置されている。このディスプレイ３２
０の部分は折り畳み可能であり、薄型となって、携帯が
可能となる。

【００１９】図２は、このサブ基板５０とメイン基板１
０の構成をしめし、メイン基板１０には、源信周波数を
発振するための水晶発振モジュール１２、外部回路との
接続のためのコネクタ１４、各種のＩＣ１６、１８が搭
載されている。ここで、このメイン基板１０への電源供
給のためのケーブル、コネクタや他の電子部品（例え
ば、コンデンサ、抵抗など）、さらには配線パターンは
図示を省略してある。

【００２０】さらに、サブ基板５０には、マイクロプロ
セッサ５２とクロックジェネレータ５４のみを図示して
あるが、メインメモリ等の高速動作の電子部品や、抵
抗、キャパシタなども図示を省略してある。このメイン
基板１０、サブ基板５０とも多層基板である。

【００２１】図３は図２に示したサブ基板５０をシール
ド部材５６で覆い、メイン基板１０に取り付けた状態を
示している。このシールド部材５６は、アルミ材を使用
しているが他に鋼板、銅板などの金属材や、メッシュ構
造の金属線材や、樹脂と金属の複合材であってもよい。
ここで、シールド部材５６は、サブ基板５０およびメイ
ン基板１０のグランド層と電気的に接続されている。

【００２２】この様にサブ基板５０を分離した構成とし
たので、サブ基板５０の端部付近をシールド部材５６で
覆うことが容易に可能となり、サブ基板５０の端部から
の放射ノイズを抑圧することが可能となる。また、メイ
ン基板１０に高周波動作する電子部品を搭載した場合に
は、メイン基板１０全体を覆う大きなシールド部材が必
要になるのに比して、本実施例ではこのシールド部材５
６はサブ基板５０のみを覆える形状であれば良く、装置
の小型、軽量、さらにはコストを低減できる。

【００２３】この図３では放射ノイズをシールド部材５
６で抑圧する構成を示したが、サブ基板自体で放射ノイ
ズを抑圧することも可能である。このサブ基板自体で放
射ノイズを抑圧する構成を図４と図５を用いて説明す
る。図４にサブ基板６０の周辺部にスナバ回路６２を配
置した構成をサブ基板６０の上面から見た図を示し、図
５にこのスナバ回路６２の詳細を示す。図５の（Ａ）
は、スナバ回路の回路を、構成を（Ｂ）に示す。

【００２４】このスナバ回路６２は、図５に示す様にキ
ャパシタ８０と抵抗８２を直列接続し、サブ基板６０の
端部の電源層６６とグランド層６４との間に接続してあ
る。このスナバ回路６２は、電源層６６の高周波成分の
変動をキャパシタ８０を介してグランド層６４に流せ、
抵抗８２で電流を熱に変換できるので、サブ基板６０の
端部からの放射ノイズの強度を弱めることが可能とな
る。

【００２５】図４で、複数個のスナバ回路６２をサブ基
板６０の周辺部のみに配置したが、マイクロプロセッサ
５２やクロックジェネレータ５４に近い位置に配置して
も良い。

【００２６】このスナバ回路６２を具体的にサブ基板６
０に接続した構成を図５の（Ｂ）を用いて説明する。ス
ナバ回路６２のキャパシタ８０の一方のリード線は、サ
ブ基板６０の基板の中層に設けた電源層６６と電気的に
接続されたホール６８に半田で接続されている。キャパ
シタ８０の他のリード線は、２穴を持つ中継用ホール７
０の一方の穴に半田で接続されている。この中継用ホー
ル７０のもう一方の穴には、抵抗８２の一方のリード線
が半田で接続されている。抵抗８２の他方のリード線
は、サブ基板６０のグランド層６４に電気的に接続され
ているホール７２に半田で接続されている。

【００２７】ここで、本実施例ではキャパシタ８０を電
源側に、抵抗８２をグランド側に接続したが、逆の方向
に接続しても良い。このスナバ回路６２を用いて放射ノ
イズを抑圧する構成においても、メイン基板１０に高周
波動作を搭載した場合には、メイン基板１０の周辺部に
スナバ回路６２を配置する必要があるので、多数のスナ
バ回路６２が必要となり、実装面積の減少やコスト増加
となる。本実施例では、このスナバ回路６２をサブ基板
６０の周辺部に配置するだけで良く、すなわち、メイン
基板１０の周辺部に配置するより少数のスナバ回路６２
で放射ノイズを抑圧でき、そのため、装置の小型、さら
にはコストを低減できる。

【００２８】このスナバ回路６２を配置したサブ基板６
０をシールド部材で覆うことなく使用しても良く（図２
のサブ基板５０の代わりにサブ基板６０を配置した構成
に相当する）、また図３に示すサブ基板５０の代わり
に、サブ基板６０を使用してもよい。

【００２９】この第１の実施例では、サブ基板５０また
は６０に高周波で動作する電子部品を集約して搭載し、
このサブ基板５０または６０に放射ノイズ対策を施す様
にしたので、基板全体に放射ノイズ対策を実施するのに
比して、シールド部材５６を小型化でき、スナバ回路６
２の個数を少なくできる。また、シールド部材５６で、
サブ基板５０の端部を覆う様に構成できるので、サブ基
板５０の端部から放射し易い電磁波を抑圧できる。さら
に、この基板を情報処理装置３００に搭載したので、こ
の情報処理装置３００の体積、重量を損なうことなく、
電磁波を抑圧できる。

【００３０】つぎに、図６と図７を用いて第２の実施例
を説明する。この第２に実施例は、実施例１に加えて、
サブ基板の電源層とグランド層との間の電圧変動が、メ
イン基板に伝わり難くすることを目的とした。

【００３１】図６は、本第２の実施例の要部を示す図、
図７は、この要部の電気的接続の要部を示す図である。
図６に示す様に、サブ基板９０には、マイクロプロセッ
サ５２とクロックジェネレータ５４と周辺部に複数のス
ナバ回路６２が配置されている。さらに、このサブ基板
９０とメイン基板１０との間には、インダクタ９２と９
４が配置されている。このインダクタ９２、９４のさら
に詳細な電気的な接続を、図７を用いて説明する。図７
では、サブ基板９０とメイン基板１０の断面を模式的に
表し、各々の基板の電源層とグランド層と、さらにこの
両層の間に信号ラインが配置されていることを、分かり
やすく示した。サブ基板９０では、配線パターンからの
電磁波の放射を抑圧するために、クロック信号線などの
信号ライン１１０を基板の内部側に位置させ、さらに電
源層９６とグランド層９８との間に配置してある。この
両層９６、９８との間にはスナバ回路６２が接続されて
いる。電源層９６は、インダクタ９２を介して、メイン
基板１０の電源層１００に電気的に接続されている。一
方、グランド層９８は、同様にインダクタ９４を介し
て、メイン基板１０のグランド層１０２に電気的に接続
されている。

【００３２】さらに、信号ライン１１０は、線材１１４
を介して、メイン基板１０の信号ライン１１２に電気的
に接続されている。この信号ライン１１２も、この信号
ライン１１２からの電磁波の放射を抑圧するために、電
源層１００とグランド層１０２との間に配置されてい
る。

【００３３】このインダクタ９２、９４によって、サブ
基板９０での電源層９６とグランド層９８との間の電源
変動は減衰されメイン基板１０の電源層１００とグラン
ド層１０２と間の電源変動を起し難くしている。さら
に、この各々の接続部には、シールドが施されて、この
接続部からの放射ノイズの放出を抑圧する構造とした。

【００３４】また、この第２の実施例を示す図６には、
シールド部材を示していないが、第１の実施例の図３に
示した様にシールド部材を配置することは容易に可能で
ある。このシールド部材を使用する場合には、このシー
ルド部材の接地はメイン基板１０、またはサブ基板９０
のいずれか一方のグランド層に電気的に接続する。好ま
しくは、メイン基板１０のグランド層に電気的に接続す
る。

【００３５】この第２の実施例でも、源信周波数よりも
高いクロックで動作させられる電子部品をサブ基板９０
に搭載する様に構成することが好ましい。この第２の実
施例では、第１の実施例の効果に加え、サブ基板９０と
メイン基板１０の電源層９６、１００間にインダクタ９
２、グランド層９８、１０２間にインダクタ９４を接続
したので、サブ基板９０の電源層９６とグランド層９８
との間の電圧変動がメイン基板１０に伝わり難くなる。

【００３６】つぎに、第３の実施例を図８を用いて説明
する。第１と第２の実施例では、サブ基板をメイン基板
から分離した構成としたが、この第３の実施例は、メイ
ン基板にサブ基板に相当する領域を設けて、メイン基板
のみの構成を可能としている。

【００３７】図８でメイン基板２００には、第１の実施
例で示したと同様の電子部品と、点線で示した領域２１
０に高周波のクロックで動作する電子部品（マイクロプ
ロセッサ５２、クロックジェネレータ５４）、複数のス
ナバ回路６２とインダクタ９２、９４が搭載されてい
る。この領域２１０の電源層とグランド層とは、メイン
基板２００の電源層とグランド層と各々分離されてお
り、第２の実施例で示した様にインダクタ９２、９４と
を介して電気的に接続されている。またこの領域２１０
を覆う様にシールド部材２２０が配置されている。

【００３８】この第３の実施例でも、源信周波数よりも
高いクロック動作する電子部品を領域２１０に搭載する
様に構成することが好ましい。この第３の実施例では、
スナバ回路６２を配置して、領域２１０内の電源層とグ
ランド層との間の電圧変動による放射ノイズを抑圧する
様にしたので、メイン基板２００内に、高周波数で動作
する電子部品を搭載しても、その部品を集約して配置し
た領域に放射ノイズ対策が可能となる。さらに、インダ
クタを介して、電源層、グランド層を接続する様にした
ので、領域２１０内の電圧変動が、メイン基板２００に
伝わり難くなっている。

【００３９】つぎに、第４の実施例を図９に示す。この
第４の実施例は、高周波数で動作する部品を複数のサブ
基板５０、５０Ａに搭載する様に構成した。図９では、
各々のサブ基板５０、５０Ａにシールド部材、スナバ回
路や電源層間とグランド層間のインダクタを示していな
いが、第１、第２および第３の実施例から容易に、本実
施例にも適用可能である。

【００４０】この第４の実施例では、複数のサブ基板を
使用したので、高周波動作の電子部品が多くなったり、
またマイクロプロセッサやメインメモリなどの様なディ
ジタル部品と無線通信のための回路部とを、各々分けて
実装したりすることが可能となる。

【００４１】つぎに、第５の実施例を図１０に示す。こ
の第５の実施例は、高周波数で動作する電子部品をサブ
基板５０と領域２１０とに搭載する様に構成した。図１
０では、サブ基板５０や領域２１０にスナバ回路や電源
層間とグランド層間のインダクタを、さらにサブ基板５
０にはシールド部材を示していないが、第１、第２およ
び第３の実施例から容易に、本実施例にも適用可能であ
る。

【００４２】この第５の実施例では、第４の実施例と同
様の効果がある。なお、第１の実施例の説明から、第２
の実施例乃至第５の実施例の基板を情報処理装置に搭載
することは可能である。

【００４３】

【発明の効果】請求項１の発明では、放射ノイズを発生
し易い高周波で動作する電子部品を別基板としたので、
この基板の端部からの放射ノイズ対策が容易になり、ま
たこの別基板のシールド部材は、基板全体を覆うシール
ド部材より小型、軽量になる。

【００４４】請求項２の発明では、請求項１の発明の効
果に加え、放射ノイズを発生し易い高周波で動作する電
子部品を搭載した別基板の電圧変動を他の基板へ伝え難
く出来るので、他の基板からの放射ノイズを低減でき
る。

【００４５】請求項３の発明では、同一基板内に高周波
で動作する電子部品を搭載して、基板全体に放射ノイズ
対策を施すことなく放射ノイズの抑圧が可能となる。請
求項４の発明では、請求項１または請求項３の発明の効
果に加え、源信周波数よりも高い周波数で動作する電子
部品を集約したので、別基板または別領域を分離するこ
とが可能となる。

【００４６】請求項５の発明では、請求項１乃至４の発
明の効果に加え、情報処理装置の体積、重量の増加を抑
えつつ、不要な放射ノイズの抑圧を図ることが可能とな
る。

【図面の簡単な説明】

【図１】第１の実施例を示す図である。

【図２】サブ基板とメイン基板の構成を示す概略図であ
る。

【図３】第１の実施例に使用する配線基板を示す図であ
る。

【図４】サブ基板上のスナバ回路の配置を示す図であ
る。

【図５】スナバ回路の詳細を示す図である。

【図６】第２の実施例を示す図である。

【図７】第２の実施例の電気的接続の要部を示す図であ
る。

【図８】第３の実施例を示す図である。

【図９】第４の実施例を示す図である。

【図１０】第５の実施例を示す図である。

【符号の説明】

１０・・・・・・メイン基板 １２・・・・・・水晶発振モジュール １４・・・・・・コネクタ ５０・・・・・・サブ基板 ５２・・・・・・マイクロプロセッサ ５４・・・・・・クロックジェネレータ ５６・・・・・・シールド部材 ６０・・・・・・サブ基板 ６２・・・・・・スナバ回路 ９０・・・・・・サブ基板 ９２・・・・・・インダクタ ９４・・・・・・インダクタ ２００・・・・・・メイン基板 ２１０・・・・・・領域 ２２０・・・・・・シールド部材 ３００・・・・・・情報処理装置 ３１０・・・・・・筐体

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E336 AA01 AA11 BB03 BC04 BC15 CC01 CC51 CC52 CC53 EE01 GG11 5E338 AA02 BB04 BB13 BB25 BB75 CC01 CC04 CC06 EE12 EE13

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１の配線基板と第２の配線基板とを有
   した配線基板であって、 前記第１の配線基板は、所定の周波数よりも高い周波数
   で動作させられる電子部品を搭載した配線基板であっ
   て、該第１の配線基板がシールド部材で覆われるか、ま
   たは該第１の配線基板の電源層とグランド層とがスナバ
   回路を介して接続されており、 前記第２の配線基板は、前記所定の周波数よりも低い周
   波数で動作させられる電子部品を搭載した配線基板であ
   ることを特徴とする配線基板。
2. 【請求項２】 請求項１の配線基板において、 前記第１の配線基板と第２の配線基板との電源層間およ
   びグランド層間が各々インダクタを介して電気的に接続
   されていることを特徴とする配線基板。
3. 【請求項３】 第１の領域と第２の領域とを有した配線
   基板であって、 前記第１の領域は、所定の周波数よりも高い周波数で動
   作させられる電子部品を搭載した領域であって、該第１
   の領域はシールド部材で覆われ、該第１の領域の電源層
   とグランド層とがスナバ回路を介して接続されており、 前記第２の領域は、前記所定の周波数よりも低い周波数
   で動作させられる電子部品を搭載した領域であり、 前記第１の領域と第２の領域との電源層間およびグラン
   ド層間が各々インダクタを介して電気的に接続されてい
   ることを特徴とする配線基板。
4. 【請求項４】 請求項１乃至請求項３に記載の配線基板
   において、 前記所定の周波数は源信周波数であり、前記第１の配線
   基板または第１の領域には少なくともマイクロプロセッ
   サと該マイクロプロセッサに入力されるクロックを生成
   するクロックジェネレータとを含むことを特徴とする配
   線基板。
5. 【請求項５】 請求項１乃至請求項４に記載の配線基板
   を有したことを特徴とする携帯可能な情報処理装置。