JP2001119711A - 信号生成回路及びカウンタ - Google Patents

信号生成回路及びカウンタ

Info

Publication number
JP2001119711A
JP2001119711A JP2000271932A JP2000271932A JP2001119711A JP 2001119711 A JP2001119711 A JP 2001119711A JP 2000271932 A JP2000271932 A JP 2000271932A JP 2000271932 A JP2000271932 A JP 2000271932A JP 2001119711 A JP2001119711 A JP 2001119711A
Authority
JP
Japan
Prior art keywords
signal
counter
circuit
clock
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000271932A
Other languages
English (en)
Inventor
Masao Asai
政生 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP2000271932A priority Critical patent/JP2001119711A/ja
Publication of JP2001119711A publication Critical patent/JP2001119711A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 製造コストの低減が可能な擬似映像信号生成
回路を得ようとする際に、効率の良い周波数n倍の信号
生成回路を提供する。 【解決手段】 信号生成回路は、所定の周波数を持つ入
力信号の周波数より高い周波数の内部クロックを出力す
る発振回路と、入力信号と内部クロックとを入力し、入
力信号の立上り及び立下がりの変化に夫々対応する信号
であって、入力信号の2倍の周波数を有する信号を、内
部クロックに同期してカウンタクロックとして生成する
カウンタクロック生成回路と、内部クロックをカウント
しカウンタクロックによってリセットされる内部高速カ
ウンタと、内部高速カウンタがカウンタクロックによっ
てリセットされる直前の該高速カウンタのカウント値に
基づいて定められた所定の値と内部高速カウンタのカウ
ント値とが一致したときに一致信号を出力する一致検出
回路とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、信号生成回路及び
カウンタに関するものである。
【0002】
【従来の技術】映像信号出力装置、例えばビデオ再生装
置には、入力信号が無いことを検出した場合に、CRT
等の画面への表示を切り替えて擬似映像信号を出力し、
青色等の単一色を画面に表示する擬似映像信号生成回路
を備えたものがある。これにより、ビデオ再生装置で
は、映像入力がチャンネルチェンジやビデオ再生の停止
によって無信号状態になった場合に、同期が外れたノイ
ズ画面が表示されることを防止する。
【0003】図13は、従来の擬似映像信号生成回路の
一構成例を示すブロック図である。擬似映像信号生成回
路の外部には、色副搬送波信号(以下、fsc信号と呼
ぶ)の周波数よりも十分に高い周波数の外部クロック6
9を生成して擬似映像信号生成回路に供給する外部発振
器61が配設される。擬似映像信号生成回路は、入力し
た外部クロック69に基づいてカウンタクロック70を
生成する分周回路63と、カウンタクロック70に基づ
いて水平同期信号72を生成するn進カウンタ62とを
備える。擬似映像信号生成回路は更に、水平同期信号7
2に基づいて擬似同期信号67を生成する擬似映像タイ
ミング発生回路65と、外部クロック69に基づいて色
位相信号71を生成するfscシフタ64と、擬似同期信
号67と色位相信号71とに基づいて擬似映像信号68
を生成して出力する擬似映像信号出力回路66とを備え
る。
【0004】上記従来の擬似映像信号生成回路は、次の
ように動作する。ここでは、National Television Syst
em Committee(以下、簡単にNTSCと呼ぶ)映像方式
を例に挙げて説明する。
【0005】擬似映像信号生成回路では、分周回路63
が外部クロック69を分周してカウンタクロック70を
出力し、n進カウンタ62が、カウンタクロック70を
カウントすることによって、NTSC映像方式に適合す
る水平同期信号72を生成する。次いで、擬似映像タイ
ミング発生回路65が、n進カウンタ62のカウント値
である水平同期信号72を入力してデコードし、映像信
号の規格に適合した擬似同期信号67を生成する。この
とき、fscシフタ64が、回路外部から入力したfsc信号
を外部クロック69を用いてシフトし、色位相信号71
を生成する。擬似映像信号出力回路66は、NTSC映
像方式で定められた水平同期信号72に基づいて生成さ
れた擬似同期信号67と、fsc信号に位相変調をかけた
色位相信号71とを合成し、青色等の単一色を表示する
ための擬似映像信号68を生成する。
【0006】ここで、NTSC映像方式では、fsc信号
が3.579545MHZであり、水平同期周期1/fHが63.556μ
s=2fsc/455であることから、1/fH≒227.5/fscとな
る。従って、単にfsc信号を入力するだけでは、生成す
る擬似映像信号の水平同期周期の規格を満足することが
できないため、fsc信号の2n倍(nは自然数)の周期
の信号を水平同期カウンタに入力して水平同期周期を満
足させる必要がある。
【0007】図14は、水平同期信号を生成する際の各
信号のタイミングを説明するためのタイミングチャート
である。同図では、fsc信号の4倍の周波数の外部クロ
ック(4・fsc信号)69を外部発振器61から入力した
場合のタイミングを示す。
【0008】上述のように、水平同期信号72の水平同
期周期1/fHが、1/fH=63.556μs=455/2fscと定められて
いるので、入力信号が無い場合には、外部発振器61か
らの外部クロック69を分周して、周波数がfsc信号の
2倍の2・fsc信号をカウンタクロック70として生成す
る。次いで、カウンタクロック70をn進カウンタ62
でカウントすることによって水平同期信号(水平同期カ
ウンタ)を生成する。この水平同期信号に従って水平走
査が実行され、また、垂直同期信号(垂直同期カウン
タ)に従って垂直走査が実行されて、擬似映像信号68
に基づいた単一色が画面に表示される。ここでは、外部
クロック69として4・fsc信号を入力する場合を説明し
たが、他の周波数の外部クロックを入力する場合には、
分周回路63の分周比を変更することによって同様の機
能を実現できる。
【0009】図15は、色位相信号71を生成する場合
の動作を説明するためのタイミングチャートである。色
位相信号71は、fsc信号に位相変調をかけた信号であ
るので、外部クロック69にfsc信号を、より高い周波
数の4・fscでシフトすることによって生成される。この
例では、外部クロック69に4・fsc信号を使用するの
で、fsc信号を45゜ずつシフトさせることによって0
°〜315゜の8種類の色位相信号が生成される。
【0010】
【発明が解決しようとする課題】上記従来の擬似映像信
号生成回路では、NTSC映像方式に起因する前述の理
由から、fsc信号を予め2n倍した外部クロック69を
入力しており、擬似映像信号68の精度が外部クロック
69の精度に依存する。従って、このような擬似映像信
号生成回路を備えたビデオ再生装置では、擬似映像信号
68の精度を保証する目的から、高価な水晶発振器等が
外部発振器61として搭載されていた。つまり、入力信
号が無い場合にのみ用いられる高価な外部発振器61の
ため、部品点数が増し、製造コストが嵩む等の問題があ
った。
【0011】この問題を解消するため、fsc信号を2n
倍する逓倍回路を擬似映像信号生成回路に内蔵すること
によって部品点数の削減を図る試みもある。しかし、擬
似映像信号68の精度を保証できるような高精度の逓倍
回路を実現するには、回路規模が大きくなり、コスト的
な問題を解消することが困難になる。
【0012】本発明は、上記に鑑み、製造コストの低減
が可能な擬似映像信号生成回路を得ようとする際に、効
率の良い周波数n倍の信号生成回路を提供することを目
的とする。この目的実現のため本発明は更に、例えば22
7.5カウンタのような1/2刻みのカウントが可能なカ
ウンタを提供することを目的とする。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明の信号生成回路は、所定の周波数を持つ入力
信号の周波数より高い周波数の内部クロックを出力する
発振回路と、前記入力信号と前記内部クロックとを入力
し、前記入力信号の立上り及び立下がりの変化に夫々対
応する信号であって、前記入力信号の2倍の周波数を有
する信号を、前記内部クロックに同期してカウンタクロ
ックとして生成するカウンタクロック生成回路と、前記
内部クロックをカウントし前記カウンタクロックによっ
てリセットされる内部高速カウンタと、前記内部高速カ
ウンタが前記カウンタクロックによってリセットされる
直前の該高速カウンタのカウント値に基づいて定められ
た所定の値と前記内部高速カウンタのカウント値とが一
致したときに一致信号を出力する一致検出回路と、を有
することを特徴とする。
【0014】本発明の信号生成回路によると、製造コス
トの低減が可能な擬似映像信号生成回路を得ようとする
際に、効率の良い周波数n倍の信号生成回路を提供する
ことができる。
【0015】また、本発明のカウンタは、所定の周波数
を持つ入力信号を入力とし前記入力信号のレベルを反転
させた反転信号を生成し、前記入力信号又は前記反転信
号を動作点選択信号のレベルに応じて選択して出力する
カウンタクロック出力回路と、前記カウンタクロックを
カウントするn(nは自然数)進カウンタと、前記n進
カウンタがnカウントする毎にレベルが反転する前記動
作点選択信号を生成する回路と、を有することを特徴と
する。
【0016】本発明のカウンタによると、例えば227.5
カウンタのような1/2刻みのカウントが可能なカウン
タを提供することができる。
【0017】
【発明の実施の形態】図面を参照して本発明を更に詳細
に説明する。図1は、本発明による第1実施形態例の擬
似映像信号生成回路の構成を示すブロック図である。こ
の擬似映像信号生成回路は、ビデオ再生装置等の映像信
号出力装置に用いられるもので、高速発振回路13と、
リタイミング回路11と、n進カウンタ12と、擬似映
像タイミング発生回路15と、色位相発生回路14と、
擬似映像信号出力回路16とを備える。
【0018】高速発振回路13は、入力されるfsc信号
の周波数より高い周波数の内部クロック19を出力する
もので、外部から同期化パルスを与えられることなく自
身が持つ周波数で発振する自走式(フリーラン)の発振
回路、例えばインバータ等を用いたリング発振回路から
構成される。リタイミング回路11は、非同期の信号を
同期させるリタイミング機能を有する回路であり、高速
発振回路13からの内部クロック19と回路外部からの
fsc信号とを入力し、カウンタクロック20と位相発生
クロック22とを出力する。
【0019】n進カウンタ12は、水平同期カウンタ及
び垂直同期カウンタを有し、カウンタクロック20を水
平同期カウンタに入力してカウントすることによって、
水平同期の周期を発生させ、カウント値32として出力
する。擬似映像タイミング発生回路15は、n進カウン
タ12からのカウント値32を入力し、例えばNTSC
映像方式の映像信号の規格に適合した同期信号のタイミ
ングを発生させ、擬似同期信号17として出力する。
【0020】色位相発生回路14は、回路外部からのfs
c信号、高速発振器13からの内部クロック19及びリ
タイミング回路11からの位相発生クロック22とを入
力し、位相信号21を生成して出力する。擬似映像信号
出力回路16は、擬似映像タイミング発生回路15から
の擬似同期信号17と色位相発生回路14からの色位相
信号21を入力し、擬似映像信号18を生成して出力す
る。上記n進カウンタ12及び擬似映像タイミング発生
回路15は、カウンタクロック20に基づいて擬似同期
信号17を生成する擬似同期信号生成回路を構成する。
【0021】図2は、図1のリタイミング回路11を詳
細に示したブロック図である。リタイミング回路11
は、微分回路25と、内部高速カウンタ26と、Max/2f
etch回路27と、一致検出回路29と、4・fsc発生回路
30とを備える。微分回路25からカウンタクロック生
成回路が構成され、内部高速カウンタ26とMax/2fetch
回路27と一致検出回路29と4・fsc発生回路30とか
ら位相発生クロック生成回路が構成される。
【0022】微分回路25は、fsc信号と内部クロック
19とを入力し、fsc信号のn(自然数)倍、例えば2
倍の周波数を有するカウンタクロック20を、内部クロ
ック19の立上がり又は立下がりに同期して生成するカ
ウンタクロック生成回路を構成する。即ち、微分回路2
5は、fsc信号の立上がり及び立下がりの双方の変加点
を夫々検出し、fsc信号の半周期をカウントすることに
よって、fsc信号の2倍の周波数の2・fsc信号をカウン
タクロック20として出力する。
【0023】内部高速カウンタ26は、高速発振回路1
3からの内部クロック19をカウントしカウンタクロッ
ク20によってリセットされる内部カウント値23を生
成する。Max/2fetch回路27は、内部高速カウンタ26
がリセットされる直前のカウント値の1/2の値をMax/2値
(特定値)33として保持する。また、一致検出回路2
9は、内部高速カウンタ26からの内部カウント値23
と、Max/2fetch回路27に保持されたMax/2値33とを
比較し、双方の値が一致したときに一致信号34を出力
する。
【0024】4・fsc発生回路30は、内部クロック19
とカウンタクロック20と一致信号34とに基づいて、
fsc信号の周波数の2n倍の周波数を有する位相発生クロ
ック22を生成する位相発生クロック生成回路を構成す
る。4・fsc発生回路30は、本実施形態例では、fsc信
号の4倍の周波数の4・fsc信号を位相発生クロック22
として出力する。また、内部高速カウンタ26、Max/2f
etch回路27及び一致検出回路29は、第2カウンタク
ロック生成回路を構成する。
【0025】次に、本実施形態例の擬似映像信号生成回
路の動作について説明する。図3は、この擬似映像信号
生成回路の動作を示すタイミングチャートである。
【0026】まず、高速発振回路13からの内部クロッ
ク19と、回路外部から非同期で入力されるfsc信号と
がリタイミング回路11に入力されると、微分回路25
が、fsc信号の立上がり及び立下がりの両変加点を夫々
検出する。微分回路25は更に、表示すべき映像信号の
規格に合わせたfsc信号の2倍の周波数を持つ2・fsc信
号を、内部クロック19の立上がりに同期して生成し、
カウンタクロック20として出力する。次いで、n進カ
ウンタ12がカウンタクロック20を入力してカウント
し、その値をカウント値32として出力する。更に、似
映像タイミング発生回路15がカウント値32をデコー
ドして、映像信号の規格に適合した擬似同期信号17を
生成する。
【0027】一方、内部高速カウンタ26は、内部クロ
ック19及びカウンタクロック20を入力し、内部クロ
ック19をカウントすることによって、内部カウント値
23を生成して出力する。内部カウント値23は、内部
クロック19の立上がりに同期してカウントアップされ
る値であり、カウンタクロック20のパルスが出る毎に
リセットされる。また、Max/2fetch回路27は、内部カ
ウント値23がカウンタクロック20によってリセット
される直前に、このリセットと同じタイミングでMax/2
値33を保持する。
【0028】次いで、一致検出回路29が、内部高速カ
ウンタ26からの内部カウント値23と、Max/2fetch回
路27が保持する値n/2であるMax/2値33とを比較
し、双方が一致したとき、“1”を一致信号34として
出力する。ここで、4・fsc発生回路30は、内部クロッ
ク19とカウンタクロック20と一致信号34とを入力
し、カウンタクロック20と一致信号34との論理和
を、fsc信号の4倍の周波数を有する位相発生クロック
22として出力する。
【0029】図4は、図1及び図2の色位相発生回路1
4を詳細に示したブロック図である。色位相発生回路1
4は、シフタ24と選択回路28とから成り、入力した
fsc信号を基準とし、選択信号39に従って色位相信号
21を生成して出力する。即ち、色位相発生回路14で
は、シフタ24が、位相発生クロック22の各周期毎に
fsc信号を内部クロック19を用いてシフトし、fsc信号
に対して所望の位相差を有する色位相信号21を出力す
る。選択回路28は、シフタ24によるシフト量を選択
信号39に従って選択する。この選択信号39は、回路
内部に配設された選択信号生成回路54で生成される。
【0030】図5は、色位相発生回路14の動作を示す
タイミングチャートであり、画面に赤の単一色を表示す
る場合の動作を示している。
【0031】位相発生クロック22はfsc信号の4倍の
周波数を有するので、位相発生クロック22の1クロッ
ク分の周期は、位相に置き換えると 360°÷4=90° となる。シフタ24は、選択信号39に従った選択回路
28によってシフタ量が調整されるので、同図に示すよ
うに、位相差が異なる複数の信号を生成することができ
る。ここで、赤色の表示に必要な信号のfsc信号に対す
る位相差は約90°であるので、選択回路28は、約9
0°に対応するシフト量、つまりfsc信号を位相発生ク
ロック22の1クロック分シフトする量を選択して、シ
フタ24に設定する。これにより、赤色表示用の位相信
号21が、擬似映像信号出力回路16に向けて出力され
る。
【0032】次いで、擬似映像信号出力回路16が、擬
似映像タイミング発生回路15からの擬似同期信号17
と色位相発生回路14からの色位相信号21とを入力し
て合成し、赤色表示用の位相を有する擬似映像信号18
を出力する。これにより、CRT等の画面には、赤の単
一色が表示される。
【0033】上述のように、4・fsc発生回路30がfsc
信号の4倍相当の4・fsc信号を発生させ、色位相発生回
路14がこの4・fsc信号を用いてfsc信号をシフトする
ので、fsc信号との位相差を細かく設定することができ
る。従って、外部発振器からの外部クロックや逓倍され
た信号の周波数の周波数によって制限されることなく、
回路内部で位相差を発生させて、多数色に対応する位相
信号21を生成でき、表示色のバリエーションが豊富に
なる。
【0034】色位相発生回路14では、映像信号の色が
fsc信号との位相差で決まるため、入力する位相発生ク
ロック22の周波数がfsc信号の周波数より高いほど、
位相を細かく分割した位相信号21を生成することがで
きる。従って、多数色に対応する擬似映像信号18を発
生させるためにも、高い周波数の位相発生クロック22
が必要である。本実施形態例では、Max/2fetch回路27
によって、2・fsc信号であるカウンタクロック20から
4・fsc信号を生成したが、例えば、Max/2fetch回路27
と同様の構成を有する別のfetch回路を設けることがで
きる。この場合に、一致検出回路29は、内部高速カウ
ンタ26からの内部カウント値23と、複数のfetch回
路に保持された複数の特定値とを夫々比較し、値が相互
に一致した時点で複数の一致信号34を出力する。更
に、カウンタクロック20と一致信号34との論理和を
とることで、fsc信号のn2倍の周波数を有する位相発生
クロック22を出力することができる。
【0035】本実施形態例では、微分回路25が色副搬
送波信号の立上がり及び立下がりの双方の変加点を夫々
検出することによって、内部クロック19の立上がり又
は立下がりに同期した、fsc信号のn倍の周期を持つカ
ウンタクロック20を生成できた。従って、回路外部か
らfsc信号を直に入力してリタイミングし、更にn進カ
ウンタ12によって水平同期した周期を発生できるの
で、従来は外部発振器等から入力した信号を用いずに、
従来と同等の動作を実現できる。
【0036】このように、本実施形態例では、高価な外
部発振器や高精度の逓倍回路に依存することなく、映像
信号の規格に適合した周期の擬似映像信号18をfsc信
号から生成できる。このため、従来は擬似映像信号を発
生させるだけの目的で必要であった水晶発振器等の高価
な外部発振器、或いは、高精度の逓倍回路が不要にな
る。高速発振回路13の発振周波数は、fsc信号よりも
高速でありさえすれば良く、精度が要求されないので、
廉価に製作でき、擬似映像信号生成回路のコストダウン
に寄与できる。
【0037】また一般に、発振器は、大きなゲインを得
るためにトランジスタサイズが大きくされている。外部
発振器を有する従来のビデオ再生装置では、外部発振器
と擬似映像信号生成回路とが端子接続されるため、基板
上の他の部品や配線に対する影響が出やすい。つまり、
ディジタル部やアナログ部が混在し又は近接するシステ
ムでは、擬似映像信号生成回路は元より、同一基板上の
他の部品も2次高調波等の影響が出やすく、画質の劣化
等の品質上の問題が生じるおそれがある。これに対し、
本擬似映像信号生成回路では、外部発振器が不要なの
で、このような問題を解消できる。
【0038】図6は、第1実施形態例における色位相発
生回路の構成を変更した第2実施形態例の擬似映像信号
生成回路を示すブロック図である。本実施形態例では、
色位相発生回路14’以外の構成は第1実施形態例と同
様であるが、高速発振回路13の出力である内部クロッ
ク19及びリタイミング回路11の出力である位相発生
クロック22は色位相発生回路14’には供給されな
い。即ち、本実施形態例におけるリタイミング回路11
は、図2における微分回路25のみから構成されてい
る。
【0039】色位相発生回路14’は、遅延回路38と
選択回路28とから成り、選択信号39と回路外部から
のfsc信号とを入力し、選択信号39に従って色位相信
号21を生成して出力する。即ち、色位相発生回路1
4’では、選択回路28が遅延回路38の遅延時間を適
宜選択して設定するので、遅延回路38が、入力された
fsc信号を、設定された所定時間分遅延させる。これに
より、所望の表示色に対応する位相差を持つ信号が生成
され、fsc信号と位相差を持つ色位相信号21として出
力される。
【0040】図7は、色位相発生回路14’の動作を示
すタイミングチャートである。同図では、fsc信号に対
して所望の位相差を持つ色位相信号21を生成するため
に、選択回路28によって遅延回路38に遅延量dを設
定している。
【0041】以上のように、本第2実施形態例の擬似映
像信号生成回路によっても、第1実施形態例の擬似映像
信号生成回路と同様の効果を奏することができる。
【0042】図8は、第1実施形態例における色位相発
生回路の構成を変更した第3実施形態例の擬似映像信号
生成回路を示すブロック図である。本実施形態例では、
色位相発生回路14”以外の構成は第1実施形態例と同
様であるが、高速発振回路13の出力である内部クロッ
ク19及びリタイミング回路11の出力である位相発生
クロック22は色位相発生回路14”には供給されな
い。即ち、本実施形態例におけるリタイミング回路11
は、図2における微分回路25のみから構成されてい
る。
【0043】本実施形態例の色位相発生回路14”は、
電位検出回路51と選択回路28とから成り、選択信号
39とfsc信号とを入力し、選択信号39に従って色位
相信号21を生成して出力する。電位検出回路51は回
路外部から入力される正弦波等のfsc信号の電位を検出
し、また、選択回路28は選択信号39の指示に従って
立上がり検出電位及び立下がり検出電位を夫々設定す
る。
【0044】図9は、色位相発生回路14”の動作を示
すタイミングチャートである。電位検出回路51は、立
上がり検出電位A及び立下がり検出電位Bを2つのしき
い値として有しており、入力されたfsc信号の電位を、
選択回路28による検出電位の選択に従って検出する。
【0045】例えば、fsc信号の電位が立上がり検出電
位Aより高くなる時点で、色位相信号21が“1”レベ
ルになり、また、fsc信号の電位が立下がり検出電位B
より低くなる時点で、色位相信号21が“0”レベルに
なる。また、選択回路28によって、立上がり検出電位
がA’、立下がり検出電位がB’に設定された場合に
は、同図の下方側に示す色位相信号21ように、位相が
ずれる。このように、立上がり検出電位及び立下がり検
出電位が、選択回路28によって適宜設定されることに
より、fsc信号に対して所望の位相差を持つ色位相信号
21を生成することができる。
【0046】以上のように、本第3実施形態例の擬似映
像信号生成回路によっても、第1実施形態例の擬似映像
信号生成回路と同様の効果を奏することができる。
【0047】図10は、本発明による第4実施形態例の
擬似映像信号生成回路の構成を示すブロック図である。
この擬似映像信号生成回路は、第1実施形態例の擬似映
像信号生成回路が有していた高速発振回路13を備えて
いない。
【0048】本実施形態例の擬似映像信号生成回路は、
リタイミング回路41と、n進カウンタ42と、擬似映
像タイミング発生回路45と、色位相発生回路44と、
擬似映像信号出力回路46とを備える。
【0049】リタイミング回路41は、動作点選択信号
49と回路外部からのfsc信号とを入力し、fsc信号のレ
ベルを同相又は反転させて生成したカウンタクロック4
3を出力するカウンタクロック出力回路を構成する。n
進カウンタ42は、カウンタクロック43をカウントし
たカウント値32をデコーダ53を介して出力し、カウ
ンタクロック43を所定値までカウントする毎にレベル
が反転しカウンタクロック43を反転させる動作点選択
信号49をデコーダ53を介して出力する信号出力回路
を構成する。
【0050】擬似映像タイミング発生回路45は、n進
カウンタ42からのカウント値32を入力し、映像信号
の規格に適合した同期信号のタイミングを発生させて擬
似同期信号47として出力する。色位相発生回路44
は、回路外部からのfsc信号を入力し、fsc信号に対して
位相差を有する色位相信号50を生成して出力する。擬
似映像信号出力回路46は、擬似映像タイミング発生回
路45からの擬似同期信号47と色位相発生回路44か
らの色位相信号50を入力し、擬似映像信号48を生成
して出力する。
【0051】次に、本実施形態例における擬似映像信号
生成回路の動作を説明する。図11は、擬似映像信号生
成回路における動作を示すタイミングチャートである。
【0052】リタイミング回路41が、回路外部からの
fsc信号とn進カウンタ42からの動作点選択信号49
とを入力すると、動作点選択信号49のレベルに従って
カウンタクロック43を出力する。例えば、動作点選択
信号49が“1”のときには、fsc信号をカウンタクロ
ック43として出力し、動作点選択信号49が“0”の
ときには、fsc信号を反転させた信号をカウンタクロッ
ク43として出力する。
【0053】また、n進カウンタ42は、i+1進の水
平カウンタ部42aと、j+1進の垂直カウンタ部とか
ら成り、水平カウンタ部42aが“0”から“i”まで
カウントする毎に、動作点選択信号49のレベルを
“0”から“1”に、又は“1”から“0”に反転させ
る。水平カウンタ部42aは、カウンタクロック43の
立上がりでレベルが変化するので、動作としては、i+
0.5進のカウンタとして機能する。
【0054】次いで、擬似映像タイミング発生回路45
が、n進カウンタ42からのカウント値32を入力し、
映像信号の規格に適合した同期信号のタイミングを発生
して擬似同期信号47として出力する。一方、色位相発
生回路44は、回路外部からfsc信号を入力し、fsc信号
に対して位相差を発生させ、色位相信号50を出力す
る。これにより、擬似映像信号出力回路46は、色位相
信号50と擬似映像タイミング発生回路45からの擬似
同期信号47とを入力して、擬似映像信号48を生成し
て出力する。
【0055】図12は、本実施形態例の擬似映像信号生
成回路における、映像信号の規格がNTSC映像方式の
場合の動作を示すタイミングチャートである。
【0056】NTSC映像方式の場合には、fsc信号と
水平同期周期1/fHとの関係は、1/fH=455/2・fsc=63.556
μsとして表わされる。この関係式によると、水平同期
の周期を満足させるには、fsc信号の2倍の周波数の信
号を455進でカウントすれば良いことが分かる。つま
り、fsc信号を227.5進でカウントすれば、同様の
効果を得ることができる。
【0057】動作点選択信号49が“0”レベルのとき
には、カウンタクロック43がfsc信号の反転信号であ
るので、n進カウンタ42の水平カウンタ部42aは、
fsc信号の立下がりの変加点に同期してカウントアップ
する。水平カウンタ部42aが227までカウントする
と、動作点選択信号49が反転して“1”レベルに変化
する。一方、動作点選択信号49が“1”レベルのとき
には、カウンタクロック43がfsc信号と同相(正転)
であるので、n進カウンタ42の水平カウンタ部42a
は、fsc信号の立上がりの変加点に同期して再びカウン
トアップする。
【0058】上記のように、本第4実施形態例では、回
路内外のいずれにも発振器を備えることなく、回路外部
からfsc信号を入力するだけで、映像信号の規格に適合
した同期信号の周期を持つ擬似映像信号48を得ること
ができる。また、これに加え、第1実施形態例と同様
に、高価な外部発振器や高精度の逓倍回路に依存するこ
となく、映像信号の規格に適合した周期を有する擬似映
像信号をfsc信号から生成できる。これにより、部品点
数を削減し、コストダウンを図ることができる。
【0059】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の信号生成回路及びカウンタ
は、上記実施形態例の構成にのみ限定されるものではな
く、上記実施形態例の構成から種々の修正及び変更を施
した信号生成回路及びカウンタも、本発明の範囲に含ま
れる。
【0060】
【発明の効果】以上説明したように、本発明によると、
製造コストの低減が可能な擬似映像信号生成回路を得よ
うとする際に、効率の良い周波数n倍の信号生成回路を
提供することができる。また、本発明によると、例えば
227.5カウンタのような1/2刻みのカウントが可能な
カウンタを提供することができる。
【図面の簡単な説明】
【図1】本発明による第1実施形態例の擬似映像信号生
成回路の構成を示すブロック図である。
【図2】第1実施形態例のリタイミング回路を詳細に示
すブロック図である。
【図3】第1実施形態例の擬似映像信号生成回路の動作
を示すタイミングチャートである。
【図4】第1実施形態例の色位相発生回路を詳細に示す
ブロック図である。
【図5】第1実施形態例の色位相発生回路の動作を示す
タイミングチャートである。
【図6】本発明による第2実施形態例の擬似映像信号生
成回路を示すブロック図である。
【図7】第2実施形態例の色位相発生回路の動作を示す
タイミングチャートである。
【図8】本発明による第3実施形態例の擬似映像信号生
成回路の構成を示すブロック図である。
【図9】第3実施形態例における色位相発生回路の動作
を示すタイミングチャートである。
【図10】本発明による第4実施形態例の擬似映像信号
生成回路の構成を示すブロック図である。
【図11】第4実施形態例の擬似映像信号生成回路にお
ける動作を示すタイミングチャートである。
【図12】第4実施形態例の擬似映像信号生成回路にお
けるNTSC映像方式の場合の動作を示すタイミングチ
ャートである。
【図13】従来の擬似映像信号生成回路の一構成例を示
すブロック図である。
【図14】従来の擬似映像信号生成回路で水平同期信号
を生成する際の各信号のタイミングを説明するためのタ
イミングチャートである。
【図15】従来の擬似映像信号生成回路で色位相信号を
生成する際の動作を説明するためのタイミングチャート
である。
【符号の説明】
11、41 リタイミング回路 12、42 n進カウンタ 13 高速発振回路 14、14’、14”、44、色位相発生回路 15、45 擬似映像タイミング発生回路 16、46 擬似映像信号出力回路 25 微分回路 26 内部高速カウンタ 27 Max/2fetch回路 30 4・fsc発生回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 所定の周波数を持つ入力信号の周波数よ
    り高い周波数の内部クロックを出力する発振回路と、 前記入力信号と前記内部クロックとを入力し、前記入力
    信号の立上り及び立下がりの変化に夫々対応する信号で
    あって、前記入力信号の2倍の周波数を有する信号を、
    前記内部クロックに同期してカウンタクロックとして生
    成するカウンタクロック生成回路と、 前記内部クロックをカウントし前記カウンタクロックに
    よってリセットされる内部高速カウンタと、 前記内部高速カウンタが前記カウンタクロックによって
    リセットされる直前の該高速カウンタのカウント値に基
    づいて定められた所定の値と前記内部高速カウンタのカ
    ウント値とが一致したときに一致信号を出力する一致検
    出回路と、を有することを特徴とする入力信号の周波数
    の所定倍数の周波数を有する信号を生成する信号生成回
    路。
  2. 【請求項2】 所定の周波数を持つ入力信号を入力とし
    前記入力信号のレベルを反転させた反転信号を生成し、
    前記入力信号又は前記反転信号を動作点選択信号のレベ
    ルに応じて選択して出力するカウンタクロック出力回路
    と、 前記カウンタクロックをカウントするn(nは自然数)
    進カウンタと、 前記n進カウンタがnカウントする毎にレベルが反転す
    る前記動作点選択信号を生成する回路と、を有すること
    を特徴とするカウンタ。
JP2000271932A 1997-08-06 2000-09-07 信号生成回路及びカウンタ Pending JP2001119711A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000271932A JP2001119711A (ja) 1997-08-06 2000-09-07 信号生成回路及びカウンタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000271932A JP2001119711A (ja) 1997-08-06 2000-09-07 信号生成回路及びカウンタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP21180197A Division JP3221562B2 (ja) 1997-08-06 1997-08-06 擬似映像信号生成回路

Publications (1)

Publication Number Publication Date
JP2001119711A true JP2001119711A (ja) 2001-04-27

Family

ID=18758146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000271932A Pending JP2001119711A (ja) 1997-08-06 2000-09-07 信号生成回路及びカウンタ

Country Status (1)

Country Link
JP (1) JP2001119711A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142812A (ja) * 2011-01-04 2012-07-26 Alpine Electronics Inc 電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142812A (ja) * 2011-01-04 2012-07-26 Alpine Electronics Inc 電子装置

Similar Documents

Publication Publication Date Title
JP3278546B2 (ja) 同期信号発生回路
US7683972B2 (en) Video signal processing apparatus which generates plural clocks and performing video signal processing using the plural clocks
JPS581785B2 (ja) 陰極線管の表示装置
JPS61109380A (ja) テレビジヨン受像機
JP3221562B2 (ja) 擬似映像信号生成回路
JP2001119711A (ja) 信号生成回路及びカウンタ
JPH1155602A (ja) デジタル位相合わせ装置
JPH0748824B2 (ja) 固体撮像素子用クロツク発生器
JP3070053B2 (ja) デジタルpll回路
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
KR930005186B1 (ko) 정지화상 전화기의 동기 발생회로
JPH1169263A (ja) 垂直ブランキング生成回路
Moller et al. A single chip solution for closed caption decoding
JPH1188156A (ja) クロック生成用pll回路
JP3965978B2 (ja) 液晶パネル駆動システム及び液晶表示装置
JPH07226860A (ja) Pll回路
JP2000092507A (ja) クロック周波数変換回路及びその変換方法並びにクロック 周波数変換機能を備えた受像装置
GB2309841A (en) HSYNC pulse synchronisation to local clock without a PLL
JPH10319933A (ja) ドットクロック発生回路
JPH0822276A (ja) サンプリングクロック自動調整方法及びその回路
JPS62180689A (ja) 表示制御クロツク発生回路装置
JPH03242088A (ja) 同期回路
JPH09166970A (ja) ドツトクロツク発生回路及び表示装置
JPH03228473A (ja) 同期信号発生回路
JPH06233260A (ja) 表示用半導体集積回路