JPS61109380A - テレビジヨン受像機 - Google Patents

テレビジヨン受像機

Info

Publication number
JPS61109380A
JPS61109380A JP60245284A JP24528485A JPS61109380A JP S61109380 A JPS61109380 A JP S61109380A JP 60245284 A JP60245284 A JP 60245284A JP 24528485 A JP24528485 A JP 24528485A JP S61109380 A JPS61109380 A JP S61109380A
Authority
JP
Japan
Prior art keywords
signal
clock
clock signal
character
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60245284A
Other languages
English (en)
Inventor
ジユリ タルツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS61109380A publication Critical patent/JPS61109380A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Television Systems (AREA)
  • Studio Circuits (AREA)
  • Synchronizing For Television (AREA)
  • Pulse Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の分野〉 この発明は、受信した画像信号に加えて、あるいは画像
信号の代りに表示するためのラスク走査形式のアルファ
ベット、数字あるい(dグラフィック記号を生成するだ
めの文字発生器を有し、寸だ文字発生器によって生成さ
れる画素のタイミングを制御するための画像信号のカラ
ー・バースト成分にロックされたクロックを含む形式の
テレビジョン受像機またはモニタに関するものである。
〈発明の背景〉 テレテキスト・データ、時間、チャンネル、セット、コ
ンピュータのデータ等の各種の形式の情報を表示するた
めにラスク走査タイトル発生器はテレビジョン受像機で
有用である。代表的な発生器では、個々のアルファベッ
ト、数字あるいはグラフィック記号は読出し専用メモリ
(ROM)に記憶されたドツト・マトリックス・パター
ンで表示される。ROMからの所望のドツト・パターン
を高速バッファに転送し、バッファからの文字ドツトあ
るいはピクセル(画素)をピクセル捷たはドツト・クロ
ックと共に順次シフトすることによって表示用の文字等
が発生される。このように形成された一連の信号は垂直
および水平スィーブとある時間関係をもって映像管に供
給され、ラスク上の所望の位置にドツト・マトリック・
パターンを表示させる、 テレビジョン受像機で使用される周知の形式のスクリー
ン」二表示文字発生器では、文字発生器によって与えら
れる文字素子すなわちピクセルのタイミングを決定する
クロック信号を供給するためにインダクタンス−キャパ
シタンス(LC)寸だ(d抵抗−キャパシタンス(RC
)発振器が使用されている。発振周波数(約5 MHz
 )は表示される文字の最小素子の幅を決定する。表示
された文字の垂直端にでこほこした捷たけノイズを伴っ
た状態が現われるのを防止するために発振器は水平走査
信号に同期すなわちライン・ロックしていなければなら
ない。一般には、発振器は、水平同期パルスが存在する
期間中は動作が停止され、同期パルスが終了すると動作
状態にされるスタートーストンブ形式のものである。
発振器がスクリーン上表示文字発生器と同じ集積回路上
に含捷れている場合は、個別素子からなる外部周波数決
定成分(例えばRL−iだはRC成分)に対する接続用
として集積回路の2個のピンを割当てる必要がある。発
振器のこれらの外部成分は受像機中の他の信号と干渉を
起こす可能性のある電位放射源となるので、アーティフ
ァクト(人為的に生成される好寸しくない信号、ノイズ
等)が表示された映像中に現われるのを防止する々めの
濾波を必要とする。まだ、動作温度の変化や回路成分の
エージングによって表示された文字の水平位置をかなり
変化させる可能性もある。さらに、周知の装置の発振器
素子の少なくとも1個(4周波数可調整でなければなら
ず、捷だテレビジョン受像機のスクリーン上表示形態に
ついての全体のコストに加えて、さらに外部素子用とし
て組立てのだめのプリント回路基板上のスペースを7贋
とする欠点がある。
周波数合成形式のヂューナ用の信号源として、4 MH
zのクリスタル発振器を含むテレビジョン受像機が知ら
れている。こ\で考えている受像機では、スクリーン」
二表示用論理回路は周波数合成同調装置と同じ集積回路
上に含捷れている。前述の観点から、スクリーン上表示
文字発生器用のクロック源として既存の4 MHzクリ
スタル発振器を使用するのが有利であると認められてい
る。従来はいろいろな理由からこの可能性は現実的でな
いと考えられていた。例えば、4MHzの発振器は同調
装置の要求を満たすために連続的に発振する必要がある
。周波数合成論理回路をスタート−ストップ発振器と共
に動作するように設計し直すだめの幾つかの方法が可能
であるとしても、クリスタルのQは非常に高いだめ、ス
クリーン上表示文字発生器の要求に充分に適合するよう
にクリスタル発振器を急速にスタートさせることはでき
ない。代表的なりリスタル発振器が付勢されると、発振
はミリ秒の測定時間の期間でゆっくりと発達して行く。
これはスクリーン上表示文字発生器のクロック・タイミ
ングの要求を満たすには全く遅すぎる。
〈発明の概要〉 この発明は、文字発生器が自走発振器によってクロック
されるテレビジョン受像機において、文字発生器によっ
て与えられる文字素子のタイミングのライン毎の変化を
減少させるだめに必要な条件に適合するものである。こ
\で用いられている1自走“は、受像機に供給されるビ
デオ入力信号のライン周波数が非常に安定して正確であ
っても、発振器がこのライン周波数にロックされていな
いことを意味する。
この発明の実施例による受像機は、表示手段と、この表
示手段にビデオ出力信号を供給するように結合されたビ
デオ処理手段とからなる。ビデオ出力信号は水平同期成
分をもっている。発振器はビデオ出力信号の水平同期成
分に同期していないクロック信号を供給する。文字発生
器は表示手段にラスク走査形式の文字信号を供給してビ
デオ出力信号と共に表示させる。文字信号の各ラインは
複数の文字素子からなっている。文字発生器はクロック
信号路を経て発振器に結合されたタイミング・クロック
入力を有し、文字素子のタイミングをクロック信号に従
って制御する。ビデオ出力信号およびクロック信号に応
答する測定手段は、クロック信号の所定の変移とビデオ
出力信号の水平同期成分との間の時間差を表わす制御信
号を供給する。クロック信号路中に遅延手段が挿入され
ており、制御信号に応答して文字発生器に供給されるク
ロック信号に実効的に遅延を与えて文字素子のタイミン
グのライン毎の変化を減少させる。
〈実施例の詳細な説明〉 以下、この発明を図示の実施例に従って詳細に説明する
。なお、各図面中で同じ素子は同じ参照番号で示す。
第コー図の受像機はアンテナ入力端子上Oを有し、この
アンテナ入力端子は標準放送信号、ケーブル信号、ある
いはビデオ・テープレコーダ、ビデオ・ディスク・ブレ
ヤー、コンピュータ、ビデオ。
ゲーム・ユニット等のRF出力源に結合されている。端
子10は電圧制御チューナ]、2の入力に結合されてお
り、該チューナはこれに供給される信号Slの同調制御
電圧によって比較的多数のテレビジョン・チャンネルの
うちの特定の1つを選択することができる。同調制御信
号Slは通常のFS(周波数合成)同調論理ユニット(
例えば位相ロック・ループPLL ) 1/lによって
供給される。ユニツ)14はクリスタル発振器16によ
って供給される基準信号S2の周波数を受例機の使用者
によって選択された  7所望のテレビジョン・チャン
ネルに関連する数で逓倍する。発振器16を制御するク
リスタル18の周波数は通常NT S C方式のテレビ
ジョン・チャンネルに割当てられた約4 MHz (例
えば、3.90625 MHz)である。
チューナ12の出力信号S3は同調論理ユニット14に
よって受像機の使用者によって選択されたテレビジョン
・チャンネルに対応するIP(中間周波数)信号で、こ
の信号は通常のIP”増幅器、ビデオ検波器、および他
のビデオ信号処理回路(例えば色相および飽和度制御、
AGC回路等)を含むビデオ処理ユニット20に供給さ
れ力。ユニット20は補助入力端子21を有しくこの補
助入力端子21はチューナ12が使用されないときに、
いわゆるモニタ装置中のベースバンド・ビデオ入力信号
源に接続される。ユニット20によって与えられる処理
されたベースバンド・ビデオ信号S4は通常の同期ユニ
ット22および表示ユニット24(例えば映像管、投影
ユニット等)に供給される。ユニット22は表示ユニッ
ト24に供給される垂直同期信号(VS)および水平同
期信号(H3)を発生し、表示ユニット24上に通常の
ラスク走査形式で信号S4を表示させる。
受像機はラスク走査文字発生器2Gを有し、その入力端
子28はビデオ信号S4と共に、寸だ(d〕ビデオ信号
S4の代りに表示ユニット24J、に表示されるべき文
字データ(例えば時間、ヂャンネル表示、テレテキスト
等)の信号源に接続され、出力は表示ユニット24にラ
スク走査形式で文字データ信号S5を供給する。文字発
生器26(d通常の設計に係るもので、同期ユニット2
2によって供給される垂直および水平同期信号(VSお
よびH9)を受信するように結合されだ入力を有し、表
示ユニット24J:に表示されるアルファベット、数字
のデータ、壕だけグラフィック記号の位置を制御する。
この発明の第1の特徴によれば、文字信号S5の個々の
文字素子(すなわち文字ドツトあるいはピクセル)は自
走発振器16から引出される高周波クロック信号S6に
よって制御される。こ5で言うゞ自走“は、発振器16
は非常に安定しており且つ正確であるが、ビデオ信号S
4の水平同期成分と同期していないことを意味し、従っ
てクロック信号S5は、ビデオ信号S4の水平同期成分
H3と中間の位相あるいはタイミング関係をもっている
クロック信号S6は、クリスタル発振器の信号S2を4
MHzのクロック信号S2の複数の位相を発生ずる遅延
ユニット30に供給することによって生成される。木質
的に、制御ユニット40は水平同期信号HSと遅延ユニ
ット30の出力信号S7とを比較し、後桟説明するよう
に、水平同期信号波形の特定の点と最も位相が接近して
生ずる多相クロック信号のうちの特定の1つを識別する
。制御ユニット40はクロック遅延識別信号S8を遅延
選択ユニット50に供給し、遅延選択ユニット50は遅
延されだクロック信号S7の中から文字発生器26のク
ロック入力端子27に供給される最も位相の接近した1
つを選択する。
−に連の点を要約すれば、制御ユニット40は遅延ユニ
ツ)30と共同して水平同期信号H3の所定の点と各ラ
インの開始時におけるクロック信号S2との間の位相差
捷たは時間差を測定し、遅延選択器50によって信号S
2に遅延を与えて文字発生器26に供給されるクロック
信号S6の位相をライン毎の基r1ζで水平同期信号1
−I Sに関して比較的一定に糸11持する。
処理された(遅延された)クロック信号S6のジッタす
なわちライン毎のタイミング変動(d遅延ユニット30
て生成される信号S’7の位相数に比例している。例え
は、クロックのサイクルが8相に分割されていると、文
字発生器26によって生成された表示された文字ドツト
あるいはピクセルのライン毎の最大シックはユクロツク
・サイクルの僅か/8に相当する。径ってクロック信号
S2が水平同期信号H3と位相ロックされていなくても
、H8と同期した表示ユニツ)241:に表示された文
字は垂直方向に一様に整列されている。このようにして
、第1−図の受像機では文字発生に別のライン・ロック
された発振器を必要としない。さらに、スクリーン」二
表示論理素子(30,40,、,50,26)はli’
s同調論理ユニット14と同じ集積回路」二に組込むこ
とができ、それによって文字発生器26用の追加のクロ
ツク入力ピンを全く必要としない。
第2図は第1図のユニット30.40および50の特定
の実施例の詳細な論理ダイヤグラムを示す。
遅延ユニツ)30は縦続接続された8個の遅延素子20
1乃至208からなり、4MHzのクロック信号S2を
受信するだめに結合された入力と、個々の位相のクロッ
ク信号P1乃至P9を供給するだめの出力タップを有し
ている。遅延線の全遅延量は4 MHzクロック信号S
2の1ザイクルの期間よりも若干長く、約300乃至4
00ナノ秒である。このような遅延はN M OS集積
回路」−に適当な長さのポリシリコン信号路中で実現で
きる。あるいは、所望の遅延は各タップ点間に2個の直
列のインバータによって役ることもできる。
第3図に示すように、遅延線30の各部分(201乃至
208)は4 MHzのクロック信号S2を約45ナノ
秒遅延させる。表示された文字の端部ジッタを減少させ
るために、何個の異なる位相を必要とするかによって短
かい遅延あるいは長い、遅延が利用される。実際問題と
して、正確に45ナノ秒の遅延は通常の製造処理ではユ
ニット毎に正確に制御することは出来ないので、あるい
は温度や電圧に伴なう変化を受ける可能性があるので、
論理回路(d遅延のある程度の変化に適合するように設
計されている。特にユニット30の全公称遅延量は、遅
延線の許容変化を考慮して4.MB2のクロック信号S
2の250ナノ秒の期間よりも長い約315ナノ秒に選
択されている。
ユニツ)40は8個のアンド・ゲート211乃至218
からなり、各々は水平同期信号H3を受信するように結
合された第コ−の入力と、クロック信号S2の位相(P
I乃至P9)の各1つを受信するように結合された第2
の入力と、8個のデータ(D)形フリップ・フロップ2
21乃至228の各1つのクロック入力(C)に結合さ
れた出力とを有している。各フリップ・フロップのデー
タ(D)入力は論理値″]−“に相当する正電位源(図
示せず)に接続されている。各フリップ・フロップのリ
セット入力(R1は直ぐに後続するフリップ・フロップ
の真(Q)出力に結合されておす、最後の7リツプ・フ
ロップ228のリセット入力は遅延素子208の出力(
すなわち位相P9)を受信するように結合されている。
遅延選択ユニット50は8個のアンド・ゲート231乃
至238からなり、各アンIJ・ゲートはクロック位相
信号(PL乃至ps)の各1つを受信するように2ti
合された第]の入力と、フリップ・フロップの出力信号
Q]−乃至Q8の対応する1つを受信するように結合さ
れた第2の入力とを有している。例えばグー) 23]
は入力としてPlとQlを受信する。残りのゲートも同
様に結合されている。ゲート231乃至238のすべて
の出力は8個の入力をもったノア・グー1□ 240に
供給され、ノア・ゲートの出力(dD形ラフリップフロ
ップ250のクロック(C)入力に結合されている。イ
ンバータ260はフリップ・フロップ250のQ出力を
そのD(データ)入力に供給し、フリップ・フロップ2
50をそのクロック入力に供給されたパルスの周波数を
2で割るように条件付ける。クロック位相P9はフリッ
プ・70ツブ250のリセット入力に供給され、割算処
理のだめの一致開始位相を与える。
動作においてd−1前述の」:うに遅延ユニット30は
クロック信号S2の9個の位相を与える。水平同期信号
が高レベルのとき(第3図の同期デツプ期間)、グー1
−2]、1乃至2]、8 (tiすへてフリップ・フロ
ップ22]乃至228のクロック入力端子にクロック位
相P]−乃至P9の各1つを供給するように予めFシ定
されている。各フリップ・フロップIdH]−ツ前FD
フリップ、フロップをリセットするので、フリップ・フ
ロップは位相信号によって順次にクロックされて、第3
図に示すようなQ出力信号を供給する。
時間T1では、水平同期パルスH8JI−論理0に変化
し、それによってアンド・ゲート2J]−乃至218の
各々を消勢する。その結果として、フリップ・フロップ
221乃至228の順次クロッキング(d停止し、すべ
ては同期パルスが終了した時間T]における状態に留寸
っている。波形Q、1乃至Q8から明らかなように、時
間T1ではフリップ・70ツブ222(Ql)と22’
7(Q、’7)のみがセット状態にある。これによって
アンド、ゲート232と237が付勢される。残りのア
ンド・ゲート231 、、 233乃至236、および
238はすべて消勢されて、対応するフリップ・フロッ
プけりセットされる。
Tl −T2の期間中は、すべての消勢状態のゲートの
出力はDで、2個の伺勢されたゲート232お」:び2
37の出力は、この期間中のクロック位相P2およびP
’71:共に高レベルであるので、高レベルにある。従
って、ノア・グー1−24.0の出力d−低レベル(0
)である。このときフリップ・70ツブ250は、その
リセット入力に供給された最後の水平同期パルスからリ
セットされてリセット状態にある。時間T2− T3で
は、クロ、ツク位相P2とクロック位相P7は共に低レ
ベルで、ゲート232および237を共に消勢状態にあ
る。この状態では、ノア・ゲート240への8個のすべ
ての入力は低レベルで、ゲート240の出力は正方向に
変化し、時間T3でクロック位相P′7がゲート237
を消勢する1で高レベルに留まっている。フリップ・フ
ロップ250はゲート240の出力の正方向変化によっ
てトリガされ、出力クロック信号S6の第1の半サイク
ルを与える。
その後、ラインの残りの期間中、フリップ・フロップ2
50は、図示のように信号H3の負方向変化の瞬間にお
ける信号H3に関して最も近い位相の信号S2であるク
ロック位相P2の後縁によってトリガ(クロック)され
る。フリップ・フロップ250のクロック時に信号S2
の1サイクルの2分の]の一定の遅延があるので、出力
クロック信号S’7の位相は信号)ISO後端に関して
125ナノ秒だけ遅延される。信号S7のパルス毎のジ
ッタは、本願発明の例ではユニット30の1段の遅延時
間である45ナノ秒に相当する。
【図面の簡単な説明】
第1図はこの発明を実施したテレビジョン受像機のブロ
ック図、 第2図は第1図の受像機のクロック遅延素子および制御
素子の詳細なブロック図、 第3図は第2図の遅延素子および制御素子の動作の特徴
を示す波形図である。 16・・・発振器、20・・ビデオ処理手段、24・・
表示手段、26・・・文字発生手段、30・・・遅延手
段、40・・制御手段、50・・・遅延選択手段。

Claims (1)

    【特許請求の範囲】
  1. (1)表示手段と、 上記表示手段に水平同期成分を有するビデオ出力信号を
    供給するように結合されたビデオ処理手段と、 上記水平同期成分と同期していないクロック信号を供給
    するための発振器と、 上記表示手段に結合されていて、該表示手段上に上記ビ
    デオ信号と共に表示させるための各ラインが複数の文字
    素子からなる文字信号を上記表示手段に供給する出力と
    、上記クロック信号に従って上記文字素子のタイミング
    を制御するためにクロック信号路を経て上記発振器に結
    合されたタイミング・クロック入力とを有する文字発生
    器と、上記ビデオ信号の水平同期成分と上記クロック信
    号とに応答して、これら水平同期成分とクロック信号と
    の間の時間関係に応じて上記文字発生器に供給されるク
    ロック信号に遅延を与える同期手段とからなり、 上記同期手段は、複数のタップを有する遅延手段と、上
    記タップに結合されていて、上記ビデオ出力信号の上記
    水平同期成分に対する遅延されたクロック信号の位相の
    変移を検出し、制御信号を供給するための制御手段と、
    出力端子と、上記制御信号に応答して上記タップを上記
    出力手段に選択的に結合するための選択手段とからなる
    、テレビジョン受像機。
JP60245284A 1984-10-31 1985-10-30 テレビジヨン受像機 Pending JPS61109380A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/666,862 US4623925A (en) 1984-10-31 1984-10-31 Television receiver having character generator with non-line locked clock oscillator
US666862 1996-06-19

Publications (1)

Publication Number Publication Date
JPS61109380A true JPS61109380A (ja) 1986-05-27

Family

ID=24675810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60245284A Pending JPS61109380A (ja) 1984-10-31 1985-10-30 テレビジヨン受像機

Country Status (12)

Country Link
US (1) US4623925A (ja)
JP (1) JPS61109380A (ja)
KR (1) KR930001448B1 (ja)
CN (1) CN1003486B (ja)
AU (1) AU573042B2 (ja)
CA (1) CA1241433A (ja)
DK (1) DK168182B1 (ja)
ES (1) ES8707834A1 (ja)
FI (1) FI79008C (ja)
NZ (1) NZ214002A (ja)
PT (1) PT81381B (ja)
ZA (1) ZA858346B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864399A (en) * 1987-03-31 1989-09-05 Rca Licensing Corporation Television receiver having skew corrected clock
US4736237A (en) * 1987-03-31 1988-04-05 Rca Corporation Chroma demodulation apparatus for use with skew corrected clock signal
AT393428B (de) * 1989-01-27 1991-10-25 Philips Nv System zum wiedergeben von bildsignalen von einem bandfoermigen aufzeichnungstraeger
US4992874A (en) * 1989-07-03 1991-02-12 Rca Licensing Corporation Method and apparatus for correcting timing errors as for a multi-picture display
AU6713696A (en) * 1995-08-01 1997-02-26 Auravision Corporation Transition aligned video synchronization system
JPH10260663A (ja) * 1997-01-14 1998-09-29 Toshiba Corp ジッタ補正回路および平面表示装置
JP3993297B2 (ja) * 1998-04-01 2007-10-17 三菱電機株式会社 制御回路
US6292225B1 (en) * 1999-05-07 2001-09-18 Sony Corporation Precision horizontal positioning system
US6943844B2 (en) * 2001-06-13 2005-09-13 Intel Corporation Adjusting pixel clock
US7136109B2 (en) * 2002-03-22 2006-11-14 Pelco Self-adjusting pixel clock and method therefor
WO2009069244A1 (ja) * 2007-11-30 2009-06-04 Panasonic Corporation 送信方法および送信装置
JP6263862B2 (ja) * 2013-04-26 2018-01-24 株式会社Jvcケンウッド 液晶表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792984A (en) * 1980-12-01 1982-06-09 Seikosha Co Ltd Circuit for generating synchronizing signal
JPS59140485A (ja) * 1983-01-31 1984-08-11 シャープ株式会社 テレビジヨン文字表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464679A (en) * 1981-07-06 1984-08-07 Rca Corporation Method and apparatus for operating a microprocessor in synchronism with a video signal
US4631585A (en) * 1984-05-07 1986-12-23 Rca Corporation Apparatus for synchronizing the operation of a microprocessor with a television synchronization signal useful in generating an on-screen character display
US4727362A (en) * 1984-07-16 1988-02-23 International Business Machines Corporation Digital display system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792984A (en) * 1980-12-01 1982-06-09 Seikosha Co Ltd Circuit for generating synchronizing signal
JPS59140485A (ja) * 1983-01-31 1984-08-11 シャープ株式会社 テレビジヨン文字表示装置

Also Published As

Publication number Publication date
AU4902285A (en) 1986-05-08
PT81381B (pt) 1987-09-18
FI79008C (fi) 1989-10-10
US4623925A (en) 1986-11-18
FI854166A0 (fi) 1985-10-24
CA1241433A (en) 1988-08-30
CN85107479A (zh) 1987-06-03
ES548163A0 (es) 1987-08-16
ES8707834A1 (es) 1987-08-16
DK498985A (da) 1986-05-01
PT81381A (en) 1985-11-01
CN1003486B (zh) 1989-03-01
FI854166L (fi) 1986-05-01
KR930001448B1 (ko) 1993-02-27
AU573042B2 (en) 1988-05-26
DK498985D0 (da) 1985-10-30
ZA858346B (en) 1986-07-30
DK168182B1 (da) 1994-02-21
NZ214002A (en) 1989-07-27
KR860003735A (ko) 1986-05-28
FI79008B (fi) 1989-06-30

Similar Documents

Publication Publication Date Title
US4713621A (en) Phase synchronization circuit
JP3120993B2 (ja) 複合規格オン・スクリーン表示を有する映像制御装置
JP2833144B2 (ja) 表示位置設定を有するtv受像機の複合規格オン・スクリーン表示装置および表示位置設定方法
KR930006455B1 (ko) 화상 신호 발생 장치
JPS61109380A (ja) テレビジヨン受像機
EP0180450B1 (en) Television display apparatus having character generator with non-line-locked clock
US4228433A (en) Information display position-defining circuit for a cathode ray tube
US6879321B2 (en) Display position control apparatus
US6133900A (en) OSD device capable of maintaining the size of displayed OSD data at a constant in a multisync monitor regardless of a frequency of a horizontal synchronous signal
US4524387A (en) Synchronization input for television receiver on-screen alphanumeric display
JPS61172484A (ja) ビデオフイ−ルドデコ−ダ
KR19990006211A (ko) 동기 신호 검출 회로 및 방법
JPH0546134A (ja) 映像表示装置
KR890004217B1 (ko) 위상동기회로
JP3221562B2 (ja) 擬似映像信号生成回路
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
KR100237421B1 (ko) 액정표시장치 출력신호의 주사선수 변환장치
JP3257490B2 (ja) 同期保護回路及び方法
JP3199933B2 (ja) 選局回路
EP0868081A1 (en) Clock phase synchronizing circuit
JPH1169263A (ja) 垂直ブランキング生成回路
KR200141097Y1 (ko) 문자 흔들림 방지 회로
KR930005811B1 (ko) 표시제어장치 및 이를 집적화한 반도체 집적회로장치
KR0159313B1 (ko) 수평동기신호 발생회로
JP2000244768A (ja) 映像信号処理回路