CN85107479A - 具有带非线性锁定时钟脉冲振荡器的发生器的电视接收机 - Google Patents
具有带非线性锁定时钟脉冲振荡器的发生器的电视接收机 Download PDFInfo
- Publication number
- CN85107479A CN85107479A CN85107479.0A CN85107479A CN85107479A CN 85107479 A CN85107479 A CN 85107479A CN 85107479 A CN85107479 A CN 85107479A CN 85107479 A CN85107479 A CN 85107479A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- signal
- clock pulse
- character
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Systems (AREA)
- Studio Circuits (AREA)
- Synchronizing For Television (AREA)
- Pulse Circuits (AREA)
Abstract
在接收机里的字符发生器(26)以屏面扫描方式提供字符信号,以便随被接收的视频信号一起显示。振荡器(16)与视频信号水平同步分量不同步,它把时钟脉冲信号送到字符发生器以控制字符单元的记时。控制装置(40)提供代表时钟脉冲信号和水平同步分量之间的时间差的控制信号。放在时钟脉冲信号通路中的延迟装置(30)选择性地给时钟脉冲信号延迟,这个延迟是对该控制信号进行响应而发生的,以便在对被显示的字符单元记时时减少行与行间的变化。
Description
本发明涉及有字符发生器的一类电视接收机或监视器,该字符发生器以屏面扫描方式产生字母数字式字符或图形符号,这些符号与接收的“画面”信号一同(或代替它)显示,电视接收机还包括对字符发生器产生的画面单元的记时进行控制的时钟。
屏面扫描字幕发生器用在电视接收机中显示各种类型的信息,如遥控电极数据、时间、信道设置和计算机数据等等是有效的。在一种典型的发生器里,单个字母数字字符或图形符号由存储在只读存储器(ROM)里的光点矩阵图形表示。供显示的字符是这样产生的,即把所需要的光点图形从ROM转换到高速缓冲存储器中,并且用光点或象素时钟脉冲顺序地把字符的“光点”或“象素”从缓冲存储器中移出来。这样形成的串行信号以相对于水平和垂直扫描定时关系送到显象管上,从而在屏面的要求位置上显示光点矩阵图形。
在已知的用于电视接收机里的屏上显示(OSD)字符发生器中,用感容(LC)或阻容(RC)振荡器提供时钟脉冲信号,时钟脉冲信号确定字符发生器给出的字符单元或“象素”的定时。振荡器频率(约为5MHz)决定被显示字符的最小单元的宽度。振荡器必须与水平扫描信号同步或“行锁定”,以避免被显示字符的垂直边缘不规则或出现噪声。作为典型,振荡器是“启闭”型的,启闭型振荡器在水平同步脉冲存在期间停止,而在同步脉冲终止时启动。
振荡器与ODS字符发生器处在同一集成电路里,集成电路两条引线必须是专用的,以便提供离散的外部频率确定元件(即RL或RC单元)的连接。振荡器的这些外部元件提供可能的輻射源,它可与接收机里的其他信号发生干扰,因而要求滤掉它,以免在图象上出现膺象。另一个问题是为了对被显示字符进行正确定位,可能要求LC或RC振荡器元件的容许偏差有一个因数调节。而且,工作温度的变化和电路元件的老化可能导致显示字符的水平位置明显地改变。其它的缺点是,在已知的系统中至少有一个振荡器元件必须是频率可调的,而且外部元件要求印刷电路板留出安装它们的空间,这一点也给电视接收机的OSD特征的总经费又加上了一笔新费用。
众所周知,电视接收机包括一个4MHz晶体振荡器作为调谐器频率合成式样。对接收机的考虑是:其中屏幕显示逻辑电路被包括在同一集成电路上做为频率合成调谐系统。根据前面所述,认为利用现有的4MHz晶体振荡器作为时钟脉冲源供OSD字符发生器使用是有利的。因此,鉴于各种理由,并不认为这种可能性是可行的。例如,4MHz振荡器必须连续调谐以满足调谐系统的要求。但是,即使有某种方法重新设计与启闭振荡器配合工作的频率合成器逻辑,但晶体振荡器也不能迅速启动满足OSD发生器的需要,因为晶体有很高的“Q”值。当典型的晶体振荡器启动时,它所产生振荡周期慢到以毫秒计。这是很慢的,不能满足OSD字符发生器的时钟脉冲记时的要求。
本发明的目的在于满足这样一种需要,即减小电视接收机中字符发生器所提供的字符单元记时中行与行间的变化,其中字符发生器由自由调谐振荡器记时。当在此中使用时,“自由”调谐意味着振荡器不对送到接收机(尽管它有很高的稳定的和精确的频率)的视频输入信号的行频锁定。
体现本发明的接收机包括一个显示装置和一个视频处理装置,后者被耦合,从而把视频输出信号送到显示装置上,视频输出信号有水平同步分量。振荡器装置提供一个时钟脉冲信号,此信号与视频输出信号的水平同步分量不同步。字符发生器装置以屏面扫描方式把字符信号送到显示视频输出信号的显示装置上,字符信号的每一行包括多个字符单元。字符发生器装置有一通过时钟脉冲信号通道耦合于振荡器装置的记录时钟脉冲输入振荡器装置根据时钟脉冲信号控制字符单元的记时。一个对视频输出信号和时钟脉冲信号响应的测量装置给出表示给定时钟脉冲信号的转变和视频信号的水平同步分量之间的时间差的控制信号。一个延迟装置放在用于有效给予延迟信号的时钟脉冲通道中,该时钟脉冲信号对该控制信号作出响应,被送到字符发生器装置里,以便在字符单元的记时中减小行与行之间的变化。
本发明以附图说明,在附图中,相同的部件标上相同的标记,在附图中:
图1是具体实现本发明的电视接收机方框图;
图2是图1所示接收机的时钟脉冲延迟和控制单元的详细方框图;
图3是一个波形图,它说明了图2所示的延迟和控制单元的操作的某些方面;
图1的接收机包括用于连接射频(RF)调制视频信号源的天线输入端10天线,此视频信号可以是标准的广播信号、电缆信号或视频磁带录音机的射频输出,该接收机还包括电视唱片机、计算机,电视游艺设备等。端点10连到电压控制调谐器12的输入端,调谐器12通过对送给它的信号S1进行控制电路调谐能够选择比较多的电视通道其中之一。调谐控制信号S1由一般的FS(频率合成)调谐逻辑装置14(即锁相环,PLL)提供。装置14使用由晶体振荡器16提供的参考信号S2的频率与一个数字相乘,该数字与接收机用户选择的需要的电视频道有关。对NTSC标准电视频道分配来说,控制振荡器16的晶体18的频率典型值为4MHz(即:3.90625MHz)。
调谐器12的输出信号S3是一个IF(中频)信号,它与接收机用户通过调谐逻辑装置14选择的TV频道相对应,并且S3被送到视频处理装置20,装置20包括普通的IF放大器,视频检波器和视频信号处理电路(即:色调和饱和度控制、自动增益控制(AGC电路等)。在所谓的“监视”应用中,当不使用调谐器12时,装置20包括用来连接基带视频输入信号源的辅助(AUX)输入端。装置20提供的处理过的基带视频信号S4加到普通同步装置22和显示装置24(即:显象管、投影装置或类似设备)上。装置22为显示装置24产生垂直同步信号(VS)和水平同步信号(HS),以便在装置24上以普通屏面扫描方式显示信号S4。
接收机包括屏面扫描字符产生器26,26有一个输入端28与字符数据(即:时间、频道识别、电传信号等)源连接,而字符数据与视频信号S4一同或代替它在装置24上显示,26还有一个输出,该输出以屏面扫描字符形式把字符数据信号(S5)送到装置24上。发生器26为一般设计,它包括这样一些输入,这些输入被耦合以接收同步装置22提供的垂直和水平同步信号(分别为VS和HS),这些信号用来控制在装置24上显示的字母数字数据或图形符号的位置。
根据本发明的第一方面,字符信号S5的单个字符单元(即:字符“光点”或象素)的记时由来自自激振荡器16的高频时钟脉冲信号S6的装置控制。这里所用的术语“自激”意思是:虽然振荡器16很稳定很精确,但它与视频信号S4的水平同步分量不同步,因此,时钟脉冲信号S2相对于视频信号S4的水平同步分量HS有不定的相位或记时关系。
把晶体振荡器信号S2加到延迟装置30上产生时钟脉冲信号S6,延迟装置30产生时钟脉冲信号S2(4MHz)的许多相位。实质上,控制装置40把水平同步信号HS与延迟装置30的输出信号S7比较,从而识别出多相位时钟脉冲信号中的特定的一个,该特定信号象下面还要详细描述的那样,水平同步信号波形的某一特定点严格同相位。装置40把时钟脉冲延迟识别信号S8送到延迟选择器装置50上,而50又在被延迟的时钟脉冲信号S7中选择严格同相位的一个信号,将它供给字符发生器26的时钟信号输入端27。
综上所述,控制装置40与延迟装置30一起测量水平同步信号HS上的给定点和每行开始处的时钟脉冲信号S2之间的相位或时间差,并且通过延迟选择器50对信号S2进行有效地延迟,以便使送到发生器26上的时钟脉冲信号S6的相位相对于逐行基线上的水平同步信号HS保持恒定。处理过的(延迟)时钟脉冲信号S6的“不稳定性”或行与行间的时间变化是与延迟装置30中产生的信号S7的相位数量成比例的。例如,如果时钟脉冲周期分成8个相位,则由发生器26产生的显示字符点或象素的最大行间不稳定将仅对应于一个时钟脉冲周期的八分之一。因此,即使时钟脉冲信号S2没有对水平同步信号HS相位锁定,显示装置24的字符(与HS同步)也将具有均匀的垂直排列。这样,在图1的接收机里不需要用分立的“行锁定”振荡器来产生字符。
此外,“屏上显示”逻辑单元(30、40、50、26)可以做在同一集成电路中作为FS调谐逻辑装置14,由此消除需要对字符发生器26附加任何时钟脉冲输入引线的情况。
图上是用来说明图1的装置30、40和50具体仪器的详细逻辑图。延迟装置30包括8个串联的延迟单元(201~208),8个延迟单元具有被耦合的一个输入去接收4MHz的时钟脉冲信号S2,还有一些输出抽头,它们提供时钟脉冲信号(P1~P9)的各个相位。延迟线的总延迟稍微大于4MHz时钟脉冲信号S2的一个(1)周期的时间,也就是大约300到400毫微秒。如此延迟能够在NMOS集成电路中的适当长度的多晶硅信号路径上实现。另一方面,所要求的延迟可通过在每个接点之间的一系列转换器实现(2)。
正象在图3中说明的,延迟线30的每一段(201~208)对4MHz时钟脉冲信号S2的延迟为45毫微秒。较短或较长的延迟也可以使用,这取决于为了减少被显示字符边缘的不稳定需要多少不同的相位。因为,作为一个实际问题,在普通制造过程中,从一个装置到另一个装置正好为45毫微秒的延迟不可能得到精确控制,或者随温度或电压的改变而变化,所以设计了逻辑电路去调节延迟中的适当的变化。具体地说,装置30总的正常延迟选择为大约315毫微秒,这个值比4MHz时钟脉冲信号S2的250毫微秒周期稍长,从而允许延迟线有容限变化。
装置40包括8个与门211~218,每个与门都被耦合的第一个输入,该输入接收水平同步信号HS,还有被耦合的第二个输入,它用来接收各个时钟脉冲信号S2相位(P1~P9),而它的输出与8个数据(“D”)型的触发器221-228中的每一个的时钟脉冲输入(“C”)耦合。每个触发器的数据(“D”)输入与相位于逻辑“1”值的正电位电源(未示出)相连。每个触发器有一个重置输入(R),随着最后的触发器228的重置输入被耦合去接收延迟单元208(即相位P9)的输出,则重置输入(R)与紧随其后的触发器的“真实”(Q)输出耦合。
延迟选择器装置50包括8个与门231~238,每个与门均有第一输入,该输入被耦合去接收各个时钟相位信号(P1~P8),与门还有第二个输入,该输入被耦合去接收触发器输出信号Q~Q8的相应各个值。例如,门231接收P1和Q1作为输入。其余的门也做类似的连接,门231~238的全部输出连到一个八输入或非门(NOR)240上,240有个输出与“D”触发器250的时钟脉冲(C)输入相耦合。转换器260把触发器250的Q输出加到它的D(数据)输入上,以调节触发器250,以使加到它的时钟脉冲输入上的各脉冲的频率被2除。时钟脉冲相位9加到触发器250的重置输入上,从而给除法过程提供一致的开始相位。
在操作中,如前所述,延迟装置30提供9个时钟脉冲信号S2的相位。当水平同步信号是高电平时(即图3中的同步触点间隔)门211~218是完全事先准备好的,从而把时钟脉冲的各个相位P1~P9加到触发器221~228的时钟脉冲各输入终端上。因为每个触发器重置它前面的一个,从而触发器通过相位信号依次被计时,这样就提供图3所示的“Q”输出信号。
在时间T1时,水平同步脉冲HS产生向逻辑零的转换,因此使每个与门211~218截止。结果,当同步脉冲“结束”时触发器211~228的顺序计时停止,并且所有各门均保持它在时间T1上的状态。从波形Q1~Q8中可以看出,在时间T1上只有触发器222(Q)和227(Q)处在置位(SET)状态。这样能启动与门233和237。剩下的与门231、233~236和238完全被截止,因为相应的触发器得到重置了。
在时间间隔T1~T2内,所有截止门的输出均为零,而预先准备好的两个门232和237的输出是高电平,这是因为在这个时间间隔内,时钟脉冲相位P2和P7都是高的。因此,或非门240的输出是低的(逻辑零)。同时,触发器250处在重置状态,它被从加到的重置输入端的最后的水平同步脉冲重置。在时间间隔T2~T3内,时钟脉冲相位P2和相位P7是低的,因此,截止门232和237。对于这种状态,对或非门240的全部8个输入都是低的,而门240的输出产生正的变换,并保持高电平,直到在时间T3时钟脉冲相位P7截止门237为止。触发器250由门240输出的正变换触发,从而得到输出时钟信号S6的头半个周期。
此后,对于该行的剩余部分,触发器250由时钟脉冲相位P2的后沿触发,如图所示,在信号HS的负变换的瞬间,相位P2是信号SS2中最靠近信号HS的相位。因为,在记时触发器250中有信号SS2的一个周期的一半的恒定延迟,所以输出时钟脉冲信号S7的脉冲到脉冲间的不稳定与装置30的一级延迟时间相对应,在本发明的这个例子中,此延迟时间为45毫微秒。
Claims (2)
1、一个电视接收机,它包括:
显示装置;
被耦合用来把视频输出信号供给上述显示装置(24)的视频处理装置(20),上述视频输出信号有一个水平同步分量;
用于提供与上述水平同步分量不同步的时钟脉冲信号的振荡器装置(16);
把输出耦合到上述显示装置(24)的字符发生器装置(26),这种耦合用于以屏面扫描方式向显示装置提供字符信号,以便在上述显示装置上显示上述的字符信号,上述字符信号的每一条线包含许多字符单元,具有记时时钟脉冲输入的上述字符发生器装置(26)通过时钟脉冲信号通路连到上述的振荡器置上,以便按照上述时钟脉冲信号控制上述字符单元的记时。
同步装置(30、40、50)对上述视频信号的水平同步分量及上述时钟脉冲信号做出响应,以便对上述水平同步分量和上述时钟脉冲信号间的时间关系作出响应,为加到上述字符发生器上的时钟脉冲信号产生一个延迟,其特征在于:上述同步装置包括:
有多个抽头的延迟装置(30);
连接到上述抽头的控制装置(40),此装置用于检测被延迟时钟脉冲信号相位相对于上述视频输出信号的上述水平同步分量的转换,并提供控制信号;
输出终端;
响应上述控制信号的选择器装置(50),此装置有选择地把上述抽头连到上述输出终端上。
2、根据权利要求1所述的电视接收机,其特征在于:
上述延迟装置(30)与上述振荡器装置(16)连接,用来提供上述时钟脉冲信号的多个相位;
上述控制装置(40)与上述延迟装置(30)连接,用于提供指示器信号,该指示器信号用来对上述相位之一进行识别,这个相位与上述视频输出信号的上述水平同步分量有特定的记时关系;
上述择择器装置(50)与上述抽头连接,并响应于上述指示器信号,以便把上述的那个相位耦合到上述字符发生器(26)的上述记时时钟脉冲输入端,以减少上述字符记时单元的记时中的行与行间的变化。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/666,862 US4623925A (en) | 1984-10-31 | 1984-10-31 | Television receiver having character generator with non-line locked clock oscillator |
US666862 | 1996-06-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN85107479A true CN85107479A (zh) | 1987-06-03 |
CN1003486B CN1003486B (zh) | 1989-03-01 |
Family
ID=24675810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN85107479.0A Expired CN1003486B (zh) | 1984-10-31 | 1985-10-10 | 具有带非线性锁定时钟脉冲振荡器的发生器的电视接收机 |
Country Status (12)
Country | Link |
---|---|
US (1) | US4623925A (zh) |
JP (1) | JPS61109380A (zh) |
KR (1) | KR930001448B1 (zh) |
CN (1) | CN1003486B (zh) |
AU (1) | AU573042B2 (zh) |
CA (1) | CA1241433A (zh) |
DK (1) | DK168182B1 (zh) |
ES (1) | ES8707834A1 (zh) |
FI (1) | FI79008C (zh) |
NZ (1) | NZ214002A (zh) |
PT (1) | PT81381B (zh) |
ZA (1) | ZA858346B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101874380A (zh) * | 2007-11-30 | 2010-10-27 | 松下电器产业株式会社 | 发送方法以及发送装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4864399A (en) * | 1987-03-31 | 1989-09-05 | Rca Licensing Corporation | Television receiver having skew corrected clock |
US4736237A (en) * | 1987-03-31 | 1988-04-05 | Rca Corporation | Chroma demodulation apparatus for use with skew corrected clock signal |
AT393428B (de) * | 1989-01-27 | 1991-10-25 | Philips Nv | System zum wiedergeben von bildsignalen von einem bandfoermigen aufzeichnungstraeger |
US4992874A (en) * | 1989-07-03 | 1991-02-12 | Rca Licensing Corporation | Method and apparatus for correcting timing errors as for a multi-picture display |
AU6713696A (en) * | 1995-08-01 | 1997-02-26 | Auravision Corporation | Transition aligned video synchronization system |
JPH10260663A (ja) * | 1997-01-14 | 1998-09-29 | Toshiba Corp | ジッタ補正回路および平面表示装置 |
JP3993297B2 (ja) * | 1998-04-01 | 2007-10-17 | 三菱電機株式会社 | 制御回路 |
US6292225B1 (en) * | 1999-05-07 | 2001-09-18 | Sony Corporation | Precision horizontal positioning system |
US6943844B2 (en) * | 2001-06-13 | 2005-09-13 | Intel Corporation | Adjusting pixel clock |
US7136109B2 (en) * | 2002-03-22 | 2006-11-14 | Pelco | Self-adjusting pixel clock and method therefor |
JP6263862B2 (ja) * | 2013-04-26 | 2018-01-24 | 株式会社Jvcケンウッド | 液晶表示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5792984A (en) * | 1980-12-01 | 1982-06-09 | Seikosha Co Ltd | Circuit for generating synchronizing signal |
US4464679A (en) * | 1981-07-06 | 1984-08-07 | Rca Corporation | Method and apparatus for operating a microprocessor in synchronism with a video signal |
JPS59140485A (ja) * | 1983-01-31 | 1984-08-11 | シャープ株式会社 | テレビジヨン文字表示装置 |
US4631585A (en) * | 1984-05-07 | 1986-12-23 | Rca Corporation | Apparatus for synchronizing the operation of a microprocessor with a television synchronization signal useful in generating an on-screen character display |
US4727362A (en) * | 1984-07-16 | 1988-02-23 | International Business Machines Corporation | Digital display system |
-
1984
- 1984-10-31 US US06/666,862 patent/US4623925A/en not_active Expired - Lifetime
-
1985
- 1985-10-10 CN CN85107479.0A patent/CN1003486B/zh not_active Expired
- 1985-10-16 CA CA000493124A patent/CA1241433A/en not_active Expired
- 1985-10-24 ES ES548163A patent/ES8707834A1/es not_active Expired
- 1985-10-24 AU AU49022/85A patent/AU573042B2/en not_active Expired
- 1985-10-24 FI FI854166A patent/FI79008C/fi not_active IP Right Cessation
- 1985-10-25 PT PT81381A patent/PT81381B/pt unknown
- 1985-10-30 DK DK498985A patent/DK168182B1/da active
- 1985-10-30 KR KR1019850008043A patent/KR930001448B1/ko not_active IP Right Cessation
- 1985-10-30 ZA ZA858346A patent/ZA858346B/xx unknown
- 1985-10-30 JP JP60245284A patent/JPS61109380A/ja active Pending
- 1985-10-30 NZ NZ214002A patent/NZ214002A/xx unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101874380A (zh) * | 2007-11-30 | 2010-10-27 | 松下电器产业株式会社 | 发送方法以及发送装置 |
Also Published As
Publication number | Publication date |
---|---|
AU4902285A (en) | 1986-05-08 |
PT81381B (pt) | 1987-09-18 |
JPS61109380A (ja) | 1986-05-27 |
FI79008C (fi) | 1989-10-10 |
US4623925A (en) | 1986-11-18 |
FI854166A0 (fi) | 1985-10-24 |
CA1241433A (en) | 1988-08-30 |
ES548163A0 (es) | 1987-08-16 |
ES8707834A1 (es) | 1987-08-16 |
DK498985A (da) | 1986-05-01 |
PT81381A (en) | 1985-11-01 |
CN1003486B (zh) | 1989-03-01 |
FI854166L (fi) | 1986-05-01 |
KR930001448B1 (ko) | 1993-02-27 |
AU573042B2 (en) | 1988-05-26 |
DK498985D0 (da) | 1985-10-30 |
ZA858346B (en) | 1986-07-30 |
DK168182B1 (da) | 1994-02-21 |
NZ214002A (en) | 1989-07-27 |
KR860003735A (ko) | 1986-05-28 |
FI79008B (fi) | 1989-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0218406A2 (en) | Sampling clock generation circuit | |
CN85107479A (zh) | 具有带非线性锁定时钟脉冲振荡器的发生器的电视接收机 | |
EP1056285A2 (en) | Video display apparatus capable of displaying video signals of a plurality of types with different specifications | |
GB2091509A (en) | Monitoring apparatus and method utilizing signal injection for determining channel reception of video receivers | |
CN1040604C (zh) | 视频信号的奇数/偶数场检测器 | |
KR200204617Y1 (ko) | Lcd모니터의 수직화면 제어장치 | |
US6028641A (en) | Device and method for generating a stable system clock in HDTV | |
US4228433A (en) | Information display position-defining circuit for a cathode ray tube | |
EP0180450A2 (en) | Television display apparatus having character generator with non-line-locked clock | |
US5565928A (en) | Circuit for generating a scan at a multiple of a synchronizing signal | |
US6130708A (en) | Trigger generator and waveform monitor | |
KR100389774B1 (ko) | 수직위치지터제거회로및정보의수직위치에서지터를제거하는방법,및수직위치지터제거회로와디스플레이장치를포함하는화상디스플레이장치 | |
EP0316946B1 (en) | Video signal hard copying apparatus | |
US6195087B1 (en) | Method and device for preventing the jumping phenomenon of an OSD display region on a monitor screen | |
EP0881621A1 (en) | Scan conversion adjustment circuit for liquid crystal display | |
FR2571162A1 (fr) | Circuit de base de temps permettant de faire varier le format horizontal d'un visuel a balayage par trame. | |
US4701753A (en) | Video display terminal with multi frequency dot clock | |
US4020484A (en) | Segmented character generator for use with a television receiver | |
CN1033127C (zh) | 提高水平时间计数精确度的视频信号处理设备 | |
KR19990009340A (ko) | 망동기 장치 및 방법 | |
JPH10228266A (ja) | 液晶表示装置 | |
JPS6153880A (ja) | 文字画像表示制御装置 | |
JP2936563B2 (ja) | 映像表示装置 | |
KR0174925B1 (ko) | 피디피에서의 영상신호 선택장치 | |
KR920008835Y1 (ko) | 텔레텍스트(Teletext)내장형 TV 수상기용 수직동기 검출장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |