CN1003486B - 具有带非线性锁定时钟脉冲振荡器的发生器的电视接收机 - Google Patents
具有带非线性锁定时钟脉冲振荡器的发生器的电视接收机 Download PDFInfo
- Publication number
- CN1003486B CN1003486B CN85107479.0A CN85107479A CN1003486B CN 1003486 B CN1003486 B CN 1003486B CN 85107479 A CN85107479 A CN 85107479A CN 1003486 B CN1003486 B CN 1003486B
- Authority
- CN
- China
- Prior art keywords
- signal
- character
- clock pulse
- generator
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Systems (AREA)
- Pulse Circuits (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Abstract
在接收机里的字符发生器(26)以屏面扫描方式提供字符信号,以便随被接收的视频信号一起显示。振荡器(16)与视频信号水平同步分量不同步,它把时钟脉冲信号送到字符发生器以控制字符单元的计时。控制装置(40)提供代表时钟脉冲信号和水平同步分量之间的时间差的控制信号。放在时钟脉冲信号通路中的延迟装置(30)响应该控制信号而可选择性地给时钟脉冲信号延迟,以便在对被显示的字符单元计时时减少行与行间的变化。
Description
本发明涉及有字符发生器的一类电视接收机或监视器,该字符发生器以屏面扫描方式产生字母数式字符或图形符号,以便与接收的“图像”信号一同(或代替接收的“图像”信号)显示,这类电视接收机还包括对字符发生器产生的画面单元的计时进行控制的时钟。
屏面扫描字幕发生器用在电视接收机中显示各种类型的信息,如遥控电文数据、时间、信道设置和计算机数据等等是有效的。在一种典型的发生器里,单个字母数字符或图形符号由存储在只读存储器(ROM)里的光点矩阵图形表示。供显示的字符是这样产生的,即所需要的光点图形从ROM转换到高速缓冲存储器中,并且用光点或象素时钟脉冲顺序地把字符的“光点”或“象素”从缓冲存储器中移出来。这样形成的串行信号以相对于水平和垂直扫描定时关系送到显象管上,从而在屏面的要求位置上显示光点矩阵图形。
在已知的用于电视接收机里的屏上显示(OSD)字符发生器中,用感容(LC)或阻容(RC)振荡器提供时钟脉冲信号,该时钟脉冲信号确定字符发生器给出的字符单元或“象素”的定时。振荡器频率(约为5MHz)决定被显示字符的最小单元的宽度。振荡器必须与水平扫描信号同步或“行锁定”,以避免被显示字符的垂直边缘出现不规则或噪声。作为典型,振荡器是“启闭”型的,启闭型振荡器在水平同步脉冲存在期间停止,而在同步脉冲终止时启动。
振荡器与SOD字符发生器处在同一集成电路里的情况下,集成电路两条引线必须是专用的,以便提供离散的外部频率确定元件(即RL或RC单元)的连接。振荡器的这些外部元件提供可能的辐射源,它可与接收机里的其他信号发生干扰,因而要求滤掉它,以免在图象上出现一些人为的现象。另一个问题是为了对被显示字符进行正确定位,可能要求LC或RC振荡器元件的容许偏差有一个因数调节。而且,工作温度的变化和电路元件的老化可能导致显示字符的水平位置明显地改变。其它的缺点是,在已知的系统中至少有一个振荡器元件必须是频率可调的,而且外部元件要求印刷电路板留出安装它们的空间,这一点也给电视接收机的OSD特征的总经费又加上了一笔新费用。
尽管行锁定的字符发生器点时钟有许多好处,但利用色同步锁定却有更多优点。在1983年9月,“Deutsche ITT Industries GmbH”发表的题为“DIGIT 2000 VLSI DIGIT TV SYSTEM”中曾描述了一个包括一文本解码器和一字符产生器的集成电路,该字符产生器可以在由文本解码器提供的文本输入和外部数据输入之间转换,并且该字符产生器是利用了色同步锁定时钟的。
众所周知,电视接收机包括一个4MHz晶体振荡器作为频率合成型调谐器的信号源。对接收机的考虑是:其中屏幕显示逻辑电路被包括在同一集成电路上做为频率合成调谐系统。根据前面所述,认为利用现有的4MHz晶体振荡器作为时钟脉冲源供OSD字符发生器使用是有利的。因此,鉴于各种理由,并不认为这种可能性是可行的。例如,4MHz振荡器必须连续调谐以满足调谐系统的要求。但是,即使有某种方法重新设计与启闭振荡器配合工作的频率合成器逻辑,但晶体振荡器也不能迅速启动满足OSD发生器的需要,因为晶体有很高的“Q”值。当典型的晶体振荡器启动时,它所产生振荡周期慢到以毫秒计。这是很慢的,不能满足OSD字符发生器的时钟脉冲计时的要求。
本发明的目的在于满足这样一种需要,即减小电视接收机中字符发生器所提供的字符单元计时中行与行间的变化,其中字符发生器由自激振荡器计时。当在此中使用时,“自激”意味着振荡器不对送到接收机(尽管它有很稳定的和精确的频率)的视频输入信号的行频锁定。
体现本发明的接收机包括一个显示装置和一个视频处理装置,后者被连接,从而把视频输出信号送到显示装置上,视频输出信号有水平同步分量。振荡器装置提供一个时钟脉冲信号,此信号与视频输出信号的水平同步分量不同步。字符发生器装置以屏面扫描方式把字符信号送到显示装置与视频输出信号一同显示,字符信号的每一行包括多个字符单元。字符发生器装置有一通过时钟脉冲信号通道连接到振荡器装置的计时时钟脉冲输入,用以根据时钟脉冲信号来控制字符单元的计时。一个对视频输出信号和对时钟脉冲信号作出响应的测量装置给出一个控制信号,该控制信号表示时钟脉冲信号的给定转变和视频信号的水平同步分量之间的时间差。一个延迟装置,该装置插入在时钟脉冲信号通道中,用以对控制信号作出响应,有效地给予加到字符发生器的时钟脉冲信号一个延迟,以便在字符单元的计时中减小行与行之间的变化。
本发明以附图说明,在附图中,相同的部件标上相同的标记,在附图中:
图1是具体实现本发明的电视接收机方框图;
图2是图1所示接收机的时钟脉冲延迟和控制单元的详细方框图;
图3是一个波形图,它说明了图2所示的延迟和控制单元的操作的某些方面;
图1的接收机包括用于连接射频(RF)已调制视频信号源的天线输入端10天线,此视信号可以是标准的广播信号、电缆信号或视频磁带记录机、图像碟盘播放机、计算机、图像游艺设备等的射频输出。端点10连到电压控制调谐器12的输入端,调谐器12根据给它的信号S1,通过调谐控制电压能够选择比较多的电视通道的一个通道。调谐控制信号S1由一般的FS(频率合成)调谐逻辑装置14(即锁相环,PLL)提供。装置14使由晶体振荡器16提供的参考信号S2的频率与一个数字相乘,该数字与接收机用户选择的所需要的电视频道有关。对NTSC标准电视频道分配来说,控制振荡器16的晶体18的频率典型值约为4MHz(即:3.90625MHz)。
调谐器12的输出信号S3是一个IF(中频)信号,它与接收机用户通过调谐逻辑装置14选择的TV频道相对应,并且S3被送到视频处理装置20,装置20包括普通的IP放大器,视频检波器和其它的视频信号处理电路(即:色调和饱和度控制、自动增益控制、装置20包括一个辅助(AUX)输入端,在调谐器不使用时的所谓“监视”应用中,该辅助输入端用来连接基带视频输入信号源。装置20提供的处理过的基带视频信号S4加到普通同步装置22和显示装置24(即:显象管、投影装置或类似设备)上。装置22为显示装置24产生垂直同步信号(VS)和水平同步信号(HS),以便在装置24上以普通屏面扫描方式显示信号S4。
接收机包括屏面扫描字符产生器26,该字符产生器26有一个输入端28与字符数据(即:时间、频道识别、电传信号等)源连接,而字符数据要与视频信号S4一同或代替视频信号S4在装置24上显示,26还有一个输出,该输出以屏面扫描字符形式把字符数据信号(S5)送到装置24上。发生器26为一般设计,它包括这样一些输入,连接这些输入,以便接收同步装置22提供的垂直和水平同步信号(分别为VS和HS),这些信号用来控制在装置24上显示的字母数字数据或图形符号的位置。
根据本发明的第一方面,字符信号S5的单个字符单元(即:字符“光点”或“象素”)的计时由来自自激振荡器16的高频时钟脉冲信号S6来控制。这里所用的术语“自激”意思是:虽然振荡器16很稳定很精确,但它与视频信号S4的水平同步分量不同步,因此,时钟脉冲信号S2相对于视频信号S4的水平同步分量HS有不定的相位或计时关系。
把晶体振荡器信号S2加到延迟装置30上产生时钟脉冲信号S6,延迟装置30产生时钟脉冲信号S2(4MHz)的许多相位。实质上,控制装置40把水平同步信号HS与延迟装置30的输出信号S7比较,从而识别出多相位时钟脉冲信号中的特定的一个,该特定信号象下面还要详细描述的那样,与水平同步信号波形上的某一特定点严格同相位。装置40把时钟脉冲延迟识别信号S8送到延迟选择器装置50上,而50又在被延迟的时钟脉冲信号S7选择严格同相位的一个信号,将它供给字符发生器26的时钟信号输入端27。
综上所述,控制装置40与延迟装置30一起测量水平同步信号HS上的给定点和每行开始处的时钟脉冲信号S2之间的相位或时间差,并且通过延迟选择器50对信号S2进行有效地延迟,以便使送到产生器26上的时钟脉冲信号S6的相位相对于逐行基线上的水平同步信号HS保持相对恒定。处理过的(延迟后的)时钟脉冲信号S6的“抖动”或行与行间的计时变化是与延迟装置30中产生的信号s7的相位数量成比例的。例如,如果时钟脉冲周期分成8个相位,则由产生器26产生的被显示字符点或象素的最大行间抖动将仅对应于一个时钟脉冲周期的八分之一。因此,即使时钟脉冲信号S2没有对水平同步信号HS相位锁定,被显示在装置24(与HS同步)上的字符也将具有均匀的垂直排列。这样,在图1的接收机里不需要用分立的“行锁定”振荡器来产生字符。此外,“屏上显示”逻辑单元(30、40、50、26)可以如FS调谐逻辑装置14一样做在同一集成电路上,由此消除了字符产生器26需要附加任何时钟脉冲输入引线的情况。
图2是用来说明图1的装置30、40和50的具体仪器的详细逻辑图。延迟装置30包括8个串联的延迟单元(201-208),8个延迟单元具有一个被连接用来接收4MHz时钟脉冲信号S2的输入,还有一些输出抽头,它们提供时钟脉冲信号(P1~P9)的各个相位。延迟线的总延迟稍微大于4MHz时钟脉冲信号S2的一个(1)周期的时间,也就是大约300到400毫微秒。如此延迟能够在NMOS集成电路上用适当长度的多晶硅信号路径来实现。另一方面,所要求的延迟可通过一系列转换器实现,每抽头点间两(2)个。
正象在图3中说明的,延迟线30的每一段(201~208)对4MHz时钟脉冲信号S2的延迟为45毫微秒。较短或较长的延迟也可以使用,这取决于为了减少被显示字符边缘的不稳定需要多少不同的相位。因为,作为一个实际问题,在普通制造过程中,从一个装置到另一个装置正好为45毫微秒的延迟不可能得到精确控制,或者随温度或电压的改变而变化,所以设计了逻辑电路去调节延迟中的适当的变化。具体地说,装置30总的标称延迟选择为大约315毫微秒,这个值比4MHz时钟脉冲信号S2的250毫微秒周期稍长,从而允许延迟线有容限变化。
装置40包括8个与门211~218,每个与门都有第一个输入,该第一输入被连接,用来接收水平同步信号HS,还有第二个输入,该第二输入被连接,用来接收各个时钟脉冲信号S2相位(P1~P9)中相应的一个,而每个与门的输出与8个数据(“D”)型的触发器221-228中的相应的一个的时钟脉冲输入(“C”)连接。每个触发器的数据(“D”)输入与相对于逻辑“1”值为正电位的源(未示出)相连。每个触发器有一个复位输入(R),该复位输入(R)与紧随其后的触发器的“真实”(Q)输出连接,而最后的触发器228的复位输入被连接,用以接收延迟单元208(即相位P9)的输出。
延迟选择器装置50包括8个与门231~238,每个与门均有第一输入,该输入被连接,用以接收各个时钟相位信号(P1~P8)中相应的一个,每个与门还有第二个输入,该输入被连接,用以接收触发器输出信号Q1~Q8的相应的一个值。例如,门231接收P1和Q1作为输入。其余的门也做类似的连接。门231~238的全部输出连到一个八输入的或非门(NOR)240上,或非门240的输出与“D”触发器250的时钟脉冲(C)输入相连接。转换器260把触发器250的Q输出加到它的D(数据)输入上,以调节触发器250,以使加到它的时钟脉冲输入上的各脉冲的频率被2除。时钟脉冲相位P9加到触发器250的复位输入上,从而给除法过程提供一致的开始相位。
在操作中,如前所述,延迟装置30提供时钟脉冲信号S2的9个相位。当水平同步信号是高电平时(即图3中的同步触点间隔)门211~218是完全事先准备好的,从而把时钟脉冲的相位P1~P9的相应相位加到触发器221~228的时钟脉冲各输入端上。因为每个触发器复位它前面的一个,从而触发器通过相位信号依次被计时,这样就提供图3所示的“Q”输出信号。
在时间T1时,水平同步脉冲HS产生向逻辑零的变迁,因此使每个与门211~218截止。结果,当同步脉冲“结束”时触发器221~228的顺序计时停止,并且所有各门均保持它在时间T1上的状态。从波形Q1-Q8中可以看出,在时间T1上只有触发器222(Q)和227(Q)处在置位(SET)状态。这样能启动与门232和237。剩下的与门231、233~236和238完全被截止,这是因为相应的触发器被复位。
在时间间隔T1~T2内,所有截止门的输出均匀为零,而预先准备好的两个门232和237的输出是高电平,这是因为在这个时间间隔内,时钟脉冲相位P2和P7都是高的。因此,或非门240的输出是低的(逻辑零)。同时,触发器250处在复位状态,从加到它的复位输入的最后的水平同步脉冲起被复位。在时间间隔T2-T3内,时钟脉冲相位P2和相位P7两者都是低的,因此,使门232和237截止。对于这种状态,对或非门240的全部8个输入都是低的,而门240的输出产生正的变迁,并保持高电平,直到在时间T3时时钟脉冲相位P7使门237截止为止。触发器250由门240输出的正变迁触发,从而得到输出时钟信号S6的头半个周期。
此后,对于该行的剩余部分,触发器250由时钟脉冲相位P2的后沿触发,如图所示,在信号HS的负变迁的瞬间,相位P2是信号S2相对于信号HS而言的最靠近的相位。因为在计时触发器250中有信号S2的一个周期的一半的恒定延迟,所以输出时钟脉冲信号S7的相位相对于信号HS的后沿延迟125毫微秒。信号S7的脉冲到脉冲间的抖动与装置30的一级的延迟时间相对应,在本发明的这个例子中,此延迟时间为45毫微秒。
Claims (14)
1、一电视接收机,它包括:
显示装置(24);
视频处理装置(20),该装置被连接,以便把视频输出信号供给所述显示装置(24),所述视频输出信号有一个水平同步分量;
振荡器装置(16),该装置用于提供一个与所述水平同步分量不同步的时钟脉冲信号;
字符产生器装置(26),该装置具有一个被连接到所述显示装置(24)的输出,用来以屏面扫描方式向显示装置供给一个字符信号,以便与所述视频信号一起显示在所述显示装置上,所述字符信号的每一行包含许多字符单元,所述字符产生器装置(26)具有一个计时钟脉冲输入,该输入通过时钟脉冲信号通路被连接到所述振荡器装置,以便按照所述时钟脉冲信号来控制所述字符单元的计时;所述字符单元由于时钟信号的不同步而趋于显示抖动;
同步装置(30,40,50),该诸装置对所述视频信号的所述水平同步分量和对所述时钟脉冲信号作出响应,以便响应于所述水平同步分量与所述时钟脉冲信号之间的时间关系,给予加上所述字符产生器装置上的时钟脉冲信号一个延迟,其特征在于所述的同步装置包括:
延迟装置(30),该装置连接到所述振荡装置并且该装置有多个抽头;
控制装置(40),该装置被连接到所述的抽头,用于检测被延迟的时钟脉冲信号的相位相对于所述视频输出信号的所述水平同步分量的变迁并且提供一个控制信号;
一个输出端;用于将上述时钟信号连接到上述字符产生装置(26);以及
选择器装置(50),该装置对所述控制信号作出响应,以便可选择地把所述诸抽头连接到所述输出端。
2、根据权利要求1所述的电视接收机,其特征在于:
所述延迟装置(30)被连接到所述振荡器装置(16),用于提供所述时钟脉冲信号的多个相位;
所述控制装置(40)被连接到所述延迟装置(30),用于提供指示器信号,该指示器信号用来识别出所述诸相位的一个相位,所述诸相位与所述视频输出信号的所述水平同步分量有特定的计时关系;
所述选择器装置(50)被连接到所述抽头,并响应于所述指示器信号,以便把所述诸相位的那个相位连接到所述字符产生器(26)的所述计时时钟脉冲输入,以减少所述字符单元的计时中行与行间的变化。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/666,862 US4623925A (en) | 1984-10-31 | 1984-10-31 | Television receiver having character generator with non-line locked clock oscillator |
US666862 | 1984-10-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN85107479A CN85107479A (zh) | 1987-06-03 |
CN1003486B true CN1003486B (zh) | 1989-03-01 |
Family
ID=24675810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN85107479.0A Expired CN1003486B (zh) | 1984-10-31 | 1985-10-10 | 具有带非线性锁定时钟脉冲振荡器的发生器的电视接收机 |
Country Status (12)
Country | Link |
---|---|
US (1) | US4623925A (zh) |
JP (1) | JPS61109380A (zh) |
KR (1) | KR930001448B1 (zh) |
CN (1) | CN1003486B (zh) |
AU (1) | AU573042B2 (zh) |
CA (1) | CA1241433A (zh) |
DK (1) | DK168182B1 (zh) |
ES (1) | ES8707834A1 (zh) |
FI (1) | FI79008C (zh) |
NZ (1) | NZ214002A (zh) |
PT (1) | PT81381B (zh) |
ZA (1) | ZA858346B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4864399A (en) * | 1987-03-31 | 1989-09-05 | Rca Licensing Corporation | Television receiver having skew corrected clock |
US4736237A (en) * | 1987-03-31 | 1988-04-05 | Rca Corporation | Chroma demodulation apparatus for use with skew corrected clock signal |
AT393428B (de) * | 1989-01-27 | 1991-10-25 | Philips Nv | System zum wiedergeben von bildsignalen von einem bandfoermigen aufzeichnungstraeger |
US4992874A (en) * | 1989-07-03 | 1991-02-12 | Rca Licensing Corporation | Method and apparatus for correcting timing errors as for a multi-picture display |
AU6713696A (en) * | 1995-08-01 | 1997-02-26 | Auravision Corporation | Transition aligned video synchronization system |
JPH10260663A (ja) * | 1997-01-14 | 1998-09-29 | Toshiba Corp | ジッタ補正回路および平面表示装置 |
JP3993297B2 (ja) * | 1998-04-01 | 2007-10-17 | 三菱電機株式会社 | 制御回路 |
US6292225B1 (en) * | 1999-05-07 | 2001-09-18 | Sony Corporation | Precision horizontal positioning system |
US6943844B2 (en) * | 2001-06-13 | 2005-09-13 | Intel Corporation | Adjusting pixel clock |
US7136109B2 (en) * | 2002-03-22 | 2006-11-14 | Pelco | Self-adjusting pixel clock and method therefor |
WO2009069244A1 (ja) * | 2007-11-30 | 2009-06-04 | Panasonic Corporation | 送信方法および送信装置 |
JP6263862B2 (ja) * | 2013-04-26 | 2018-01-24 | 株式会社Jvcケンウッド | 液晶表示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5792984A (en) * | 1980-12-01 | 1982-06-09 | Seikosha Co Ltd | Circuit for generating synchronizing signal |
US4464679A (en) * | 1981-07-06 | 1984-08-07 | Rca Corporation | Method and apparatus for operating a microprocessor in synchronism with a video signal |
JPS59140485A (ja) * | 1983-01-31 | 1984-08-11 | シャープ株式会社 | テレビジヨン文字表示装置 |
US4631585A (en) * | 1984-05-07 | 1986-12-23 | Rca Corporation | Apparatus for synchronizing the operation of a microprocessor with a television synchronization signal useful in generating an on-screen character display |
US4727362A (en) * | 1984-07-16 | 1988-02-23 | International Business Machines Corporation | Digital display system |
-
1984
- 1984-10-31 US US06/666,862 patent/US4623925A/en not_active Expired - Lifetime
-
1985
- 1985-10-10 CN CN85107479.0A patent/CN1003486B/zh not_active Expired
- 1985-10-16 CA CA000493124A patent/CA1241433A/en not_active Expired
- 1985-10-24 AU AU49022/85A patent/AU573042B2/en not_active Expired
- 1985-10-24 FI FI854166A patent/FI79008C/fi not_active IP Right Cessation
- 1985-10-24 ES ES548163A patent/ES8707834A1/es not_active Expired
- 1985-10-25 PT PT81381A patent/PT81381B/pt unknown
- 1985-10-30 ZA ZA858346A patent/ZA858346B/xx unknown
- 1985-10-30 NZ NZ214002A patent/NZ214002A/xx unknown
- 1985-10-30 KR KR1019850008043A patent/KR930001448B1/ko not_active IP Right Cessation
- 1985-10-30 DK DK498985A patent/DK168182B1/da active
- 1985-10-30 JP JP60245284A patent/JPS61109380A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
NZ214002A (en) | 1989-07-27 |
KR930001448B1 (ko) | 1993-02-27 |
FI854166A0 (fi) | 1985-10-24 |
JPS61109380A (ja) | 1986-05-27 |
FI79008B (fi) | 1989-06-30 |
ES8707834A1 (es) | 1987-08-16 |
CN85107479A (zh) | 1987-06-03 |
ES548163A0 (es) | 1987-08-16 |
US4623925A (en) | 1986-11-18 |
DK168182B1 (da) | 1994-02-21 |
PT81381B (pt) | 1987-09-18 |
FI79008C (fi) | 1989-10-10 |
ZA858346B (en) | 1986-07-30 |
AU573042B2 (en) | 1988-05-26 |
AU4902285A (en) | 1986-05-08 |
DK498985D0 (da) | 1985-10-30 |
PT81381A (en) | 1985-11-01 |
DK498985A (da) | 1986-05-01 |
FI854166L (fi) | 1986-05-01 |
CA1241433A (en) | 1988-08-30 |
KR860003735A (ko) | 1986-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0157701B1 (en) | Phase synchronization circuit | |
US4993003A (en) | Apparatus for updating time-of-day information in a signal | |
CN1003486B (zh) | 具有带非线性锁定时钟脉冲振荡器的发生器的电视接收机 | |
EP0218406A2 (en) | Sampling clock generation circuit | |
KR930006455B1 (ko) | 화상 신호 발생 장치 | |
KR100330029B1 (ko) | 표준신호 처리장치 | |
EP0577841A1 (en) | Circuit for controlling phase of video signal | |
US4268853A (en) | Synchronizing signal generator for a PAL television signal processing system | |
EP0180450B1 (en) | Television display apparatus having character generator with non-line-locked clock | |
EP0218401A2 (en) | An interface circuit for video signal hard copy apparatus and video signal hard copy apparatus provided therewith | |
JP2589973B2 (ja) | 同期化装置 | |
US4556905A (en) | Vertical synchronizing control circuit | |
EP0176993B1 (en) | Reference signal reproduction apparatus | |
EP0493763B1 (en) | Microprocessor controlled digital aft unit | |
US7764305B2 (en) | Method and apparatus for generating a reference television signal | |
US6130708A (en) | Trigger generator and waveform monitor | |
EP0012497A2 (en) | Apparatus and method using a memory for processing television picture signals and other information | |
EP0625848B1 (en) | Horizontal synchronizing apparatus | |
US5565928A (en) | Circuit for generating a scan at a multiple of a synchronizing signal | |
CZ281083B6 (cs) | Zapojení nastavitelného sfázování obrazového signálu a signálu rozmítání pro horizontální vychylovací systém | |
JP2684133B2 (ja) | 中間周波数信号の周波数測定装置 | |
CA1241434A (en) | Method and apparatus for transferring data for digitally controlling video equipment | |
EP0186433A1 (en) | Sync signal reproducing circuit for television receivers | |
JP3251518B2 (ja) | 同期結合装置 | |
US5220430A (en) | Sound control signal detecting circuit for satellite broadcasting signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C13 | Decision | ||
GR02 | Examined patent application | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |